ELECTRONICA ANALOGICA SI DIGITALA II

CURS II
Porţi NAND, NOR, XOR. Algebra booleana
Minimizarea funcţiilor logice. Circuite logice combinţionale

Porţile SAU-NU şi ŞI-NU (NOR şi NAND)

Alte două tipuri de porţi logice folosite frecvent în circuitele digitale sunt
porţile SAU-NU şi ŞI-NU. Ele combină cele trei operaţii de bază SAU, ŞI, NU,
putând fi uşor descrise folosind noţiunile elementare de algebră Booleană.
Simbolurile porţilor SAU-NU şi ŞI-NU cu două intrări şi echivalentele lor
cu porţi elementare sunt arătate în fig. 2.1. a şi b iar tabelele 2.1. a şi b
prezintă regulile de operare ale celor două porţi.
Singura deosebire a porţilor SAU-NU şi ŞI-NU faţă de porţile SAU, respectiv
ŞI, este prezenţa unui cerculeţ la ieşirile porţilor. Acest cerculeţ simbolizează
operaţia de inversare.
Modurile de operare ale porţilor SAU-NU şi ŞI-NU cu două intrări pot fi extinse asupra
porţilor de acelaşi fel cu mai multe intrări.
SAU SAU-NU
A B
x  A B x  A B
0 0 0 1
0 1 1 0
1 0 1 0
1 1 1 0
Tabel 2.1.a Fig. 2.1.a Simbolul porţii SAU-NU
ŞI ŞI -NU
A B
x  A·B x  A·B
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0

1
Fig. 2.1.b Simbolul porţii ŞI-NU
 Tabel 2.1.b
Porţile SAU EXCLUSIV (XOR) şi SAU EXCLUSIV-NU (N-XOR)

Poarta XOR este o poartă logică digitală care implementează operaţia

de disjuncţie exclusivă şi se comportă conform tabelului de adevăr 2.2. Se
generează un rezultat 1 logic dacă una şi numai una dintre intrările porţii este
1 logic. Dacă ambele intrări sunt 1 logic sau ambele sunt 0 logic, atunci
rezultatul este 0 logic.
Această funcţie reprezintă adunarea modulo 2 sau funcţia de
anticoincidenţă. Simbolul operaţiei SAU EXCLUSIV este “  ”.
Obs. Poarta XOR este o poartă logică care poate avea numai două intrări.
Poarta N-XOR operează exact în opoziţie cu poarta XOR. Aceasta va
produce 1 logic la ieşire ori de câte ori cele două intrări vor fi la acelaşi nivel
logic.
Expresia x  A B  A B ne indică faptul că variabila x va avea valoarea logică 1
în două cazuri: A = B = 1 (termenul AB) şi A = B = 0 (termenul A  B ).
Deoarece această poartă compară două niveluri logice şi “ne atrage
atenţia” când ele sunt egale, se mai spune că ea realizează funcţia de
echivalenţă. Deoarece circuitul N-XOR operează complementar cu circuitul
XOR, simbolul să poate fi obţinut din simbolul porţii XOR prin adăugarea
cerculeţului de negaţie la ieşire.

Tabel 2.2
XOR N-XOR
A B x  A B x  A B
Fig. 2.2 Simbolul porţilor XOR Si N-XOR
x  A·B  A  B x  A B  A B
0 0 0 1
0 1 1 0
1 0 1 0
1 1 0 1

2
 Reprezentarea funcţiilor logice

O funcţie logică poate fi reprezentată folosind:

1. Tabelul de adevăr;
2. Suma algebrică a mintermenilor, adică suma canonică;
3. Produsul algebric al maxtermenilor, adică produsul canonic.

Tabelul de adevăr

Reprezentarea de bază a unei funcţii logice este tabelul de adevăr. Ca

şi în cazul porţilor logice elementare, pentru orice circuit logic poate fi
construit un tabel de adevăr care să ne arate care este nivelul logic al ieşirii lui
în funcţie de diferitele combinaţii posibile ale nivelurilor logice de la intrări.
Dacă se notează cu A, B, C, ... variabilele de intrare şi cu F variabila de ieşire,
atunci formele tabelelor de adevăr pentru circuitele cu două, trei şi patru intrări
sunt cele prezentate în tabelul 2.3.
Tabel 2.3.
Două intrări Trei intrări Patru intrări
A B F A B C F A B C D F
0 0 ? 0 0 0 ? 0 0 0 0 ?
0 1 ? 0 0 1 ? 0 0 0 1 ?
1 0 ? 0 1 0 ? 0 0 1 0 ?
1 1 ? 0 1 1 ? 0 0 1 1 ?
1 0 0 ? 0 1 0 0 ?
1 0 1 ? 0 1 0 1 ?
1 1 0 ? 0 1 1 0 ?
1 1 1 ? 0 1 1 1 ?
1 0 0 0 ?
1 0 0 1 ?
1 0 1 0 ?

3
 1 0 1 1 ?
1 1 0 0 ?
1 1 0 1 ?
1 1 1 0 ?
1 1 1 1 ?
Valoarea variabilei de ieşire a fost marcată cu "?" în toate coloanele F
deoarece ea depinde de tipul circuitului logic folosit. Ordinea înşiruirii
combinaţiilor posibile la intrare este cea a numărării binare.

Suma canonică
Un mintermen poate fi definit ca un termen produs care are valoarea 1
într-un singur rând al tabelului de adevăr. Analog, un maxtermen poate fi
definit ca un termen sumă care are valoarea 0 într-un singur rând al tabelului
de adevăr.
Tabel 2.4.
A B C F Mintermeni Maxtermeni
0 0 0 F(000) A BC A BC
0 0 1 F(001) A BC A BC
0 1 0 F(010) A B C A BC
0 1 1 F(011) A BC A BC
1 0 0 F(100) A B C A BC
1 0 1 F(101) A BC A BC
1 1 0 F(110) A B C A B C
1 1 1 F(111) A BC A BC

Plecând de la corespondenţa dintre tabelul de adevăr şi mintermeni

putem obţine o reprezentare algebrică a funcţiei logice şi anume suma
canonică.

4
Suma canonică a unei funcţii logice este suma mintermenilor corespunzători
combinaţiilor de intrare din tabelul de adevăr pentru care valoarea de ieşire a
funcţiei este 1.
Exemplu:
F   A , B ,C
(0,3,4,6,7)  A  B  C  A  B  C  A  B  C  A  B  C  A  B  C

Orice funcţie logică poate fi scrisă sub forma unei sume canonice.

Produsul canonic
Produsul canonic al unei funcţii logice este produsul maxtermenilor
corespunzători combinaţiilor de intrare pentru care valoarea de ieşire a
funcţiei este 0.
Exemplu:
F  A , B ,C
(1,2,5)  ( A  B  C )  ( A  B  C )  ( A  B  C )

Orice funcţie logică poate fi scrisă sub forma unui produs canonic.

Minimizarea funcţiilor logice

Problema esenţială care trebuie rezolvată cu ajutorul circuitelor logice
combinaţionale este implementarea unor funcţii logice cu ajutorul unui număr
minim de porţi logice. Pentru atingerea acestui scop, funcţia logică trebuie
adusă la o formă cât mai simplă care să conţină un număr minim de termeni.
Acest proces se numeşte minimizarea funcţiei logice. Despre funcţiilor logice
aduse la o formă minimizată se mai spune că sunt scrise sub formă canonică.
Există două forme canonice utile în proiectarea circuitelor logice
combinaţionale, suma de produse (forma canonică disjunctivă) sau produsul
de sume (forma canonică conjunctivă), prima dintre ele fiind cea mai folosită.
Minimizarea funcţiilor logice până la una din formele canonice minime
se poate face în două moduri:
• folosind teoremele algebrei Booleene;

5
 • folosind tehnica diagramelor Karnaugh;

Teoreme pentru porţile cu o variabilă de intrare

Aceste teoreme se referă la situaţia în care la intrarea unei porţi logice
doar una dintre mărimile de intrare este variabilă, iar cealaltă (dacă ea există)
este constantă.
Teorema 1. Dacă oricare dintre variabilele unei intrări ale unei porţi ŞI
este 0 rezultatul va fi 0.
A0  0

Teorema 2. Dacă o variabilă este multiplicată logic cu 1, rezultatul va

avea valoarea variabilei.
A 1  A

Teorema 3. O variabilă multiplicată cu ea însăşi are ca rezultat

valoarea variabilei.
A A  A

Observaţie: Această teoremă poate fi demonstrată simplu dând lui x

valorile logice 0 sau 1 (0 .0 = 0 şi 1 .1 = 1).
Teorema 4. Rezultatul multiplicării unei variabile cu inversul ei este 0.
A A  0

Teorema 5. Rezultatul adunării unei variabile cu 0 va fi egal cu valoarea

variabilei.
A0  A

Teorema 6. Rezultatul adunării unei variabile cu 1 va fi egal cu 1.

A 1  1

Teorema 7. Rezultatul adunării unei variabile cu ea însăşi va fi egal cu

valoarea variabilei.
A A  A

Teorema 8. Rezultatul adunării unei variabile cu inversul ei este 1.

6
 A A 1

Teoreme pentru porţile logice cu mai multe variabile de intrare

- legile comutativităţii:    A  B  B  A
A B  B  A

- legile asociativităţii:   A   B  C    A  B  C  A  B  C

 A  B  C  A   B  C 
- legile distributivităţii:   A   B  C    A  B   A  C   A  B  A  C

A  B  C   A  B   A  C 

- legile absorbţiei:            A   A  B   A

A   A  B  A

- legile semiabsorbţiei: A  A  B  A  B     


A A  B  A B
- legile excluderii:           A B  A B  A şi  A  B    A  B   A

Teoremele lui DeMorgan

Aceste teoreme sunt dintre cele mai importante ale algebrei Booleene,
fiind extrem de utile pentru simplificarea expresiilor în care apar sume
inversate sau produse inversate.
A  B  A B sau A  B  A B

A B  A  B sau A B  A  B

Teoremele lui DeMorgan pot fi generalizate pentru mai multe variabile:

x1  x 2  x3  ....  x n  x1  x 2  x3  ....  x n
x1  x 2  x3  ....  x n  x1  x 2  x3  ....  x n

Minimizarea cu diagrame Karnaugh

O metodă des folosită pentru minimizarea funcţiilor logice este cea a

diagramei Karnaugh. Ea este o metodă grafică de obţinere a funcţiei logice

7
minimizate şi de proiectare a circuitului logic care să o realizeze, având ca
punct de start tabelul de adevăr.
Teoretic, metoda poate fi folosită pentru un număr de variabile de intrare
oricât de mare, însă practic este aplicabilă pentru cel mult şase variabile de
intrare.
Diagrama Karnaugh este un careu de formă pătratică sau dreptunghiulară
conţinând 2N căsuţe, N fiind numărul variabilelor de intrare. Fiecare căsuţă
corespunde unui singur mintermen. Atât pe orizontală cât şi pe verticală,
două căsuţe adiacente diferă între ele doar prin valoarea logică a unei
singure variabile din combinaţiile corespunzătoare lor (cod gray pe 2 biţi).
Expresia minimizată a variabilei de ieşire poate fi obţinută din diagrama
Karnaugh prin gruparea şi încercuirea căsuţelor adiacente care conţin
variabila binară 1. Gruparea se poate face în perechi de două, patru sau opt
căsuţe. Se mai spune că se face gruparea în dubleţi, quazi sau octeţi.
Trebuie menţionat faptul că se consideră adiacente şi pătratele de la
extremităţile unei linii sau unei coloane.
In tabelele 2.5. sunt prezentate diagramele Karnaugh aferente unor
funcţii logice de 2, 3 şi 4 variabile.
Tabel 2.5
A/ A/BC AB/C
0 1 00 01 11 10 00 01 11 10
B D
0 1 0 1 3 2 0 1 3 2
0 0 00
2 3 4 5 7 6 4 5 7 6
1 1 01
12 13 15 14
11
8 9 11 10
10

Liniile şi coloanele unei diagrame Karnaugh sunt etichetate astfel încât

combinaţia de intrare a oricărei celule să poată fi aflată cu uşurinţă din
denumirile liniei şi coloanei corespunzătoare acelei celule. Fiecare celulă a

8
diagramei conţine data ce se găseşte pe rândul din tabelul de adevăr al
funcţiei ce poartă acelaşi număr ca şi celula. Pentru a reprezenta o funcţie
logică printr-o diagramă Karnaugh, se copie valorile 1 şi 0 din tabelul de
adevăr în celulele corespunzătoare ale diagramei.
Minimizarea începe prin gruparea celulelor vecine câte două (dupleţi),
eliminându-se astfel variabila care diferă. Fiecare celulă ocupată de "1"
trebuie să facă parte din cel puţin o grupare, dar poate fi inclusă în mai multe
grupări. Dacă un grup de două celule vecine este vecin la rândul său cu un alt
grup de două celule vecine (cele două grupuri diferă prin valoarea unei
singure variabile), acestea se pot contopi într-un singur grup de patru celule
vecine (quazi), ceea ce va permite eliminarea a două variabile. Dacă este
posibil, procedura descrisă se repetă, obţinându-se un grup de opt celule
vecine (octet) etc. Prin realizarea de grupări ce conţin valoarea 1, se obţine
forma minimă disjunctivă a funcţiei logice.
Procedura expusă este similară pentru determinarea formei minime
conjunctive, cu observaţia că rolul lui "1" este jucat de "0".
În cazul funcţiilor incomplet definite, valorile indiferente (x) ale funcţiei se
consideră "1" pentru forma disjunctivă şi "0" pentru forma conjunctivă dacă
aceste valori participă la minimizare.

Circuite logice combinaţionale (CLC)

Circuitele alcătuite din porţile logice de bază, a căror operare poate fi descrisă
cu ajutorul algebrei Booleene, se numesc circuite logice combinaţionale,
deoarece în fiecare moment de timp starea logică a ieşirii depinde de modul
în care se combină nivelurile logice ale intrărilor în acel moment de timp. Ele
nu au capacitatea de memorare a informaţiei.

9
 Cicuitele logice combinaţionale sunt acele circuite ale căror ieşiri depind
exclusiv de starea curentă a intrărilor şi pot fi formate dintr-un număr arbitrar
de porţi logice şi inversoare.
Un circuit logic poate fi reprezentat, cu minim de detalii, ca o simplă
“cutie neagră” cu un anumit număr de intrări şi ieşiri. De exemplu, în fig. 2.3
se prezintă un circuit logic cu 3 intrări şi o ieşire. Această reprezentare nu
descrie modul în care circuitul răspunde la semnalele de intrare.
Intrări Ieşiri
A
Circuit
B logic F
C

Fig.2.3 Reprezentarea unui circuit logic

Pentru a proiecta circuite electronice sunt însă necesare numeroase

informaţii care să descrie cu precizie comportarea unui circuit din punct de
vedere electric. Dar, intrucât se poate considera că semnalele de la intrările
unui circuit logic iau doar valorile discrete 0 şi 1, funcţionarea “logică” a
circuitului poate fi descrisă printr-un tabel care nu ţine seama de aspectele de
natură electrică, menţionând numai valorile discrete 0 şi 1.
In analiza circuitelor combinaţionale se porneşte de la o schemă logică
din care se obţine o reprezentare formală a funcţiei realizate de acel circuit,
ca de exemplu un tabel de adevăr sau o expresie logică. In sinteză se
procedează invers, adică se pleacă de la o reprezentare formală şi se obţine
o schemă logică.
Adesea este neeconomic să implementăm un circuit logic, pornind
direct de la prima expresie logică şi de aceea după etapa de stabilire a
funcţiei circuitului logic urmează etapa de minimizare a funcţiei logice.

10
 Circuitele combinaţionale logice pot avea mai multe ieşiri. Majoritatea
metodelor de analiză şi sinteză pot fi extinse de la cele referioare la o singură
ieşire la cele aplicabile circuitelor cu mai multe ieşiri (se repetă etapele pentru
fiecare ieşire).

Analiza circuitelor logice combinaţionale

Pentru analiza unui circuit logic combinaţional este necesară obţinerea unei
exprimări formale a funcţiei sale logice.
Se pot efectua diverse operaţii de analiză, ca de exemplu:
 Putem determina funcţia din expresiile rezultate la trecerea prin porţi,
către ieşire;
 Putem determina comportarea circuitului la diferite combinaţii de intrare
(tabel de adevăr);
 Putem aranja expresia logică în diferite moduri care corespund unor
configuraţii diferite de circuit ce realizează aceeaşi funcţie logică
(implementare cu porţi NAND, NOR);

Sinteza circuitelor logice combinaţionale

De unde se începe proiectarea unui circuit logic combinaţional? De

obicei se expune în cuvinte o anumită cerinţă sau se descrie problema prin
intermediul unui tabel de adevăr sau al unei expresii de forma unei sume
canonice sau produs canonic.
Sinteza circuitelor logice combinaţionale cu porţi logice presupune
parcurgerea următorilor paşi de proiectare:
 Se stabileşte numărul de intrări şi ieşiri a circuitului combinaţional şi
funcţia logică ce urmează a fi implementată;
11
 Se construieşte tabelul de adevăr a funcţiilor logice;
 Se completează diagramele Karnaugh corespunzătoare ieşirilor (câte o
diagramă pentru fiecare ieşire a CLC-ului);
 Se determină formele minime disjunctive şi/sau conjunctive ale funcţiilor
logice;
 Se determină soluţia optimă din punct de vedere al costului şi al
numărului de circuite integrate ce trebuie folosite;
 Se construieşte schema circuitului. Dacă circuitul are mai multe ieşiri, se
pun în evidenţă eventualii termeni comuni mai multor funcţii, urmărindu-
se folosirea unui număr minim de porţi logice;
 Se implementează schema circuitului într-un program de simulare
(Electronics Workbench);
 Se verifică funcţionarea circuitului, urmărindu-se realizarea cerinţelor
impuse;

12