22 Circuite logice elementare

Lucrarea 1
CIRCUITE LOGICE ELEMENTARE

A. Scopul lucrării
Scopul acestei lucrări este familiarizarea studenţilor cu circuitele logice
elementare şi implementarea unor funcţii simple pe baza ecuaţiilor algebrei booleene.
Analiza funcţionării se face experimental şi prin simulare în programul Multisim
urmând a se compara rezultatele obţinute prin cele două metode de lucru.

B. Consideraţii teoretice
Circuitele logice se utilizează la implementrarea ecuațiilor algebrei logice.
Un circuit logic funcționează în manieră binară, având la ieșire starea de “1”
logic sau “0” logic în funcție de semnalul de commandă adus la intrările respectivului
circuit. Cele două stări logice “0” respectiv “1” pot fi prezentate sub forma unei logici
de nivel sau a unei logici de impuls.
Prin logică de nivel se înțelege nivelul de tensiune corespunzător lui “1” și lui
“0”, astfel încât prin logică pozitivă la “1” logic să-i corespundă nivelul mai ridicat iar
la ”0” logic nivelul de tensiune mai coborât. În cazul logicii de nivel negative situația
se inversează.
Prin logică de impuls, la ”1” logic se atribuie prezența impulsului într-un
interval de timp iar la “0” logic absența impulsului. Impulsurile pot fi pozitive sau
negative, realizând logică de impuls pozitivă sau negativă.
Orice circuit logic se realizează prin interconectarea unor circuite logice
elementare de tipul SAU, ȘI, NU și circuite de memorie.[4],[6]
Circuitul logic SAU (OR) - disjuncţia - este un circuit cu două sau mai multe
intrări şi cu o singură ieşire. El realizează funcţia de disjuncţie sau de sumă logică.
Funcţionarea: Ieşirea circuitului SAU este pe”1” logic atunci când cel puţin
una din intrări este pe ”1” logic sau pe ”0” dacă toate intrările circuitului sunt pe ”0”
logic
Simbol Tabel de adevăr
A B Y
A Y 0 0 0
B 0 1 1
1 0 1
Y=A + B sau Y=A ˅ B 1 1 1
 Circuite logice elementare 23

Circuitul logic ŞI (AND) - conjuncţia - este un circuit cu două sau mai multe
intrări şi o singură ieşire. El realizează funcţia de conjuncţie sau de produs logic.
Funcţionarea: Ieşirea circuitului ŞI este pe “1” logic numai dacă toate intrările
sunt pe “1” logic sau pe “0” dacă cel puțin o intrare este pe “0”.
Simbol Tabel de adevăr
A B Y
A 0 0 0
Y
B
0 1 0
1 0 0
Y=A · B sau Y=A ˄ B 1 1 1

Circuitul logic NU (NOT) - negaţia - este un circuit cu o singură intrare şi o

singură ieşire şi realizează funcţia de negare sau complementare.
Funcţionarea: Ieşirea este pe “1” logic atunci şi numai atunci când intrarea
nu este pe “1”.
Simbol Tabel de adevăr
A Y A Y
0 1
Y=A 1 0
Circuitul logic SAU-NU (NOR) - negarea disjuncţiei - este un circuit cu
două sau mai multe intrări şi cu o singură ieşire. El realizează funcţia de negare a
disjuncţiei.
Funcţionarea: Ieşirea circuitului SAU-NU este pe “1” logic atunci când toate
intrările sunt pe “1” logic.
Simbol Tabel de adevăr

Y
A B Y
A
0 0 1
B 0 1 0
1 0 0
Y=A+B
1 1 0

Circuitul logic SI-NU (NAND) - negarea conjuncţiei - este un circuit cu

două sau mai multe intrări şi cu o singură ieşire. El realizează funcţia de negare a
conjuncţiei.
Funcţionarea: Ieşirea circuitului SI-NU este pe “1” logic atunci când cel puţin
una dintre intrări este pe “0” logic.
Simbol Tabel de adevăr
A A B Y
Y
0 0 1
B 0 1 1
1 0 1
Y AB 1 1 0
24 Circuite logice elementare

Circuitul logic XOR - negarea echivalenţei

Funcţionarea: ieşirea circuitului XOR este pe “1” logic atunci când intrările
sunt complementare.
Simbol Tabel de adevăr
A Y A B Y
B 0 0 0
0 1 1
Y=AB 1 0 1
1 1 0
Relaţii elementare
Pentru rezolvarea ecuațiilor algebrei logice sunt necesare următoarele relații
cunoscute:
A0A A0  0 A=A
A 1  1 A 1  A
AAA AA  A
A +A =1 AA 0
 asociativitatea : A  B  C   A  B  C
A  B  C   A  B  C
 comutativitatea : A  B  C  C  B  A
ABC  CBA
 distributivitatea : A  (B  C)  A  B  A  C
Legile lui De Morgan :
A  B  C·  A  B  C
A  B · C · A  B  C
C. Desfăşurarea lucrării
C.1. Se verifică funcţionarea în regim static a porţii SI corespunzător tabelului
de adevăr.(figura 1.1a)
Pentru aceasta, se conectează o intrare la “1” logic iar la cealaltă intrare se
aduce pe rând pe nivel “0” logic respectiv pe nivel “1” logic. În continuare se
conectează prima intrare la nivel “0 ” logic iar cealaltă intrare se aduce pe rând pe nivel
“0 ” logic respectiv pe nivel “1” logic.
Acest lucru se repetă pentru fiecare poartă SI din circuitele integrate
CDB408(tip TTL) (Anexa 1) şi MMC4081(tip CMOS) (Anexa 2).
Pentru funcţionarea în regim dinamic a porţii SI se conectează o intrare la nivel
“1” logic iar la cealaltă intrare se aduce semnal dreptunghiular cu frecvenţa de 1kHz de
la un generator. Se vizualizează şi se salvează cu ajutorul osciloscopului formele de
variaţie ale semnalelor de intrare şi de ieşire atât pentru circuitul CDB408 cât şi pentru
cel de tip MMC4081.
 Circuite logice elementare 25

+5V
1A VCC
1 14
+5V 1B 2 13 4B
1Y 3 12 4A

+5V
2A 4 11 4Y
V
2B 5 10 3B
2Y 6 9 3A

7 8 3Y
GND

a) Poarta SI în regim static

+5V

Generator 1A VCC
1 14
de semnal
1B 2 4B
13
1Y 3 12 4A
+5V
2A 4 11 4Y
2B 5 10 3B
Osciloscop
2Y 6 9 3A

7 8 3Y
GND

a) poarta SI în regim dinamic

Fig.1.1. Circuitul fizic utilizat pentru verificarea funcționării porții SI

Se determină timpul de întârziere la comutaţie prin creşterea frecvenţei

semnalului de la intrare iar rezultatele obţinute vor fi trecute în tabelul 1.1.

Tabelul 1.1
f[kHz] 1 100 500 1MHz 1,5MHz 2MHz 2,5MHz 3,5MHz
tî [ms]

C.2. Se procedează la fel ca la punctul C.1. pentru porţile SAU de tip

CDB432E(tip TTL) (Anexa 1) şi MMC4071(tip CMOS) (Anexa 2).(figura 1.2)
26 Circuite logice elementare

+5V
1A VCC
1 14

1B 2 13 4B
+5V
1Y 3 12 4A

+5V 2A 4 11 4Y
V
2B 5 10 3B
2Y 6 9 3A
GND
7 8 3Y

a) Poarta SAU în regim static

+5V
Generator 1A VCC
1 14
de semnal
1B 2 13 4B
1Y 3 12 4A

2A 4 11 4Y
2B 5 10 3B
Osciloscop
2Y 6 9 3A
GND
7 8 3Y

b) Poarta SAU în regim dinamic

Fig.1.2. Circuitul fizic utilizat pentru verificarea funcționării porții SAU

C.3. Se verifică funcţionarea inversorului în regim static conform tabelului de

adevăr după cum urmează: se aduce nivel “1” logic la intrare şi se măsoară tensiunea
la ieşirea inversorului apoi se aduce nivel 0 logic la intrare şi se măsoară tensiunea la
ieşirea inversorului.
Acest lucru se repetă pentru fiecare inversor din circuitele integrate
CDB404E(tip TTL) (Anexa 1) şi MMC4049(tip CMOS) (Anexa 2). (figura 1.3)
Se face verificarea în regim dinamic a porţii NU.
 Circuite logice elementare 27
+5V
1A VCC
1 14
1B
+5V 2 13 4B

1Y 3 12 4A
V
2A 4 11 4Y
2B 5 10 3B
2Y 6 9 3A
GND
7 8 3Y

a) Poarta NU în regim static

+5V
Generator 1A VCC
1 14
de semnal
1B 2 13 4B

1Y 3 12 4A
2A 4 11 4Y
Osciloscop
2B 5 10 3B
2Y 6 9 3A
GND
7 8 3Y

b) Poarta NU în regim dinamic

Fig.1.3. Circuitul fizic utilizat pentru verificarea funcționării porții NU

C.4. Se verifică funcţionarea în regim static a porţii SAU-EXCLUSIV

corespunzător tabelului de adevăr. +5V

1A VCC
1 14

1B 2 13 4B
+5V 1Y
3 12 4A

+5V
2A 4 11 4Y
V
2B 5 10 3B
2Y 6 9 3A
GND
7 8 3Y

a) Poarta SAU EXCLUSIV în regim static

28 Circuite logice elementare

+5V

Generator 1A VCC
1 14
de semnal
1B
2 13 4B
+5V 1Y
3 12 4A
2A 4 11 4Y
2B 5 10 3B
Osciloscop
2Y 6 9 3A
GND
7 8 3Y

b) Poarta SAU EXCLUSIV în regim dinamic

Fig.1.4. Circuitul fizic utilizat pentru verificarea funcționării porții SAU-EXCLUSIV

Acest lucru se repetă pentru fiecare poartă sau exclusiv din circuitele integrate
CDB 486E (tip TTL) (Anexa 1) şi MMC4030(tip CMOS) (Anexa 2). (Figura 1.4)
Se face verificarea în regim dinamic a porţii SAU- EXCLUSIV.
Cu ajutorul relaţiilor şi a circuitelor logice elementare prezentate se vor
implementa circuite logice mai complexe.
C.5. Utilizând programul MULTISIM se repetă punctele C1-C4 urmând a
analiza rezultatele experimentale comparativ cu cele obținute prin simulare.
C.5.1 Analiza funcționării porții SI prin simulare în regim static și
dinamic se face urmând pașii de la subpunctul C1. (figura 1.5)

X1
1 J1
V1 U1A 2.5 V
0 4 R1
5V 3 0
Key = Space
0 10kΩ
7408J

2
J2

Key = A
0

a) Poarta SI în regim static

 Circuite logice elementare 29

XFG1 1
V1
2.5 V
X1
0

U1A 2.5 V
4 R1
0
XSC1 10kΩ
2 7408J

Ext T rig V2
+
_
5V
A B 0
+ _ + _

0 0
3

b) Poarta SI în regim dinamic

Fig.1.5 Verificarea funcționării porții ȘI prin simulare cu Multisim

C.5.2 Analiza funcționării porții SAU prin simulare în regim static și dinamic
urmând pașii de la subpunctul C1. (figura 1.6)
X1
1 J1
V1 U1A 2.5 V
0 4 R1
5V 3 0
Key = Space
0 10kΩ
7432N

J2

Key = A
0

a) Poarta SAU în regim static

b)
XFG1
XSC1

Ext T rig 1
+ V1
_ 2.5 V X1
A
_
B
_
4 0
+ +

U1A 2.5 V
0 0 R1
0
0
10kΩ
3 7432N

b) Poarta SAU în regim dinamic

Fig.1.6. Verificarea funcționării porții SAU prin simulare cu Multisim
30 Circuite logice elementare

C.5.3 Analiza funcționării porții NU prin simulare în regim static și dinamic

urmând pașii de la subpunctul C1. (figura 1.7)
X1

J1 2.5 V
1
U1A
V1 0 4 2 R1
5V 0
Key = Space 10kΩ
0 7404N

a) Poarta NU în regim static

XSC1

Ext T rig
+
_
A B
+ _ + _
XFG1

U1A
R1

10kΩ
7404N
V1
2.5 V

b) Poarta NU în regim dinamic

Fig.1.7. Verificarea funcționării porții NU prin simulare cu Multisim

C.5.4 Analiza funcționării porții SAU-EXCLUSIV prin simulare în regim

static și dinamic urmând pașii de la subpunctul C1. (figura 1.8) X1
1 J1
V1 U1A 2.5 V
0 4 R1
5V 3 0
Key = Space
0 10kΩ
7486N

J2

Key = A
0

a) Poarta SAU-EXCLUSIV în regim static

 Circuite logice elementare 31

XFG1
X1

2.5 V
4 U1A
1 R1 0
V1 2
2.5 V 10kΩ
7486N
0
J1

XSC1 Key = Space

0 5
Ext T rig V2
+
5V
A B
_
0
+ _ + _

0 0 3

b) Poarta SAU-EXCLUSIV în regim dinamic

Fig.1.8. Verificarea funcționării porții SAU-EXCLUSIV prin simulare cu Multisim

Aplicaţii:

Fie A, B, C, D variabilele de intrare şi Y variabila de ieşire. Să se realizeze

tabele de adevăr şi să se implementeze circuite logice corespunzătoare următoarelor
relaţii:

Y  A  BC
Y  ( AD  BC  AC )  CD
Y  ( BCD  AD)  (CD  AB)