Laborator Circuite Numerice Decodificatoare I

LUCRAREA nr. 4.

DECODIFICATOARE I
Decodificatoarele sunt circuite logice combinaionale ce activeaz una
sau mai multe ieiri, funcie de cuvntul de cod aplicat la intrare. Printre
aplicaiile acestor circuite pot fi amintite: adresarea memoriilor, afiarea
numeric, multiplexarea datelor, etc.

1. Decodificator de adres cu intrri de validare

Acest tip de decodificator este utilizat la adresarea memoriilor n
sistemele cu microprocesor. Circuitul activeaz o singur linie de ieire
corespunztoare codului de intrare. Activarea se face doar n cazul n care
intrrile de validare sunt activate (circuitul este selectat).
Un astfel de circuit, foarte utilizat este circuitul 74LS138 (fig.1), al
crui tabel de adevr este prezentat n tabelul alturat.

E1 C B A
E2
E3 74LS138
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Figura 1

E1 E 2 E3 C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
Observaii
0 X X X X X 1 1 1 1 1 1 1 1 circuit invalidat
X 1 X X X X 1 1 1 1 1 1 1 1 circuit invalidat
X X 1 X X X 1 1 1 1 1 1 1 1 circuit invalidat
1 0 0 0 0 0 1 1 1 1 1 1 1 0 ieirea 0 activ
1 0 0 0 0 1 1 1 1 1 1 1 0 1 ieirea 1 activ
1 0 0 0 1 0 1 1 1 1 1 0 1 1 ieirea 2 activ
1 0 0 0 1 1 1 1 1 1 0 1 1 1 ieirea 3 activ
1 0 0 1 0 0 1 1 1 0 1 1 1 1 ieirea 4 activ
1 0 0 1 0 1 1 1 0 1 1 1 1 1 ieirea 5 activ
1 0 0 1 1 0 1 0 1 1 1 1 1 1 ieirea 6 activ
1 0 0 1 1 1 0 1 1 1 1 1 1 1 ieirea 7 activ

Circuitul are 3 intrri pentru cuvntul de cod (A, B, C) care realizeaz

activarea ieirii corespunztoare:

21
Laborator Circuite Numerice Decodificatoare I
LUCRAREA nr. 4.

Yi 0 i Z
CBA B C 22 B 21 A 20
Z
i 3 intrri pentru selecia circuitului (capsulei), active pe 1 logic E1 ,
respectiv pe 0 logic E2 i E3 . Activarea circuitului se face numai atunci
cnd toate intrrile de selecie sunt active. Pentru sintez cele 3 variabile pot
fi nlocuite cu una singur: E E1 E2 E2 .

2. Decodificator BCD - zecimal

n practic se ntlnesc frecvent cazuri cnd este necesar trecerea
din cod BCD (Zecimal Codat Binar) n cod zecimal. Corespondena celor 2
coduri este prezentat mai jos, n tabelul de adevr al circuitului.

D C B A Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 Observaii
0 0 0 0 1 1 1 1 1 1 1 1 1 0 ieirea 0 activ
0 0 0 1 1 1 1 1 1 1 1 1 0 1 ieirea 1 activ
0 0 1 0 1 1 1 1 1 1 1 0 1 1 ieirea 2 activ
0 0 1 1 1 1 1 1 1 1 0 1 1 1 ieirea 3 activ
0 1 0 0 1 1 1 1 1 0 1 1 1 1 ieirea 4 activ
0 1 0 1 1 1 1 1 0 1 1 1 1 1 ieirea 5 activ
0 1 1 0 1 1 1 0 1 1 1 1 1 1 ieirea 6 activ
0 1 1 1 1 1 0 1 1 1 1 1 1 1 ieirea 7 activ
1 0 0 0 1 0 1 1 1 1 1 1 1 1 ieirea 8 activ
1 0 0 1 0 1 1 1 1 1 1 1 1 1 ieirea 9 activ
1 0 1 0 1 1 1 1 1 1 1 1 1 1 ieiri inactive
1 0 1 1 1 1 1 1 1 1 1 1 1 1 ieiri inactive
1 1 0 0 1 1 1 1 1 1 1 1 1 1 ieiri inactive
1 1 0 1 1 1 1 1 1 1 1 1 1 1 ieiri inactive
1 1 1 0 1 1 1 1 1 1 1 1 1 1 ieiri inactive
1 1 1 1 1 1 1 1 1 1 1 1 1 1 ieiri inactive

Circuitul este construit pentru a funciona cu cod BCD la intrare. n

aceste condiii putem s considerm ieirile pentru combinaiile peste 1001
ca fiind indiferente i s obinem o variant mai simpl de circuit. Tabelul
de mai sus este complet definit, astfel c nici o ieire nu se va activa pentru
coduri peste 9.

3. Lucrri de efectuat n laborator

Se desfoar lucrrile prevzute n fia de laborator i se completeaz
rezultatele.

22
Laborator Circuite Numerice Decodificatoare I
LUCRAREA nr. 4.

FI DE LABORATOR

1. Plecnd de la tabelul de adevr de la paragraful 1, pentru care considerm

E E1 E2 E3 , s se construiasc tabelul de adevr i digramele VK pentru
decodificatorul de adres de 3 bii i apoi s se sintetizeze circuitul.

EC 00 01 11 10
E C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
BA
0 0 0 0 00

0 0 0 1 01

0 0 1 0 11

0 0 1 1 10

0 1 0 0 Y0=
EC 00 01 11 10
0 1 0 1
BA
0 1 1 0 00

0 1 1 1 01

1 0 0 0 11

1 0 0 1 10

1 0 1 0 Y1=
EC 00 01 11 10
1 0 1 1
BA
1 1 0 0 00

1 1 0 1 01

1 1 1 0 11

1 1 1 1 10

Y2=

EC 00 01 11 10 EC 00 01 11 10 EC 00 01 11 10
BA BA BA
00 00 00
01 01 01
11 11 11
10 10 10
Y3= Y4= Y5=

23
Laborator Circuite Numerice Decodificatoare I
LUCRAREA nr. 4.

EC 00 01 11 10 EC 00 01 11 10
BA BA
00 00
01 01
11 11
10 10
Y6= Y7=

2. S se sintetizeze decodificatorul de adres folosind metoda Veitch-

Karnaugh i s se verifice funcionarea acestuia n MaxPlusII.
Schema cu pori logice:

A
B
C
D
Formele de und:

E
C
B
A
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

24