CURSUL 6

4.3. HAZARDUL COMBINAŢIONAL AL FUNCŢIILOR LOGICE

După cum s-a menţionat, un circuit logic combinaţional ideal se caracterizează prin faptul
că ieşirea la un moment dat depinde doar de combinaţia de intrare la acel moment:

y  f ( x0 , x1 ,..., xn1 ) (4.12)

În realitate, datorită întârzierii introduse de circuitele electronice fizice (porţile logice),

apar desincronizări între modificarea intrării şi modificarea corespunzătoare a ieşirii. Până la
obţinerea valorii ieşirii se manifestă un fenomen tranzitoriu pe parcursul căruia ieşirea poate lua
alte valori decât cele ideale, fenomen numit hazard.
În cele ce urmează, vom presupune că toate porţile logice introduc aceeaşi întârziere, tp
(timp de propagare), între momentul modificării intrării şi momentul în care apare schimbarea la
ieşire.
În fond, hazardul static se referă la contrazicerea, pentru cazul real, a două teoreme
fundamentale ale algebrei logice: teorema terţului exclus şi teorema contradicţiei:

f = x + x’ = 1

şi, respectiv,
g = x∙x’ = 0

Fig. 4.45. Circuit logic ce verifică cele două teoreme.

Dacă se modifică intrarea x din 0→1 şi din 1→0, conform diagramelor de semnal din
Fig. 4.46, datorită timpilor de propagare tp prin cele trei porţi, semnalele de ieşire g şi f din
montajul de test (Fig. 4.45) vor avea, pe o durată scurtă, alte valori decât cele teoretice. Se
observă că salturile nedorite, de scurtă durată, pot fi 0→1→0 (risc sau hazard static în 0) sau
1→0→1 (risc sau hazard static în 1). Un astfel de impuls se numeşte glitch.

Observaţie.
Hazardul static în 0 nu apare în cazul formelor disjunctive, deoarece ar fi lipsit de sens să
se aplice x şi x’ aceleiaşi porţi ŞI din nivelul 1. De asemenea, hazardul static în 1 nu apare în
cazul formelor conjunctive, deoarece nu pot apărea x şi x’ pe aceeaşi poartă SAU din nivelul 1.
Hazardul static în 1 poate fi prezent atunci când există două combinaţii de intrare care se
deosebesc printr-o singură variabilă şi au, ambele, ieşirile corespunzătoare egale cu 1. Hazardul
static în 0 poate fi prezent atunci când există două combinaţii de intrare care se deosebesc printr-
o singură variabilă şi au, ambele, ieşirile corespunzătoare egale cu 0. De fapt, hazardul static în 0
este dualul hazardului static în 1.
x

x' t1 t2 t

x∙ x’ t1+tp t2+tp t

x + x’ t1+2tp t

t2+2tp t
Fig. 4.46. Diagrama de semnale pentru ilustrarea hazardului static.

Pentru eliminarea hazardului se pot introduce termeni suplimentari (redundanţi),

obţinând o nouă funcţie logică, echivalentă din punctul de vedere al comportării ideale cu cea
iniţială, dar care nu mai prezintă fenomenul de hazard.
O altă metodă de evitare a fenomenului de hazard constă în introducerea unor impulsuri
de sincronizare, pentru validarea datelor în zone lipsite de hazard. Astfel, în cazul sistemelor
numerice sincrone (Cap. 5) proiectate corect nu este necesară analiza hazardului. De fapt,
eliminarea hazardului apare necesară doar în cazul circuitelor secvenţiale asincrone.
Pentru studiul modalităţilor de eliminare a hazardului static combinaţional, vom
considera doar reprezentarea în formă disjunctivă, cea în formă conjunctivă fiind tratată similar.
O metodă simplă de eliminare a hazardului în 1 este metoda diagramelor Karnaugh. În acest caz,
toate grupările de 1, selectate pentru minimizare, trebuie să fie înlănţuite (să nu fie separate).
Termenii suplimentari introduşi faţă de forma minimală elimină glitch-urile, susţinând valoarea 1
pe această durată, şi se numesc termeni de consens.

Exemplul 4.9. CLC cu hazard static.

Să se analizeze hazardul static pentru circuitul din Fig. 4.47.

Fig. 4.47. Circuit logic combinaţional cu hazard static.

Expresia analitică a funcţiei de tranziţie f dupa minimizare este (4.13) iar diagrama
Karnaugh este prezentată în Fig. 4.48.
 f = x1∙x0’ + x2∙x1’ (4.13)

Cu linie plină sunt marcaţi implicanţii ce apar în f (A şi B) si reprezinta solutia minimala care
poate prezenta hazard static. Cele două grupări nu sunt legate. Pentru eliminarea hazardului static
se introduce un termen de consens care leagă cele două grupări (cu linie punctată): x2∙x0’.
Adăugarea acestui termen la forma disjunctivă a lui f schimbă expresia lui f cu fC (4.14) - funcţia
corectată. Cele două funcţii sunt, evident, echivalente.

fC = x1∙x0’ + x2∙x1’ + x2∙x0’ (4.14)

x1 x0
x2 00 01 11 10
A
0 0 0 0 1
B
1 1 1 0 1

Fig. 4.48. Diagrama Karnaugh pentru funcţia (4.10) şi evidenţierea termenilor de consens.

Modul de eliminare a hazardului static în 1, la trecerea din combinaţia A (110) în

combinaţia B (100), se observă din diagrama de semnal din Fig. 4.49.

Fig. 4.49. Diagrama de semnal pentru ilustrarea eliminării hazardului static în 1 din exemplul
4.9.
Exemplul 4.10
Pentru funcţia logică f, reprezentată prin diagrama Karnaugh din Fig. 4.50, să se elimine
hazardul static în 1. Funcţia logică minimizată f este (4.15). Înlănţuind grupările separate din
diagramă rezultă trei termeni de consens: x1’∙x0, x3 ∙x2 ∙x1 şi x3’∙x2 ∙x0’ şi funcţia corectată fC
(4.16).

f = x3’∙x1’+ x3 ∙x0 + x2 ∙x1 ∙x0’ (4.15)

fC = x3’∙x1’+ x3 ∙x0 + x2 ∙x1 ∙x0’+ x1’∙x0 + x3 ∙x2 ∙x1 + x3’∙x2 ∙x0’ (4.16)

x1 x0
x3 x2 00 01 11 10
00
00 1 1 0 0
01
01 1 1 0 1
11
11 0 1 1 1
10
10 0 1 1 0

Fig. 4.50. Diagrama Karnaugh pentru funcţia (4.15) şi evidenţierea termenilor de consens.

Hazardul dinamic se caracterizează prin faptul că ieşirea se poate schimba de mai multe ori
în cadrul regimului tranzitoriu. Acest lucru se întâmplă atunci când semnalele parcurg, la acelaşi
circuit, căi ce conţin un număr diferit de porţi logice sau atunci când parcurg, la acelaşi circuit,
căi ce conţin porţi mai lente şi căi ce conţin porţi mai rapide.

Un exemplu de hazard dinamic este dat în Fig. 4.51.

fideal

freal

Fig. 4.51. Exemplu de hazard dinamic.

3. IMPLEMENTAREA VARIABILELOR ŞI FUNCŢIILOR LOGICE

3.1. IMPLEMENTAREA PRIN COMUTATOARE (CONTACTE)

Primele realizări fizice ale funcţiilor logice au fost sub forma contactelor dinamice
realizate de comutatoare şi relee. Convenţia cea mai răspândită a fost aceea prin care se făcea
asocierea contactului închis cu starea logică 1 şi a contactului deschis, cu starea logică 0 (Fig.
3.1 şi Fig. 3.2). În continuare, vom considera că ieşirea unui circuit logic bazat pe contacte este
conductanţa G între bornele A şi B ale circuitului. Spre deosebire de circuitele electronice,
stările 0 şi, respectiv 1 sunt mai bine definite. Astfel, dacă G = 0 (contactul între A şi B este
întrerupt), atunci ieşirea circuitului logic se consideră 0, iar dacă G = ∞ (contactul între A şi
B este stabilit), atunci ieşirea circuitului logic se consideră 1. În Fig. 3.3, Fig. 3.4 şi Fig. 3.5 sunt
prezentate realizările prin contacte ale operatorilor logici fundamentali AND, OR şi, respectiv,
NOT. Se observă că produsul logic se oţine prin înserierea contactelor ce reprezintă variabilele
logice, iar suma logică se obţine prin dispunerea acestora în paralel. Variabilele negate sunt
asociate contactelor normal închise, iar variabilele normale sunt asociate contactelor normal
deschise.
x
x

A B
A B
Fig. 3.2. Comutator închis (x =1).
Fig. 3.1. Comutator deschis (x = 0).

x y

B
A

Fig. 3.3. Realizarea produsului logic x∙y.

y B
A

Fig. 3.4. Realizarea sumei logice x+y.

 x

A B

Fig. 3.5. Realizarea negaţiei x’.

3.2. IMPLEMENTAREA PRIN CIRCUITE ELECTRONICE (INTEGRATE)

LOGICE
În majoritatea cazurilor porţile logice sunt implementate sub forma unor circuite integrate
(CI). Începând din anii ’60 au existat mai multe tehnologii de fabricaţie a circuitelor integrate:
TTL, CMOS etc. Un circuit integrat este realizat sub forma unei capsule (unitate fizică)
incluzând mai multe porţi logice, în funcţie de nivelul de integrare.
Astfel, în funcţie de numărul de porţi pe circuit integrat există mai multe tipuri de
integrare:
► SSI (Small Scale Integration) – integrare pe scară mică: numărul de porţi logice pe CI este
mai mic de 12;
► MSI (Medium Scale Integration) – integrare pe scară medie: numărul de porţi logice pe CI
este cuprins între 12 şi 100;
► LSI (Large Scale Integration) – integrare pe scară largă: numărul de porţi logice este între
100 şi 1000;
► VLSI (Very Large Scale Integration) – integrare pe scară foarte largă: numărul de porţi logice
este între 1000 şi 100 000;
► ULSI (Ultra Large Scale Integration) – integrare pe scară ultra largă: numărul de porţi logice
este mai mare de 100 000;
De-a lungul timpului s-au impus două grupări de tehnologii de realizare a circuitelor
integrate digitale: tehnologiile bipolare, dintre care cea mai utilizată a fost tehnologia TTL
(Transistor – Transistor- Logic) şi tehnologiile de tip MOS (Metal-Oxide-Semiconductor), dintre
care cea mai utilizată a fost tehnologia CMOS (Complementary MOS).
Circuitele de tip SSI şi MSI s-au realizat atât în tehnologia TTL cât şi în tehnologia
CMOS, pe când circuitele de tip LSI, VLSI şi ULSI s-au realizat numai în tehnologie CMOS.
În afara tehnologiei TTL, din gruparea de tehnologii bipolare mai fac parte: ECL (Emitter
Coupled Logic) şi I2L (Integrated Injection Logic). De asemenea, din gruparea de tehnologii
MOS, în afară de tehnologia CMOS, mai fac parte: PMOS (MOS cu canal p), NMOS (MOS cu
canal n) şi MNOS (Metal Nitride Oxide Semiconductor).
 Pentru a putea interconecta circuitele integrate este nevoie de definirea variabilelor logice
(0 şi 1) şi de cunoaşterea caracteristicilor electrice (statice şi dinamice) ale diverselor familii de
circuite integrate numerice.

3.2.1. Caracteristici electrice statice

Notând tensiunea de alimentare VCC sau V+ (uneori, la CMOS aceasta se notează prin VDD),
pentru definirea zonelor de 1 logic şi 0 logic se consideră diagrama din Fig. 3.6. Zonele haşurate
reprezintă zonele normale pentru nivelurile H = High (1) şi respectiv L = Low (0). Zonele albe
reprezintă zone anormale, incerte. Semnificaţiile celorlalte notaţii din figură sunt următoarele:
VIHmin – tensiunea minimă acceptată la intrare pentru nivel logic 1,
VILmax – tensiunea maximă acceptată la intrare pentru nivel logic 0,
VOHmin – tensiunea minimă permisă la ieşire pentru nivel logic 1,
VOLmax – tensiunea maximă permisă la ieşire pentru nivel logic 0.
Se observă că zonele acceptate la intrare ca niveluri logice sunt mai largi decât zonele
corespunzătoare permise la ieşire (VOHmin > VIHmin, VILmax > VOLmax), diferenţele respective
alcătuind marginile de zgomot pentru 1 (VOHmin – VIHmin) şi, respectiv, pentru 0 (VILmax – VOLmax).
De exemplu, pentru porţile TTL standard sunt date următoarele valori nominale: VCC = 5V,
VILmax = 0,8V, VIHmin = 2V, VOLmax = 0,4V (uneori, 0,5V), VOHmin = 2,4V (uneori, 2,7V). Pentru
porţile CMOS nivelurile logice se prezintă în funcţie de tensiunea de alimentare VCC (care poate
fi diferită de 5V): VILmax = 30%VCC, VIHmin = 70%VCC, VOLmax = 0,1V, VOHmin = Vcc – 0,1V.
Alţi parametri care interesează în regim static sunt curenţii maximi la intrare pe starea 1
(IIH) şi pe starea 0 (IIL). Ţinând seama de valorile maxime de curent de ieşire IOH şi IOL, care să
menţină nivelurile de tensiune în zonele permise (haşurate), aceşti parametri conduc la o altă
caracteristică statică numită fanout şi care arată câte intrări de porţi poate comanda o ieşire.
Valoarea de fanout se calculează luând minimul dintre rapoartele IOH/IIH şi IOL/IIL. Astfel,
pentru circuitele TTL standard fanout-ul este 10. La fel se determină fanout-ul şi pentru
circuitele CMOS.

Intrare Ieşire VCC (V+)

Margine de
H H VOHmin
zgomot pt. 1

VIHmin
Zonă Margine de
anormală zgomot pt.
VILmax0
VOLmax
L L
0
Fig. 3.6. Nivelurile 0 şi 1 pentru circuitele logice electronice.
 Depăşirea fanout-ului conduce la plasarea punctelor de funcţionare în zonele nepermise
(albe), la creşterea timpului de propagare, la creşterea temperaturii dispozitivului sau chiar la
distrugerea acestuia.
Porţile logice integrate au un număr dat de intrări (2, 4 sau 8) (fan-in). Dacă numărul de
intrări pe poartă este mai mare decăt cel necesar, intrările nefolosite se leagă printr-o rezistenţă la
1 logic (VCC), pentru porţile AND şi NAND, sau 0 logic, pentru porţile OR şi NOR. Nu se
recomandă legarea mai multor intrări impreună şi, mai ales, nu se recomandă lăsarea lor liberă.

V 0
C
C1k
1k
kΩ Ω

y y
x x
Fig. 3.7. Conectarea intrărilor neutilizate

Dacă numărul de intrări pe poartă este mai mic decât cel necesar, atunci se introduc porţi
suplimentare asigurându-se o extindere serie-paralel.

3.2.2. Caracteristici dinamice

Caracteristicile dinamice se determină pentru un regim tranzitoriu generat de tranziţiile
din 0 → 1 şi/sau din 1 → 0. Considerând comutaţiile instantanee, două tranziţii ideale, una din 0
→1 urmată de alta din 1 → 0, corespund unui impuls dreptunghiular ideal (Fig. 3.8). Acest
impuls se aplică, de exemplu, unui circuit logic elementar, presupus repetor. Ieşirea reală a
circuitului arată comportarea sa dinamică şi se caracterizează printr-o serie de parametri, dintre
care cei mai importanţi sunt: tc – timpul de creştere şi ts – timpul de scădere. Intervalele de timp tc
şi ts măsoară timpul necesar ieşirii de a trece de la VOLmax la VOHmin şi, respectiv, de la VOHmin la
VOLmax (adică de a străbate zona de nedeterminare).

Impuls
dreptunghiular
ideal la intrare

Impuls
dreptunghiular real
tc ts
la ieşire

Fig. 3.8. Comportarea dinamică a porţilor logice electronice (de tip repetor).

3.3. FAMILII DE CIRCUITE INTEGRATE

Primele circuite logice electronice au fost realizate cu ajutorul tuburilor cu vid, pentru ca
apoi să fie implementate prin intermediul diodelor semiconductoare şi al tranzistoarelor bipolare
cu joncţiuni (anii 1940-1950). După 1960, diodele, tranzistoarele şi rezistenţele aferente porţilor
logice au fost introduse în circuite integrate standardizate ce pot fi interconectate.
Prima familie de circuite integrate, de mare succes, folosite pentru implementarea
circuitelor logice, a fost familia TTL (Tranzistor-Tranzistor-Logic). Aceste circuite sunt
compatibile între ele, chiar dacă diferă prin anumite performanţe legate de viteză, putere
consumată şi cost. După anii 1990, tehnologia TTL a fost înlocuită cu tehnologia CMOS care, în
prezent, este cea mai utilizată tehnologie de circuite integrate digitale.

3.3.1. Porţi logice TTL

Există mai multe familii TTL, ca de exemplu: TTL standard, TTL de mare viteză (H), TTL
Schottky (S). Un exemplu de schemă internă a unui circuit TTL standard este poarta NAND din
Fig. 3.9 care se caracterizează prin putere medie consumată Pmed = 20mW, timp de propagare tp
= 20 ns şi fanout 10.
Eticheta unui circuit ce conţine porţi TTL standard începe cu 54, pentru aplicaţii militare
şi cu 74, pentru aplicaţii generale. În general, prefixul 74/54 se păstrează şi pentru circuitele ce
conţin porţi logice din familiile CMOS. Notaţia unui astfel de circuit cu porţi logice este de
forma:

74xn sau 54xn,

unde x este eticheta familiei, având 1÷4 caractere iar n reprezintă două sau trei cifre zecimale ce
indică numele porţii (sau funcţiei) logice (indicativul numeric al funcţiei).
De exemplu 74H00 semnifică un circuit integrat TTL cu 4 porţi NAND, de mare viteză.
Analog, 74HC00 reprezintă un circuit integrat CMOS cu patru porţi NAND, de mare viteză.
Pentru creşterea vitezei de comutaţie şi/sau reducerea consumului de putere s-au integrat
diode Schottky (de tip metal – semiconductor) între baza şi colectorul tranzistorului, alcătuind
aşa numitele tranzistoare Schottky (Fig. 3.10). Semnificaţia notaţiilor din Fig. 3.10 este
următoarea: DS – diodă Schottky, B – bază, C – colector, E – emitor. Simbolul este prezentat în
Fig. 3.10 b.
Vcc
(+5V)
R3
R2
R1
T3

D
x1
T2
T1 f = (x1∙x2)’
x2
T4

R4

Fig. 3.9. Poartă NAND TTL standard (x1, x2 – intrări; f – ieşire).

 Se întâlnesc diverse variante de porţi TTL Schottky (S): porţi TTL Schottky de mică putere
– Low Power Schottky TTL (LS), porţi TTL Schottky avansate - Advanced Schottky TTL (AS),
porţi TTL Schottky avansate, de mică putere – Advanced Low Power Schottky TTL (ALS).

DS

C
C
B B E
E

a) b)

Fig. 3.10. a) Tranzistor Schottky b) Simbolul

tranzistorului.

Există o variantă a circuitelor TTL standard în care lipsesc tranzistorul T3 şi rezistenţa de

polarizare R3, tranzistorul T4 având colectorul în gol (Fig. 3.11). Ele se numesc circuite logice cu
colector în gol (open colector).

Vcc
(+5V)
R2 RS
R1

x1
T2
xT
2 1
f = (x1∙x2)’
T4

R4

Fig. 3.11. Poartă NAND – TTL open colector cu două intrări.

Polarizarea colectorului tranzistorului T4 se face prin rezistenţa de sarcină (exterioară) Rs.

Aceste circuite permit conectarea mai multor ieşiri de porţi, E1, E2,..., Ek, la aceeaşi
rezistenţă Rs, ieşirea comună, realizând în ansamblu funcţia logică (mascată) AND între ieşiri:

E = E1∙ E2... Ek
 De exemplu, circuitul din Fig. 3.12 realizează funcţia logică (3.1):

f = (x1∙x2)’ ∙(x3∙x4)’ (3.1)

Fig. 3.12. Conectarea a două porţi logice având colectorul în gol.

3.3.2. Porţi logice tristate (cu trei stări)

Există o serie de porţi logice, frecvent utilizate în tehnica de calcul, numite porţi cu trei
stări (tristate). Pe lângă cele două stări logice 0 şi 1, ieşirea unei porţi tristate mai are o stare de
neconectare numită stare de impedanţă înaltă sau stare flotantă (notată Hi-Z). Dispozitivul
tristate conţine, de asemenea, o intrare de activare a ieşirii, notată E (enable). Dacă intrarea E
este în starea logică 1, atunci circuitul funcţionează ca o poartă logică obişnuită (cu două stări).
Dacă E = 0, atunci ieşirea circuitului este dezactivată şi trece în starea de impedanţă înaltă. De
asemenea, în unele cazuri, intrarea enable poate fi activă pe 0. Astfel, în Fig. 3.13.a este
prezentat simbolul unui dispozitiv repetor cu intrare de activare pe 1, în Fig. 3.13.b este prezentat
simbolul unui dispozitiv repetor cu intrare de activare pe 0, în Fig. 3.13.c este prezentat simbolul
unui dispozitiv inversor cu intrare de activare pe 1, iar în Fig. 3.13.d este prezentat simbolul unui
dispozitiv inversor cu intrare de activare pe 0. Tabela de adevăr pentru inversorul cu trei stări,
activ pe 1 este reprezentată de tabelul 3.1.

Tabelul 3.1. Tabela de adevăr pentru inversorul tristate

x E f
0 0 Hi-Z
1 0 Hi-Z
0 1 1
1 1 0

Dispozitivele cu trei stări se folosesc, de obicei, pentru implementarea dispozitivelor de

acces la magistrală, adică pentru utilizarea în comun a unor cablaje (fire) de legătură de către
diverse surse. În Fig. 3.14 este dat un exemplu de magistrală de un bit la care se conectează opt
surse. Pentru fiecare sursă este necesar un circuit tampon cu trei stări.
 E E

x f x f

a) b)

E E

x f x f

c) d)

Fig. 3.13. Dispozitive de bază cu trei stări (repetor: a – activ pe 1 – si b – activ pe 0; inversor: c –
activ pe 1 – si d – activ pe 0).

S0
D0

S1
G1 D1
Y0
G2A Y1
G2B Y2 S2
D2
Y3
Y4
A S3 Y
Y5 D3
B Y6
C Y7
S4
D4

S5
D5

S6
D6

S7
D7

Fig. 3.14. Utilizarea dispozitivelor tristate pentru implementarea unui dispozitiv de acces la
magistrală utilizand un decodificator de adrese.
 În scopul activării unui singur dispozitiv tristate, se foloseşte un decodificator cu trei intrări
şi opt ieşiri de tipul 74x138. Corespunzător cuvântului de cod de la intrările A, B, C, este
selectată o singură ieşire Yj (activă în 0). Celelalte ieşiri sunt în stare logică 1. Astfel, este activat
un singur dispozitiv Dj ce conectează sursa Sj la magistrală, Y = Sj. Intrările G1, G2A. G2B (de
activare) sunt folosite pentru legarea în cascadă a decodificatoarelor.

3.3.3. Porţi logice în tehnologia MOS

Tehnologiile MOS elimină componentele pasive cum ar fi rezistenţele. Structurile porţilor
şi circuitelor prin care se implementează funcţiile logice sunt mai simple decât in tehnologia
TTL.
După cum s-a precizat, cea mai răspândită tehnologie MOS este tehnologia CMOS. La
început, porţile logice în tehnologia CMOS (familia CMOS 4000) se bucurau de succes doar
datorită consumului redus de energie. Ele aveau dezavantajul că erau lente şi nu erau compatibile
ce familia TTL deja existentă. Apoi, tehnologia CMOS a cunoscut o puternică evoluţie pe
parcursul a câtorva decenii, eliminându-se aceste inconveniente, şi a înlocuit treptat circuitele în
tehnologia TTL.
Familiile CMOS au notaţii similare familiilor TTL. Cele mai răspândite familii CMOS sunt
următoarele:
► HC: High – speed CMOS (CMOS de viteză mare);
► HCT: High – speed CMOS, TTL compatibile (CMOS de viteză mare, compatibil cu TTL);
► VHC: Very High – speed CMOS (CMOS de viteză foarte mare);
► VHCT: Very High – speed CMOS, TTL compatibile (CMOS de viteză foarte mare,
compatibil cu TTL);
► FCT: Fast CMOS, TTL compatibile (CMOS rapid, compatibil cu TTL).
Această ultimă familie permite egalarea sau chiar depăşirea performanţelor legate de
viteză şi de capacitatea de comandă ale familiei TTL, în condiţiile unui consum mult redus de
putere faţă de TTL.
Schemele porţilor logice CMOS conţin tranzistoare MOS complementare (un tranzistor
având canal n şi un tranzistor având canal p).
Spre deosebire de acestea, schemele porţilor logice NMOS conţin numai tranzistoare MOS
având canal n, dar au cunoscut o dezvoltare mai restrânsă decât porţile CMOS.
Astfel, în Fig. 3.15 sunt date câteva exemple de porţi logice elementare de tip MOS: a –
inversor CMOS, b – inversor NMOS, c – poartă NAND cu două intrări CMOS.
 VDD VDD

T1 T1

x f =x’ f =x’

T2
x
T2
GND GND

a) b)
VDD

T3 T4

f =(x∙y)’
x T1

y T2

GND c)

Fig. 3.15. Exemple de porţi logice elementare în tehnologie MOS.