[ARHITECURA SISTEMELOR DE CALCUL (ARHITECTURA

March 18, 2015 MICROPROCESOARELOR)]

TEME PROIECTE

1. Tema DECODER-ul (fig. 7.8):

 Matei Florin

2. Tema REGISTRU pe 4 BITI:

 Serghie Andrei

3. Logic-Level Design for One Bit of the 1-Bus SRC ALU (pag.153):
 Bandol Roxana-Nicoleta

4. Control unit (pag 160):

 Acsinti Angela - Simona
 Alexiuc Bianca – Diana

5. A 1-Bus Microarchitecture for the SRC (pag.141):

 Gaitan Alexandra- Cristina

6. Microprocesor pe 8 biti
 Balan Gheorghe
 Ovidiu Gurita
 Alexandru Dascalu
 Tan Bogdan

7. Pipelining
 Milea Mihaela

8. Sumatorul Ripple-Carry (fig.6.3)

 Anechitei-Diacu Gavril-Cristian

9. Simple RISC Computer, SRC (fig. 4.1)

 Acostinoaei Marius

Suceava 2015 Page 1

 [ARHITECURA SISTEMELOR DE CALCUL (ARHITECTURA
March 18, 2015 MICROPROCESOARELOR)]

 Ignat Mihai
 Cozmiuc Dana-Mihaela

10. Registru pe 4 biți (fig. A.78)

 Murariu Bogdan-Alexandru

11. Logica intreruperii la o intrefata I/O (fig. 8.14)

 Mihaila Constantin

12. Interfata memoriei UCP (fig.4.6)

 Sahaidac Ionela

13. ALU si regiștri asociați (fig 4.7)

 Papuc Gabriel – Viorel

14. Proiectare SRC cu 1 magistrala (fig 4.3)

 Macarescu Traian Sebastian

 Olenici Marius

15. Clocking Logic (fig. 4.15)

 Todirca Marius Constantin

16. Clocking Logic (fig. 4.15)

 Prundel Razvan Stefan

17. O posibilă proiectare ALU (fig. 6.13)

 Sandu Catalina

18. ADC de contorizare și aproximare succesivă (fig. 9.16 si fig. 9.17)

 Schipor Ioan
 Turturean Cosmin Alexandru

19. Proiectare la nivel logic pe 1 bit pentru ALU SRC cu o magistrală (fig. 4.8)

Suceava 2015 Page 2

 [ARHITECURA SISTEMELOR DE CALCUL (ARHITECTURA
March 18, 2015 MICROPROCESOARELOR)]

 Soiman Andrei
 Popeanu Marina

20. Cale de date pipeline cu semnale de control selectate (fig. 5.7)

 Mihailiuc Eduard,
 Galanton Adrian
 Duceac Catalin

21. The 2-Bus SRC Microarhitecture (fig.4.16)

 Tatiana Brighidin împreună
 Mălin-Moroșan Marcela

22. Unitatea de control cu Intrari și Iesiri (4.12)

 Hilote Andrei
 Zetu Ionut Gabriel

23. AND-OR Circuit Implements a 4-to-1 MUX (fig.A.22)

 Simion Ioan

24. Extragerea a doua constante si un operand din registrul de instructiuni

(fig.4.5)
 Bolohan Andrei

25. Sumator pe 4 biti sau Seven Segment display

 Toma Marian-Vladut

26. Memory adress and memory data registers (fig.4.6)

 Onisoru Stefan

27. A Two Level OR-AND Circuit (fig. A.15)

 Solcan Ovidiu

28. Numarator sincron modulo 16

Suceava 2015 Page 3

 [ARHITECURA SISTEMELOR DE CALCUL (ARHITECTURA
March 18, 2015 MICROPROCESOARELOR)]

 Tcaciuc Beniamin

29. DECODER-ul (fig. 7.8):

 Balan Sebastian

30. The 2-Bus SRC Microarhitecture (fig.4.16)

 Prelipcean Ioan
 Teleaga Alexandru

31. Calculul unei valori conditionale CON (fig. 4.10)

 Cozma Razvan

32. Reprezentarea simplificata a unui PLA (fig. A.33)

 Cozma Catalin

33. Register file

 Caciur Stefan
 Nichifor Ana-Maria

34. Simple RISC Computer, SRC (fig. 4.1)

 Atanasoaei Marian
 Sepciu Mircea

35. Logic Diagram and Symbol for a Master-Slave J-K Flip-Flop (fig. A.61)
 Tudosi Andrei-Daniel

36. Întrerupere logică într-un sistem de I/O

 Irimiciuc Mihai

37. Celula RAM statica

 Gorea Mihaela

38. 4X8 2-D Memory Cell Array (Fig 7.5)

Suceava 2015 Page 4

 [ARHITECURA SISTEMELOR DE CALCUL (ARHITECTURA
March 18, 2015 MICROPROCESOARELOR)]

 Galan Ionut-Florentin
 Juravle Sergiu

39. Registru paralel pe 4 biți

 Mironescu Larisa-Maria

40. Programmable Logic Array (fig. A.32)

 Bistriceanu Florin

41. Verding machine controler (fig A.75)

 Blaga Razvan

42. First clock cycle: add enters stage 1 of the pipeline (Fig. 5.8)
 Buzduga Lucian
 Mihoc Ioana
 Stavovei Ciprian

43. Proiectarea SRC cu 3 magistrale (fig. 4.17)

 Grigoriciuc Evelin

44. The Pipeline Data Path with Selected Control Signals (fig. 5.7)
 Murarasu Liviu-Daniel
 Miron Emanuel Danut
 Torac Georgiana Paraschiva

Suceava 2015 Page 5