Documente Academic
Documente Profesional
Documente Cultură
Digitală (EED)
Specializarea Calculatoare
Elemente de Electronică
Digitală (EED)
1
CBB, Generalităţi
Generararea şi formarea impulsurilor:
• Cu circuite regenerative;
• Cu circuite de comutaţie neregenerative asociate cu reţele de
temporizare, RC;
• Circuite regenerative:
au două stări electrice diferite
trecrea dintr-o stare în alta se face prin proces regenerativ:
• circuite cu buclă de reacţie pozitivă;
• dispozitive sau circuite cu rezistenţă dinamică negativă;
Deosebiri:
la circuitele neregenerative tensiunea de ieşire depinde permanent de
tensiunea de intrare;
la circuitele regenerative comutarea este iniţiată de un impuls de
declanşare (din exterior sau datorită îndeplinirii unei condiţii de circuit), iar
funcţionarea circuitului nu mai depinde în continuare de impulsul de
comandă;
CBB, Generalităţi
Elemente necesare pentru un circuit regenerativ:
sursă de alimentare în curent continuu;
amplificator cu reacţie pozitivă sau dispozitiv cu rezistenţă negativă;
element de stocare temporară a energiei;
HIGH LOW
LOW HIGH
2
CBB, Generalităţi
Analiza
CMOS ideal, semnal de 5V
CBB, Generalităţi
Analiza
2.5 V 2.5 V
CMOS ideal, semnal de 5V
2.5 V 2.5 V
2.5
4.8
2.51VV 2.5 V
2.0
0.0
3
CBB, Generalităţi
Metastabilitate
Este inerenta in orice circuit bistabil
CBB, Generalităţi
Metastabilitate
Un alt mod de reprezentare
4
CBB, Generalităţi
Metastabilitate (2)
Un alt mod de reprezentare
CBB, Generalităţi
Semnale de ceas:
• Sunt foarte importante pentru majoritatea circuitelor
secventiale
• Schimba starea variabilelor de stare pe frontul crescator al
semnalului de ceas
10
5
CBB, Generalităţi
Clasificare după timpul în care circuitul stă în fiecare
din cele două stări:
CBB;
CBM;
CBA;
CBS – CBB asimetric (trigger Schmitt).
Elemente de memorie
11
12
6
Schema de principiu a unui CBB
Condiţia de funcţionare regenerativă:
13
14
7
Schema de principiu a unui CBB
Condiţia de funcţionare regenerativă (2):
Dacă se închide bucla de reacţie, adică
dacă: vo = vi (prima bisectoare) se obţin 3
puncte de funcţionare, dacă A >1 :
• două stabile (după o variaţie mică în
jurul punctului respectiv, se revine la
starea iniţială după anularea
perturbaţiei) şi
• un punct de funcţionare instabil
(orice mică perturbaţie la intrarea
duce punctul de funcţionare în unul
din cele două puncte stabile;
15
se folosesc relaţiile:
vo = vo(vi); vo = vi –e ;
16
8
Schema de principiu a unui CBB
Condiţia de funcţionare regenerativă (4)
Concluzii:
17
18
9
Schema de principiu a unui CBB
Regimul tranzitoriu:
Rezultă:
dvi (t ) vo (t ) A vi (t )
i (t ) C
dt
vi (t ) R i (t ) E vo (t )
vo (t ) RC dvo (t )
vo (t ) E;
A A dt
dvo (t )
RC (1 A)vo (t ) AE
dt t
Cu soluţia:
RC
A A
vo (t ) E Ee 1 A
1 A 1 A
• Pentru A<1, punctul de funcţionare se deplasează puţin faţă de poziţia iniţială;
• Pentru A>1, se obţine o exponenţială cu exponent pozitiv şi punctul de funcţionare
evoluează către unul din punctele stabile, în funcţie de semnul lui ∆E;
• Pentru A=1, evoluţia este liniară, cu acelaşi efect;
Electronică Digitală (ED) – specializarea Calculatoare
19
CBB cu TBIP
Schema de principiu:
circuit simetric cu două inversoare
20
10
CBB cu TBIP
Stabilirea stării stabile la conectarea la tensiunea de alimentare prin
proces regenerativ;
21
CBB cu TBIP
Schimbarea stării: prin aplicarea unui impuls de declanşare:
Pozitiv pe baza TBIP blocat, sau:
Negativ pe baza TBIP saturat;
22
11
CBB cu TBIP
Schimbarea stării: prin aplicarea unui impuls de declanşare
23
CBB cu TBIP
Schimbarea stării: prin aplicarea unui impuls de declanşare
24
12
CBB cu TMOS
Funcţiile de bază ale CBB:
Memorare - circuitul trece
în starea S1 şi rămâne
nemodificată până când
cicuitul este cercetat în
privinţa stării lui logice;
Numărare:
f
f
2
T 2T
25
26
13
CBB de tip T (flip‐fop)
• O intrare de tact, T (comandă pe
frontul pozitiv sau pe cel
negativ);
• Două ieşiri, Q şi Q/;
27
CBB de tip SR
• Comanda asimetrică;
• Pe nivel pozitiv sau negativ (sau pe fronturi);
28
14
CBB de tip SR
Simboluri
29
CBB de tip SR
• Comportarea circuitului este parţial independentă de
semnalele de la intrări datorită reacţiei pozitive între
cele două NAND-uri;
ambele trec simultan în starea 0, nedeterminare la ieşire;(se
poate evita pe cale logică);
comanda modificării stării se poate face cu fronturile
impulsurilor care determină şi modul în care trebuie să se
modifice starea circuitului (mod de lucru asincron);
30
15
CBB de tip SR
Circuitul SR fpe bază de porţi SAU‐NU conţine
celula de memorie de bază construită cu 2
porţi SAU‐NU
Dacă Set trece sus, M1 este deschis forţând Q’
jos şi trecând Q sus
S=1 Q = 1
Dacă Reset trece sus, M4 este deschis, Q este
tras jos şi Q’ este trecut sus
R=1 Q’ = 1
Dacă atât Set cât şi Reset sunt jos, ambele
tranzistoare M1 şi M4 sunt închise, şi circuitul
păstrează starea nedefinit
Dacă atât Set cât şi Reset sunt sus, atât Q şi Q’
sunt trase jos, având o stare nedefinită. Ca
urmare, combinaţia R=S=1 nu este permisă
31
CBB de tip SR
Circuitul de tip SR pe bază de circuite SAU‐NU cu
sarcina realizată cu tranzistoare cu zona de epuizare.
Funcţionalitatea este aceeaşi ca la circuitul CMOS
Are o putere de repaus mai mare ca versiunea CMOS
Varianta CMOS
32
16
CBB de tip SR
Circuit SR CMOS construit cu două porţi ŞI‐NU
cu 2 intrări
Circuitul răspunde când intrările S şi R sunt
active jos.
Combinaţia S = R = 0 nu este permisă
producând o stare nedefinită
33
CBB de tip SR cu ceas
Circuitul de tip SR pe bază de porţi SAU‐NU cu
două intrări şi cu intrare de ceas.
Circuitul răspunde la intrările S şi R numai când
CK este sus.
Când CK este sus circuitul se comportă ca unul
simplu realizat cu porţi CMOS de tip SAU‐NU şi
răspunde la intrările S şi R.
Când CK este jos circuitul păstrează starea
curentă.
Un semnal parazit pozitiv (glitch) pe intrarea S,
când CK este sus determină trecerea lui Q sus.
34
17
CBB de tip SR cu ceas
35
CBB de tip SR
36
18
CBB de tip SR
Parametri de timp:
• Intirzierea de propagare;
• Latimea minima a pulsului
37
CBB de tip RST
Se separă semnalele care comandă bascularea circuitului
de semnalele care arată în ce stare trebuie să basculeze
circuitul (circuite sincrone, comadate de un impuls de
ceas, tact):
intrările SR arată în ce stare trebuie să treacă circuitul;
intrarea T (tact, ceas, clock) asigură trecerea în starea
respectivă;
38
19
CBB de tip RST
Două moduri de funcţionare:
intrările SR arată în ce stare trebuie să treacă circuitul;
1. Pe durata T=ZERO se stabilesc stările S şi R (obligatoriu diferite);
La trecerea lui T spre UNU, CBB ia starea corespunzătoare
stărilor S, R;
Se defineşte tset-up (intervalul de timp dintre stabilirea
variabilelor S şi R şi apariţia impulsului de tact);
Se defineşte tset-up (intervalul de timp pe care mai sunt
menţinute S şi R până la revenirea la ZERO a lui T).
39
CBB de tip D
Se elimină şi situaţia de nedeterminare a stării de la ieşire
realizând: R=S/, intrarea respectivă fiind D:
Funcţionare: pe frontul pozitiv al impulsului de tact,
ieşirea Q va lua starea lui D;
• Se pot defini şi aici: tset-up şi thold
• Pentru T=UNU, modificările lui D se resimt direct la
ieşire.
40
20
CBB de tip D
• Un circuit de tip D este realizat, la nivel de
poartă prin utilizarea unui circuit de tip SR
pe bază de porţi SAU-NU, conectând D la
intrarea S, şi D’ la R (folosind inversor).
41
CBB de tip D
42
21
CBB de tip D
• Timpul de intirziere (fata de CLK)
• Timpul tset-up (D dupa CLK)
• Timpul thold (D dupa CLK)
43
44
22
CBB de tip D – cu Trigherare pe front
45
Circuit D (TTL)
Comandat pe front
• Intrari de Presetare şi Ştergere (PR_L, CLR_L)
– Ca la CBB S-R
• 3 bucle de reacţie
46
23
CBB de tip D (CMOS)
• Doua bucle de reactie (pt circuite master-slave)
• Utilizeaza porti de transmisie in buclele de reactie
47
CBB de tip D (CMOS)
Implementari circuite:
48
24
CBB de tip JK
Elimină efectele tranziţiilor nedeterminate impuse de
intrările R şi S altfel decât la CBB de tip D:
49
CBB de tip JK
Funcţionare:
50
25
CBB de tip Master‐Slave
Elimină transparenţa de pe durata impulsului de tact;
- pot fi de tipul SR, D sau JK;
Exemplu: două CBB de tipul RST comandate cu impulsuri
în antifază pe intrările de tact;
51
CBB de tip Master‐Slave
52
26
CBB de tip Master‐Slave
Comanda circuitului se face cu un impuls de tact (circuitul
poate fi sensibil la fronturi pozitive sau la fronturi
negative):
Starea iniţială cu T=ZERO – circuitul MASTER este
izolat de intrări, acestea pot fi stabilite
independent;
1: ieşirea inversorului trece în ZERO, blochează
circuitul SLAVE fiind izolat de MASTER;
2: sunt validate intrările, stările de pe R şi S
trec în MASTER; nu se simte nimic la ieşire;
3: se decuplează intrările – circuitul MASTER
rămâne izolat de intrări;
4: impulsul de tact al SLAVE‐ului trece în UNU
şi datele din MASTER trec în SLAVE;
Schimbarea stării circuiului se face pe frontul
negativ al impulsului de tact
53
CBB Observaţii:
❶ Circuitele basculante bistabile integrate au mai multe
intrări:
de date: SR, D, JK;
de tact: T (front crescător sau front descrescător);
de comandă asincrone (prioritare faţă de celelalte intrări).
Exemplu: un CBB RST:
54
27