MINISTERUL EDUCATIEI SI TINERETULUI DIN REPUBLICA

MOLDOVA

UNIVERSITATEA TEHNICĂ A MOLDOVEI

Facultatea Calculatoare, Informatică şi Microelectronică

Catedra Microelectronica si dispozitive cu semiconductori

Lucrare de an
La Circuite Integrate Digitale

Tema: Proiectatrea circuitului digital TTL

A efectuat: st. gr .MN - 121

Cebotari Vladislav

A verificat: conferenţiar dr.

Bettin Mironov

Chişinău 2014
 „APROB"
Şeful catedrei Microelectronca şi Dispozitive Semiconductoare

____________________________prof. univ., dr. Victor Şontea

PROIECT DE AN

Studentul Cebotari Vladislav grupa MN - 121

Tema___ “Proiectarea circuitul digital pe baza TTL ”___________varianta ____12_____

Funcţia AB C D  AB C D  A B CD  A B C D  A BCD  AB CD  ABC D  ABCD  A B C D

Conţinutul proiectului de an
1. Datele pentru proiectare.
2. Descrierea principiilor de funcţionare şi caracteristicile operatorilor folosiţi.
3. Minimizarea - funcţiei date.
4. Proiectarea şi optimizarea schemei logice.
5.Schema electrică principială a dispozitivului proiectat.
6.Calcularea parametrilor statici ale operatorilor logici.
7.Calcuilarea parametrilor dinamici ale operatorilor logici.
8. Topologia schemei.

Termenul de prezentare a proiectului «_____5_____» _____mai_________ 2014

Conducătorul proiectului ___________________ conferenţiar dr. Bettin Mironov

Studentul _________________ «__17_» __februarie_________2014

2
 1 DATELE PENTRU PROIECTARE

Baza TTL
Tensiunea de alimentare in U, V 5
Factorul de asociere M 2
Coeficientul sortanţă N 4

Factorul de sortanta al tranzistorului S 1.40

Factorul de amplificare al tranzistorului β 35
Factorul invers  1 al tranzistorului
0.030
multiemitor VTM
Capacitatea sarcinii C s, pF 40
Puterea maximă consumată P m, mW 45
U0int = U0ieş = U0 , V 0.4
U1int = U1ieş = U1 , V 2.4
Frecvenţa semnalului fT, MHz 6
Timpul de trecere t0,1int , ns 3
Timpul de trecere t1,0int , ns 3
Fregventa limita a tranzistoarelor
800
VT1- VT4 ,MHz

3
 CUPRINS

1. Descrierea principiilor de funcţionare şi caracteristicile operatorilor folosiţi……………...…...4

2. Minimizarea funcţiei…………………………………………………………………………..12
3. Proiectarea şi optimizarea schemei logice………………………………………….………….13
4. Schema electrică principală a dispozitivului proiectat……..………………………………….14
5. Calcularea parametrilor operatorilor logici….....………...……………………………...…….15
6. Topologia schemei……………………………………………………………………………..21
Concluzie………………………………………………………………………………………22
Bibliografie…………………………………………………………………………………….23

4
 1 DESCRIEREA PRINCIPIILOR DE FUNCŢIONARE ŞI
CARACTERISTICILE OPERATORILOR FOLOSIŢI

Familia circuitelor integrate TTL (Transistor Transistor Logic) a fost creată de Texas
Instruments şi standardizată in anul 1964. Circuitele integrate SN (Semiconductor Network) din
seria 54 au fost destinate iniţial aplicaţiilor militare (avind funcţionare garantată in gama de
temperatură –55 0 C …+125 0 C şi tensiune de alimentare cuprinsă intre +4,5V … +5,5V).
Ulterior a apărut seria 74, versiunea industrială cu preţ de cost redus (avind funcţionare
garantată in gama de temperatură 0o C …+70oC şi tensiune de alimentare cuprinsă intre +4,75V …
+5,25V). Familia TTL a cunoscut in timp permanente imbunătăţiri tehnologice. Pină in anul 1970
au apărut cele patru grupe de bază : standard (SN54/74), rapidă (SN54H/74H – High Speed), de
mică putere (SN54L/74L – Low Power), şi cu diode Schottky (SN54S/74S – Schottky TTL).
În anul 1975 apare o nouă grupă care face cel mai bun compromis intre consum şi timpul de
propagare : (SN54LS/74LS – Low Power-Schottky). După anul 1980 au apărut alte grupe avansate
tehnologic : (SN54AS/74AS – Advanced Schottky), (SN54ALS/ 74ALS – Advanced Low-Power
Schottky) şi (SN54F/ 74F – Fast). Toate aceste grupe sunt compatibile intre ele, iar circuitele
integrate se pot interconecta direct. Pe parcursul acestei evoluţii de aproape două decenii a structurii
TTL standard, timpul de propagare pe poartă s-a micşorat de aproape 10 ori, apropiindu-se de
valoarea de 1ns, iar consumul mediu de putere pe poartă a variat intre 1 mW şi 20 mW. Această
gamă largă de valori ale raportului viteză/consum permite proiectantului să optimizeze toate
porţiunile unui sistem numeric in concordanţă cu specificaţiile impuse. Perfecţionarea tehnologiei
planar-epitaxiale a impus familia TTL ca "variantă de structuri logice cu tranzistoare bipolare cu
cea mai largă utilizare in realizarea sistemelor numerice, indiferent de complexitatea lor". ([Cupcea,
1999]). Schema electrică a porţii ŞI-NU cu două intrări in tehnologie TTL standard este
reprezentată in figura 2.1. Tensiunea nominală de alimentare este V CC = +5V, iar tranzistoarele au
parametrii tipici tranzistoarelor de comutaţie integrate.

Fig. 2.1 Structura porţii ŞI-NU cu două intrări în tehnologie TTL standart

Dacă ambele intrări ale circuitului sunt la 1 logic (tensiune ridicată), cele două joncţiuni bază-
emitor ale tranzistorului multiemitor T1 sunt blocate, iar joncţiunea bază- colector este deschisă,
asigurind curentul de bază pentru deschiderea tranzistorului T2. Curentul prin T2 asigură intrarea
tranzistorului T3 in saturaţie şi blocarea tranzistorului T4, prin scăderea potenţialului bazei acestuia
faţă de emitor. Dioda D 1 are rolul de a grăbi blocarea lui T4 inainte de saturaţia lui T3. La ieşirea
Vout se obţine o tensiune scăzută, notată cu V OL (Voltage Output Low), şi egală cu tensiunea de
saturaţie a lui T3:

5
 Dacă cel puţin una dintre intrări este la 0 logic (tensiune apropiată de 0V), joncţiunea bază-emitor
corespunzătoare a tranzistorului T 1 este in conducţie, fixind potenţialul bazei lui T 1 la o valoare
de tensiune apropiată de 0,7V, insuficientă pentru deschiderea tranzistoarelor T2 şi T3 . Repetorul
pe emitor realizat cu tranzistorul T4, funcţionвnd in zona liniară, va asigura la ieşire o tensiune
ridicată, corespunzătoare nivelului logic 1. În lipsa sarcinii la ieşire, tranzistorul T4 şi dioda D1 sunt
la limita de conducţie, iar tensiunea de ieşire VOH (Voltage Output High) se poate determina
aproximativ cu relaţia :

Tranzistorul T1 este intotdeauna saturat pentru că joncţiunea bază-colector este polarizată direct.
Conexiunea permite astfel evitarea scoaterii tranzistorului din saturaţie şi are ca efect reducerea
substanţială a timpului de propagare. Diodele DA şi DB nu au un rol direct in funcţionarea
circuitului ca poartă logică ŞI-NU. Ele intră in conducţie atunci cind apar tensiuni negative pe
intrări, datorate in general reflexiilor care apar pe liniile lungi de la intrări din cauza frecvenţelor
mari de comutare şi a neadaptării impedanţelor. Dacă tensiunea aplicată pe cele două intrări ale
porţii (sau numai pe una dintre ele, cealaltă fiind la nivel logic 1 sau pur şi simplu in aer) depăşeşte
0,6V, se deschide tranzistorul T2 , dar T3 rămine blocat, potenţialul bazei fiind sub valoarea de
0,6V. Caracteristica de transfer are o pantă căzătoare (porţiunea a-b din figura 2.2), determinată de
raportul rezistenţelor R 2 şi R 3 (aproximativ –1,6), ca pentru un tranzistor cu sarcină in colector şi
in emitor, avind in vedere funcţia de transfer liniară şi cu panta unitară a repetorului format din T4
şi D1. La depăşirea tensiunii de 1,2V pe intrări, intră in conducţie şi tranzistorul T3, amplificarea
de tensiune a tranzistorului T2 creşte foarte mult datorită micşorării rezistenţei echivalente din
emitorul său odată cu deschiderea tranzistorului T3, iar tensiunea la ieşire scade rapid (porţiunea b-c
a caracteristicii din figura 2.2).

Fig. 2.2 Caracteristica de transfer a inversorului standart TTL

Caracteristica din figura 2.3 indică consumul de curent de la sursa de alimentare in toată gama de
variaţie a tensiunii de intrare. Se poate observa că tranziţia pe porţiunea b-c a caracteristicii din
figura 2.3 determină un virf de curent, iar consumul este mai mare atunci cind ieşirea porţii este in
starea logică 0. Parametrii circuitului sunt garantaţi prin standard, dacă se respectă condiţiile impuse
asupra variaţiei tensiunii de alimentare, temperaturii, sau sarcinii de la ieşirea porţii logice. Numărul
de intrări TTL care se pot conecta la ieşirea unei porţi se numeşte fan-out (evantai de ieşire) şi este
un parametru impus pentru fiecare grupă TTL. Grupa TTL standard are un fan-out de 10. In aceste
condiţii se definesc nivelele de tensiune la ieşirea şi la intrarea porţii TTL, nivele care sunt valabile
pentru toate grupele TTL :
- VIL, nivelul de tensiune necesar pentru a avea 0 logic la intrare. Această valoare trebuie să fie
mai mică decвt o valoare maximă garantată: VIL<VILMAX=0.8V
- VIH, nivelul de tensiune necesar pentru a avea 1 logic la intrare. Această valoare trebuie să fie
mai mare decit o valoare minimă garantată: VIH>VIHMIN=2V.
6
 - VOL, nivelul de tensiune de la ieşire оn starea 0 logic. Această valoare trebuie să fie mai mică
decвt o valoare maximă garantată: VOL<VOLMAX=0.4V.
- VOH, nivelul de tensiune de la ieşire оn starea 1 logic. Această valoare trebuie să fie mai
mare decвt o valoare minimă garantată: VOH>VOHMIN=2.4V.

Fig. 2.3 Consumul de curent de la sursa de alimentare

Se poate imediat observa că tensiunea de ieşire maximă garantată pentru 0 logic este cu 0,4V
mai mică decвt tensiunea de intrare maximă garantată pentru 0 logic. Diferenţa constituie marginea
de zgomot оn curent continuu garantată pentru 0 logic, ML :

Asemănător se defineşte şi marginea de zgomot оn curent continuu garantată pentru 1 logic,

MH, ca diferenţa dintre tensiunea de ieşire minimă garantată pentru 1 logic şi tensiunea minimă
de intrare garantată pentru 1 logic :

Figura 2.4 ilustrează variaţia curentului de intrare IIN cu tensiunea de intrare VIN pentru
tensiunea de alimentare VCC=+5V şi temperatura de 25o C. Orice dispozitiv care comandă o poartă
TTL trebuie să poată absorbi sau genera curent. Convenţional, curentul care intră оn poarta logică
este considerat pozitiv, iar curentul care iese este considerat negativ. Curentul maxim garantat
pentru 0 logic la intrare este I ILMAX=-1.6 mA,pentru IHMAX=+40µA, pentru tensiunea de intrare de
2,4V.

Fig. 2.4 Caracteristica de intrare a porţii TTL standart

7
 Etajul de ieşire este proiectat pentru un fan-out de 10, deci tranzistorul T3 poate absorbi un
curent de 10 ori mai mare decвt IILMAX, adică 16mA, fără a depăşi valoarea de 0,4V pentru
tensiunea de la ieşirea porţii. Similar, tranzistorul T4 poate debita un curent de 10 ori mai mare
decвt IIHMAX , adică A µ 400 , fără ca tensiunea la ieşire să scadă sub 2,4V. Caracteristica din figura
2.5 ne arată că valoarea de 1 logic se deteriorează odată cu creşterea curentului de sarcină, iar în
cazul unui scurtcircuit la ieşire, curentul absorbit din poartă este limitat la circa 32mA, valoare care
nu pune оn pericol integritatea structurii logice.

Fig. 2.5 Caracteristica de ieşire pentru 1 logic

Rezistenţa R4 asigură limitarea curentului de scurtcircuit la ieşire, atunci cвnd ieşirea este оn 1
logic. Dacă ieşirea este оn 0 logic, micşorarea rezistenţei de sarcină оntre ieşire şi tensiunea de
alimentare are ca efect creşterea curentului prin tranzistorul T3, concomitent cu creşterea tensiunii
VOL. Depăşirea valorii de 16 mA pentru curentul de ieşire ar putea duce la depăşirea tensiunii
VOLMAX=0.4V. După cum se observă şi pe caracteristica din figura 2.6, un scurtcircuit, chiar
accidental, de la ieşire la VCC va distruge tranzistorul T3, pentru că de data aceasta nu mai există
nici o rezistenţă care să limiteze curentul prin tranzistor. Puterea medie disipată pe poartă este de
circa 10 mW la frecvenţe joase şi poate fi de 3-4 ori mai mare la frecvenţe de peste 10 MHz, unde
apar şi componente ale puterii disipate determinate de elementele reactive din circuit.

.
Fig. 2.6 Caracteristica de ieşire pentru 0 logic

Deşi lăsarea unei intrări TTL оn aer este interpretată de circuit ca 1 logic, nu se recomandă acest
lucru, deoarece un zgomot extern, cum ar fi cel produs de comutarea altor porţi din circuit, poate
produce o funcţionare defectuoasă. Pentru aplicarea nivelului logic 0 pe o intrare se conectează
aceasta la masă, iar pentru aplicarea nivelului logic 1 se conectează la VCC printr-o rezistenţă
externă de 1…5KΩ. Caracteristicile din figura 2.7 indică compatibilitatea diverselor grupe TTL. Ele

8
pot fi interconectate direct, dacă avem grijă ca frecvenţa cu care comută porţile din circuit să fie
suportată de cele mai lente porţi din structură.

Fig. 2.7 Comparaţie dintre diverse grupe TTL

2.1 Structuri TTL specifice

În unele aplicaţii specifice se utilizează structuri TTL care au intrări sau ieşiri modificate faţă de
structura TTL standard. Vom prezenta aici porţile care au ieşiri cu colectorul оn gol, porţile cu ieşiri
оn trei stări şi porţile cu intrări de tip trigger Schmitt. Poarta ŞI-NU cu două intrări, cu colector оn
gol, este reprezentată оn figura 2.8. Lipsa componentelor R4, T4, şi D1 din structura porţii TTL
standard determină introducerea unei rezistenţe externe RC, care asigură polarizarea tranzistorului
final T3. Valoarea acestei rezistenţe, numită rezistenţă de pull-up (tragere оn sus), este de cel puţin
cвteva sute de ohmi şi reprezintă rezistenţa de ieşire a porţii logice. Оn consecinţă, tranziţiile din 0
оn 1 logic la ieşire vor fi mai lente decвt pentru poarta TTL standard. Capătul rezistenţei RC se
poate conecta la o tensiune mai mare de +5V, tensiune care poate ajunge la unele circuite integrate
la valoarea de +30V. Оn acest fel se poate realiza o deplasare a nivelului logic de 1 la ieşire, sau se
pot comanda diverse sarcini (LED-uri, bobine de releu etc.).
Dacă ieşirile unor porţi cu colector în gol se conectează оmpreună, folosind o singură rezistenţă
de pull-up, atunci se formează conexiunea "ŞI cablat". Este vorba de funcţia binară ŞI, deoarece
ieşirea comună este оn 1 logic dacă ieşirea fiecărei porţi cu colector оn gol este оn 1 logic, iar dacă
cel puţin una din porţi are ieşirea оn 0 logic, atunci ieşirea comună este оn 0 logic. Ieşirile a două
porţi TTL standard nu se pot conecta оmpreună pentru că este posibilă apariţia unui conflict logic
dacă nivelele logice ale celor două ieşiri diferă.
În starea logică 0, in cazul cel mai defavorabil, un singur circuit de comandă este in starea 0,
celelalte fiind in starea 1 logic. Această poartă cu colectorul in gol asigură atit curenţii de intrare ai
celor N porţi comandate, cit şi curentul prin rezistenţa RC . Curentul maxim acceptat de tranzistorul
T 3 de la ieşire este max IOL , pentru a nu se depăşi tensiunea max VOL din nodul analizat.

9
 Fig. 2.8 Structura porţii ŞI-NU cu colector în gol

Fig. 2.9 Calculul rezistenţei Rc

Se adoptă pentru rezistenţa RC o valoare cuprinsă intre cele două limite calculate. Dacă totuşi
numitorul lui R C min este zero, atunci se recomandă alegerea unei rezistenţe de 4 KΩ, care satisface
condiţia de 1 logic şi limitează tensiunea de ieşire in 0 logic la mai puţin de 0,43V ([Morris,1974]).
Inversorul cu trei stări (Three-state) a fost conceput pentru cuplarea mai multor ieşiri de porţi
logice la o singură linie de semnale logice (magistrală). Poarta care furnizează la un moment dat
informaţia pe linie este selectată cu ajutorul unui semnal suplimentar de intrare. Schema
inversorului cu 3 stări este dată in figura 2.10. Dacă intrarea de selecţie E=0, atunci dioda D 2 este
blocată şi structura se comportă ca un inversor, conform ecuaţiei boolene. Dacă intrarea E=1,
atunci dioda D2 este in conducţie şi coboară mult potenţialul bazei lui T4 . Potenţialul bazei lui T1
este şi el scăzut şi in consecinţă tranzistoarele T2 , T3 şi T4 sunt blocate, iar ieşirea este izolată
faţă de V CC şi masă, adică este in starea de inaltă impedanţă (High Z). Semnalul E (Enable) este
activ pe 0 logic (permite accesul datelor prin poartă dacă este in 0 logic; bara amplasată deasupra
literei E sugerează acest fapt). Figura 2.11 ilustrează simbolul grafic pentru o poartă ŞI-NU cu
histerezis, conectată ca inversor, precum şi caracteristica ei de transfer. Se observă că există două
tensiuni prag de intrare diferite la care se produce comutarea tensiunii la ieşire de la un nivel logic
la altul. Pentru o tensiune mică de intrare, tensiunea de ieşire V(out) este la nivel logic 1, o valoare
tipică de circa 3,4V. Dacă tensiunea la intrare creşte, ieşirea va comuta in 0 logic numai la atingerea
pragului V p2 , care are o valoare tipică de circa 1,7V. Revenirea ieşirii in 1 logic nu se va face
decвt dacă tensiunea de intrare scade pină la atingerea pragului Vp1 , care are o valoare tipică de
circa 0,9V. Diferenţa dintre cele două praguri este numită histerezis, iar circuitul care generează
această caracteristică se numeşte trigger Schmitt. Datorită imunităţii sporite la zgomot, aceste
circuite se utilizează pentru transformarea unor semnale cu fronturi lente şi zgomotoase in semnale
numerice.

10
 Exemplul din figura 2.12 arată cum un semnal de intrare analogic este transformat оntr-un
semnal numeric, folosind un inversor cu histerezis. Este evident că variaţia semnalului de intrare
trebuie să depăşească cele două praguri Vp1 şi Vp2.

Fig. 2.10 Structura inversorului TTL cu trei stări

Fig. 2.11 Caracteristica de transfer cu histerezis

Fig. 2.12 Comutarea inversorului cu histerezis

2.2 Alte grupe ale familiei logice TTL

Pornind de la structura porţii standard s-au dezvoltat mai multe grupe ale familiei logice TTL in
scopul accentuării unora dintre performanţele circuitelor standard. Poarta TTL de mică putere (L) a
apărut din necesitatea reducerii consumului de la sursa de alimentare. Este păstrată structura porţii
standard, dar valorile rezistenţelor din circuit sunt mărite de 4 pină la 10 ori (funcţie de producător).
Dezavantajul constă in creşterea timpului mediu de propagare pe poartă de 2-3 ori. Poarta TTL
de mare viteză (H) prezintă unele modificări de structură: inlocuirea ansamblului T4 – D1 cu un
tranzistor compus de tip Darlington, care determină o capacitate de incărcare statică mai mare şi o
rezistenţă de ieşire mai mică, şi inlocuirea rezistenţei R3 cu o sarcină activă cu tranzistor, care
asigură evacuarea rapidă a sarcinii stocate in baza tranzistorului T3. Valorile rezistenţelor din circuit
sunt ceva mai mici decit la structura standard, timpul de propagare fiind de aproape 2 ori mai mic.

11
 Poarta TTL Schottky (S) are structura porţilor de mare viteză, dar se elimină timpii de stocare ai
tranzistoarelor prin utilizarea unor diode cu barieră de suprafaţă cu o cădere de tensiune directă de
circa 0,25V şi fără sarcini de purtători minoritari (diode Schottky). Timpul de propagare este de
circa 2 ori mai mic decвt cel al porţilor de mare viteză. Poarta TTL Schottky de mică putere (LS)
este o structură obţinută prin aplicarea tehnicii de evitare a intrării in saturaţie a tranzistoarelor cu
diode Schottky şi mărirea de circa 5 ori a valorilor rezistenţelor din circuit. Schema electrică a
circuitului este dată in figura 2.13. Tranzistorul T1 a fost inlocuit cu un circuit cu diode care asigură
un timp de comutare mai bun şi o tensiune de străpungere ridicată. Dioda D3 formează o cale de
evacuare a sarcinii din baza lui T4 prin T2, ceea ce contribuie la blocarea mai rapidă a tranzistorului
T4 şi deci la micşorarea lui t pHL . Dioda D 4 introduce un efect asemănător pentru tranzistorul T3
şi contribuie la micşorarea lui t pLH . Timpul de propagare este comparabil cu cel al porţii standard,
dar consumul este de circa 5 ori mai mic. Poarta TTL Schottky de mică putere avansată tehnologic
(ALS) a fost obţinută prin micşorarea dimensiunilor tranzistoarelor, care implică micşorarea
capacităţilor parazite pe intrări. Se observă pe schema circuitului din figura 2.13 că rezistenţele au
valori duble faţă de grupa LS, deci puterile disipate sunt mai mici. Introducerea lui T1 ca repetor pe
emitor determină o creştere a potenţialului bazei lui T1 faţă de potenţialul bazei lui T2. Pentru ca
tensiunile pe intrările A şi B să rămină aceleaşi, potenţialul bazei lui T1 trebuie deplasat in jos.
Această deplasare se face prin conectarea tranzistoarelor de tip p-n-p T7 şi T8 ca repetoare pe
emitor in raport cu cele două intrări A şi B. Diodele D6 şi D7 măresc viteza de blocare a
tranzistorului T2 atunci cind intrările A şi B comută in 0 logic. Poarta ALS este de aproape 3 ori
mai rapidă decit varianta LS, şi consumă de 2 ori mai puţin. Poarta TTL Schottky avansată
tehnologic (AS) este cea mai rapidă structură TTL, avind un timp de propagare ceva mai mare de
1ns. Este o dezvoltare tehnologică a grupei S, folosind intrările modificate ca la grupa LS, prin
оnlocuirea tranzistorului T1 cu diode, avind in plus şi dioda D4 conectată ca in figura 3.15.
Consumul rămine comparabil cu cel de la grupa Schottky, fiind de 20 ori mai mare decit la ALS.
Poarta TTL rapidă (F) are performanţe intermediare intre AS şi ALS, avind un timp de propagare
comparabil cu grupa Schottky, dar un consum de 5 ori mai mic.

Fig. 2.13 Structura porţii TTL Shottky (de putere redusă LS TTL) şi versiunea ei avansată
tehnologic (ALS TTL)

12
 3 MINIMIZAREA FUNCŢIEI

Funcţia pentru proiectarea circuitului este reprezentată mai jos:

f  AB C D  ABC D  A BCD  A B C D  A BCD  ABCD  ABC D  ABCD  A B C D

Minimizarea o efectuăm după tabelul lui Karnaught, din care totodată se poate determina cu
uşurinţă şi tabelul de adevăr al funcţiei date.

Tabelul 3.1 Tabelul Karnaught

00 01 11 10
00 1 1 0 1
01 1 0 1 0
11 0 1 0 1
10 1 0 1 0

Funcţia minimizată este reprezentată mai jos:

f  AB C  AB D  AC D  B C D  ABCD  ABCD  ABC D  ABCD

Aducem la forma logică ŞI-NU/ŞI-NU, folosind legile De Morgan . Funcţia adusa la forma
respectivă este reprezentată mai jos:
f  AB C  AB D  AC D  BCD  ABCD  A B CD
  AB C   AB D   AC D   BCD   ABCD   A B CD   AB

De asemenea putem verifica corectitudinea calculelor cu ajutorul programelor specializate cum ar fi

Wolfram Mathematica. Demonstrarea este aratată în figura x.

13
Comparînd datele cu cele obţinute anterior, am verificat corectitudinea calculelor.

14
 4 PROIECTARE ŞI OPTIMIZAREA SCHEMEI LOGICE

Schema logică a fost elaborată cu ajutorul programului Multisim, şi este prezentată în figura
4.1.

Fig.4.1 Schema logică a circuitului proiectat

15
 5 SCHEMA ELECTRICĂ PRINCIPALĂ A DISPOZITIVULUI PROIECTAT

Proiectarea schemei circuitului s-a realizat în programul Multisim.

Fiindcă programul nu are ca elemente aşa tranzistori multiemitoar, pentru a simula circuitul, am
unit cîţiva tranzistori.

Construirea circuitului porţii ŞI-NU cu 2 intrări:

Mai apoi urmează crearea blocului acestui circuit pentru simplificarea lucrului:

16
Analog s-au creat şi restul porţilor logice cu mai multe intrări..
Circuitul final:

17
Simulînd circuitul pentru toate combinaţiile posibile de semnale de intrare, observăm că diagrama
de timp corespunde celei aşteptate şi că circuitul creat din elemente digitale abstracte are aceeaşi
funcţie ca şi circuitul TTL format.

18
Caracteristica de transfer:

19
 6 CALCULAREA PARAMETRILOR ALE OPERATORILOR LOGICI

Se considera schema portii logice fundamentale TTL cu corectie din fig.6.1. La intrarea portii
exista un transistor multiemitor VTM , care impreuna cu rezistorul R 1 realizeaza functia SI in
conventia logica pozitiva. Circuitul mai include un inversor complex cu tranzistoare VT 1..VT4 , si
rezistoarele R2..R4 si dioda VD. Tranzistorul VT1 cu sarcina distribuita intre emitor si collector
impreuna cu rezistentele R2 si R3 prezinta un etaj fazodivizor, care comuteaza in contratimp
tranzistoarele VT2 si VT3 . Tranzistorul VT4 si rezistorul R5 formeaza o retea de corectie. Dioda VD
are rolul de a produce o denivelare a tensiunii, necesare blocarii tranzistorului VT2 , atunci cind VT3
trece in starea de conductie la saturatie. Rezistorul R4 asigura proiectia tranzistorului VT2 si a diodei
VD , daca are loc scurtcircuitarea la pamint a iesirii portii logice si limiteaza intensitatea curentului
colectorului tranzistorului VT4 , in momentul comutarii circuitului (cind tranzistoarele VT3 si VT4 in
intervale foarte scurte de timp se afla simultan in stare de conductie).
În circuitele rapide TTL la intrarile portii se pune cite o dioda. Rolul diodelor este de a limita
amplitudinea semnalelor negative (perturbatiilor), care de obicei se formeaza in timpul propagarii
semnalelor intre circuitele digitale, cind au loc reflectii la capetele liniilor neacordate.

Fig.6.1 Schema electrica de principiu a circuitului logic TTL cu inversor complex cu trei
intrari

6.1 Calculul parametrilor statici

La calculul parametrilor si a elementelor portii logice fundamentale TTL se presupun

urmatoarele conditii:
UBES=Ud=U*=0.7V

unde: UBES- caderea de tensiune la jonctiunea emitoare in stare de conductie la saturatie ;

Ud- tensiunea directa la dioda in stare de conductie ;
U*- tensiunea de prag, egala cu UBES .

Nivelul de tensiune, care corespunde starii logice “0” la iesire:

20
 U0ies=U0int= UCES=Urez=(0,05….0,45)V (6.1)

unde: UCES- tensiunea collector-emitor a tranzistorului in starea de saturatie

(tensiunea reziduala Urez ) .

Nivelul de tensiune, care corespunde starii logice “1” la iesire:

U1ies=U1int=Ua-2 U* (6.2)

unde: Ua- tensiunea de alimentare.

Tensiunile le vom considera:

UCES=0.2V
UBCM=0.4V
Urezm= UCESM=0.3V
U0ies=0.1V
U1ies=3.6V
UBEM=0.7V

Raporturile cele mai optimale intre rezistoarele portii:

R1 R2 R2
 2...4;  1...2;  10; R2=R5 (6.3)
R2 R3 R4

In cazul de fata vom considera:

R1=3 k ; R2=1 k ; R3=0.5 k ; R4=0.1 k ; R5=1 k ; R0ies=10 

Pentru calculul rezistentei rezistoarelor se va folosi expresia:

U a  3U * U a  U CES1  U * U a  U *  U int
1
5  2,1 5  0.2  0.7 5  0.7  2.4
   
R1 R2 R1
Pm  * U a  3000 1000 3000 * 5  14.25mW
2 2
(6.4)
Curentul de intrare in cazul cind jonctiunile emitoare ale tranzistorului VTM sunt blocate (se
aplica U1int)
 (U  U BCM  U BES1  U BES 3 ) 0.030(5  0.4  0.7  0.7)
1
I int  1 a   0.0315mA (6.5)
R1 3000
unde:  1 - factorul static de transfer invers in current al tranzistorului multiemitor VTM;
UBCM- tensiunea baza-colector a tranzistorului multiemitor VTM(0.4V).

Curentul de intrare in cazul cind una din jonctiunile emitoare ale tranzistorului multiemitor VTM
este in stare de conductie (U0int).
(U a  U BEM  U int
0
) (5  0.7  0.4)
1
I int  * (1   1 ( M  1))  * (1  0.030(2  1))  1.34mA (6.6)
R1 3000
unde: UBEM- tensiunea de prag a tranzistorului multiemitor;
M – coeficientul de asociere.

21
 Tensiunea de prag a comutarii

Upr=2U*- Urezm=1.4-0.3=1.1V (6.7)

unde: Urezm- tensiunea reziduala Urezm= UCESM=(0.25…0.3)V.

Rezerva de zgomot in current continuu in starea “0”

U+i=2U*-Urezm- U0ies=1.4-0.3-0.4=0.7V (6.8)

Rezerva de zgomot in current continuu in starea “1”

U-i= U1ies-2U*-Urezm=Ua-4U*-Urezm=5-2.8-0.3=1.9V (6.9)

Curentul consumat de poarta fundamentala TTL in starea “0” la iesire

U  3U * U a  U CES 1  U BES 3 5  2.1 5  0.2  0.7
0
I cons  a     0.966  4.1  5.066mA (6.10)
R1 R2 3000 1000

Curentul consumat de poarta in starea “1” la iesire

U a  3U BEM  U int
0
5  3  0.7  0.35
I cons 
1
  0.850mA (6.11)
R1 3000
Putera consumata de poarta in starea “0” si respectiv “1”

P0cons=I0cons*Ua=5.066*5=25.33 mW .
P1cons=I1cons*Ua=0.850*5=4.25 (6.12)

Puterea consumata in regim static

( P 0  Pcons1
) 29.58
Pm.s  cons   14.79mW (6.13)
2 2
Coeficientul de sortanta in starea “0” la iesirea portii:
R R
(1  M1 )(U a  3U * )  1 (U a  U * )  2 U *
 R2 R3 13 (1  2 * 0.030)(5  2.1)  3(5  0.7)  1.4
N 0  min *  *  29
S [1  ( M S  1) 1 ](U a  U )
*
1.35 [1  (4  1) * 0.040](5  0.7)
(6.14)

unde:  min  coeficientul minim al transferului de current al tranzistoarelor

VT1..VT4 (  min  10..15 )=14.5
S- factorul de saturatie al tranzistoarelor VT1..VT4 ;
MS- coeficientul de asociere al sarcinii (de obicei se considera egal cu
coeficientul sortanta indicat in datele initiale). MS=7

Coeficientul de sortanta in starea “1” la iesire :

  1 R1 U a  4U *  U I  U rezm 40  1 5  2.8  1.9  0.25
N1  * *  *3*  47.6 (6.15)
1 R2 Ua U *
0.030 5  0.7

In relatia (15) se va considera Urezm=0.25V.

Rezistenta de intrare a portii fundamentale TTL in caz ca se aplica semnalul de nivel inferior
(Uint<Uprag)
R0int=R1=3000 Ohm (6.16)

22
 Rezistenta de intrare a portii logice in caz ca se aplica semnalul de nivel superior (Uint>Uprag)

R1int=RSC=100 k (6.17)

unde RSC- rezistenta de scurgere (RSC>=100 k )

Rezistenta de iesire a portii in starea “1” la iesire, cind tranzistorul VT 2 functioneaza in regim
activ
R2 1000
1
Ries  (1   ) R2    25 (6.18)
1  41
Rezistenta de iesire a portii in starea “1” la iesire, cind tranzistorul VT 2 functioneaza in regim de
saturatie
R2 R4 1000 * 100
. sat    90.9
1
Ries (6.19)
R 2  R4 1100
Rezistenta de iesire a portii in starea “0” la iesire
0
Ries  rC 3  (5...20)  10 (6.20)

unde: rC3-rezistenta regiunii colectoare a tranzistorului VT3.

6.2 Calculul parametrilor dinamici

Timpul intirzierii aclansarii

 1 (2U *  U rezm  U ies

0
) 15(1.4  0.3  0.4) 11.25
t i1.0     2.45ns (6.21)
(U a  U ) *
(5  0.7) 4.3

unde:  1 R1 (C 0  C1 )  3000 * 5 *10 12  15ns constanta de timp

C 0  C1  (5...6) pF -capacitati parazitare, compuse din capacitatea jonctiunii emitoare
blocate a tranzistorului VTM, capacitatea parazitara a conexiunilor
metalice si a izolatiei rezistorului R1 , unite la baza tranzistorului
VTM, capacitatea jonctiunilor emitoare si colectoare ale
tranzistorului VT1, capacitatea parazitara a conexiunilor metalice si
a izolatiei VTM unite la baza tranzistoruluiVT1.

Timpul scaderii semnalului de iesire:

C3 (U a  4U * ) 40 5  2.8
tSC  2 R1R2CC (CC  )[ ] 6 *10  6 *1.5 *1012 ((1.5  ) *10 12 )[ ]  4.2ns
 (U a  3U * ) 41 5  2.1
(6.22)

unde: CC-capacitatea jonctiunii colectoare a tranzistoarelor VT1…VT4 (0.5…2)pF

C3=Cp3+CS; Cp3  (0.5….1)pF – capacitatea conexiunilor metalice , a izolatiei
tranzistorului VT3 si a diodei VD;
CS – capacitatea sarcinii 40 pF.

Timpul de trecere din “starea sus” (“1”) in “starea jos”(“0”)

t1.0  2tSC=2*4.2=8.4ns (6.23)

23
 Timpul de propagare a tranzitiei iesirii din “starea sus” in “starea jos”
0.1
t int
t 1.0
i. p. t 1.0
i t SC   3  4.2  1.5  5.7 ns (6.24)
2

Timpul de resorbitie a purtatorilor de sarcina

t res   res ln 2  15 * 0.693  10.4ns (6.25)

unde:  res =(10…20)ns – constanta de resorbtie.

Timpul cresterii semnalului de iesire

 cr 2U * 5 *1.4
t cr    1.94ns  2ns (6.26)
(U a  2U ) 5  1.4
*

unde:  cr =R2C2 –constanta de crestere

(C  C 3 )
C 2  2C C  C p 2  C  5 pF (6.27)
(   1)

unde: Cp2=(0.5…1)pF – capacitatea parazitara a conexiunilor metalice a tranzistorului VT1 si

rezistorului R2 unite la baza tranzistorului VT2.

Timpul de trecere din starea “0” in “1”

t0.1  2tcr=2*2=4ns (6.28)

Timpul de propagare a tranzitiei iesirii din “starea jos” in “starea sus”

t i0. .p1.  t res  t cr  10,4  2  12,4ns (6.29)

Timpul de intirziere a blocarii
1.0
t int
t i0.1  t res 
 10.4  2.5  12.9 ~ 12ns (6.30)
2
Timpul mediu de propagare a tranzitiei

(t i1..p0.  t i0..p1 )
6.7  12,4
t t . p . m.   9.55 ~ 10ns  (6.31)
2 2
Lucrul de comutare (factorul de calitate a portii)

Acom  Pm.s * t i. p.m  14.79 *10 3 * 9 *10 9  133.11 pJ (6.32)

Puterea medie consumata in regim excitant

Pm.ex  U a f com [(C E1  C E 3  C B 3 )U *  (C 0  C1 )2U *  (C C1  C C 2  C 2 )(C C 3  C p.ies  C S )(U 1  U 0 ) 

2
t res 108.16
 I S .C ]  5 * 5 *10 6 [(2  4  1) * 0.7  (6  6) *1.4  (2  4  4)(4  8  20)(1.1  0.05)  40 * ] *10 12
t sat 2 0.43
 20 *10 6 * 9359.7 *10 12  187194 *10  6  187.2mW
(6.33)
R2 1000
t sat 2  [ T  CC 2 ( R4  rC 2 )]  [9.265 *10 12  4 *10 12 (100  10)] 
unde: R4  rC 2 110
 407.265 *10 12 * 0.99  435 ps  0.43ns
-timpul in care tranzistorul VT2 intra in saturatie ;
24
 1 1 1
T    *106  9.265 ps  9.265 *10 3 ns - timpul
2f T 2 * 3.14 *1600 *10 6
10048
parcurgerii regiunii bazei de catre purtatori.
fT – fregventa limita de amplificare a tranzistorului.
CE1=CC1=2pF; CB3=1pF; CE3=CC3=CC2=C2=4pF; C0+C1=6pF.
Cp.ies=8pF – capacitatea parazitara la iesire;
rC2=10  - rezistenta colectorului tranzistorului VT2;
(U a  U CES 2  U d  U CES 3 ) 5  0.2  0.7  0.2 3.9
I C .S     39mA
R4 100 100
- curentul de scurtcircuitare (curentul maximal consumat de poarta).

Puterea totala
P=Pm.s+Pm.ex=14.79+187.2=202 mW (6.34)

25
 7 TOPOLOGIA OPERATORULUI NAND TTL

Fig. 7.1 Topologia unei scheme de bază TTL

Exemplu de circuit TTL integrat:

CONCLUZIE

26
 Efectuînd această lucrare am acumulat abilitati practice de proiectarea circuitelor integrate din
seria TTL după o funcţie predefinită. La fel si aprofundarea cunostintelor inceea ce priveste
calculul parametrilor operatorilor din componenţa circuitului, avind drept punct de inceput datele
initiale din conditiile lucrarii.

27
 BIBLIOGRAFIE

1. Алексеенко А.Г Шагурин И.Н: Микросхемотехника. М. Радио и связь 1982

2. Соломатин И.М: Логические элементы ЭВМ. М. Высшая школа 1990
3. Конструирование и технология микросхем. Под ред. Коледова Л.А., М. Высшая школа,
1984
4. Donald A. Neamen: Microelectronics - Circuit Analysis and Design. McGraw Hill 2010
5. Thomas L. Floyd : Digital Fundamentals . Prentice Hall 2006

28