Electronica Digitala Laborator

ELECTRONIC DIGITAL
LABORATOR
Laborator
Prezentarea pupitrului pentru realizarea experimentelor NX 4i
1
3
4
5
14
6
7
8
9
13
11
15
12
Fig. 1
Elementele componente ale pupitrului de experimente sunt urmtoarele:

1.
2.
3.
4.
5.
6.
7.
Indicator logic TTL cu trei stri HI, LOW i Pulse;

Afiaj cu leduri pe 16 bii (16 leduri);
Afiaj cu leduri 7 segmente cu 2 cifre, cu conectare n anodi catod comun ;
Comutator de pornire a pupitrului(nu este vizibil in imagine);
Decodor binar hexazecimal cu afiare cu leduri 7 segmente/4 cifre;
Amplificator audio 250 mW cu difuzor;
Convertor semnal digital analog pe 8 bii;
- 98 -
ELECTRONIC DIGITAL
LABORATOR
8. Circuit de control a unui echipament cu consum de curent important (ex. motor pas
cu pas ) ;
9. Sursa de tensiune reglabil de referin 0 5 V;
10. Convertor semnal analog digital;
11. Doua comutatoare(generatoare de semnal dreptunghiular) de semnal logic;
12. 8 comutatoare logice cu indicator ;
13. Generator de semnal n banda 1Hz-100kHz cu selectare a trei forme de und:
sinusoidala, dreptunghiulara si triunghiulara i reglaj al amplitudii i frecvenei.
14. Tensiunide alimentare de +/-12V si +/-5V la 1 A
15. Banc de lucru cu 1600 de puncte de conexiune pentru experimente
Pentru realizarea experimentelor se folosesc i urmtoarele aparate de msur a
parametrilor:
Multimetru digital DVM 300 cu caracteristicile : msoar tensiuni continue pn la
500V, msoar tensiuni alternative pn la 500V,msoar cureni continui pn la

200mA, msoar rezistoare pana la 2M, protecie la suprasarcin cu siguran fuzibil,
testeaz diode, afiaj cu LCD;
Osciloscop HAMEG HM 303 cu caracteristicile:
o Achiziie de semnal pe 2 canale ;

o Domeniul de frecven 2xDC 35MHz ;
o Timp de cretere, supracretere <10ns;
o Coeficient de deviere 12 pai calibrai 5mV/div 20V/div ;
o Precizie +/-3% ;
o Impedana de intrare 1M//20pF ;
o Tensiune de intrare max 400V ;
o Baza de timp in 20 de pai calibrai 0,2s/div 0,1s/div
Imaginea frontal a osciloscopului i semnificaia comutatoarelor mai importante sun
specificate mai jos.
- 99 -
ELECTRONIC DIGITAL
LABORATOR
1. Power Pornete/oprete osciloscopul

2. Intens reglajul strlucirii transei
4. Focus reglajul focalizrii transei
5. Y-POS. I reglajul poziiei verticale pentru canalul I
8. Y-POS. II reglajul poziiei verticale pentru canalul II
11. X-POS. reglaj poziie orizontal trans
13. VOLTS/DIV. Atenuator canalul I. Regleaz sensibilitatea Y n mV/div. n
secvene 1-2-5
16. DUAL Buton neapsat: doar un canal; buton apsat canal I i II n mod alternant
17. ADD Doar ADD apsat adunare algebric, combinat cu INV. scdere
18. VOLTS/DIV. Atenuator canalul II. Regleaz sensibilitatea Y n mV/div. n
secvene 1-2-5
24. TIME/DIV. Selecie frecven baz de timp cu perioada ntre 0.2 s/div. 0.1
s/div.
28. INPUT CH I (conector BNC) Intrare semnal canal I . Impedan de intrare 1M
32. INPUT CH I (conector BNC) Intrare semnal canal I . Impedan de intrare 1M
35. INV. Inverseaz CH II pe ecran. n combinaie cu buton ADD diferen CH I,
CH II
39. 0.2 Vpp (born test) ieire semnal dreptunghiular de calibrare 0.2 Vpp
40. CALIBRATOR 1kHz/1MHz Selecteaz frecvena de calibrare.
- 100 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 1
Prezentarea pupitrului de experimente, utilizarea osciloscopului i a multimetrului
Studenii vor studia pupitrul de experimente NX -4i cu prile lui componente pentru a
efectua experimente ulterioare. Cu ajutorul osciloscopului vor efectua vizualizri i
msurtori a semnalului generat de modulul 13 al pupitrului, pentru diferite valori ale
frecvenei, formei i amplitudini semnalului.
nainte de efectuarea msurtorilor, osciloscopul trebuie calibrat utiliznd ieirea 39 a
osciloscopului de semnal dreptunghiular de calibrare 0.2 Vpp i comutatorul 40 de selectare a
frecvenei.
Cu ajutorul multimetrului digital DVM 300 vor msura valoarea semnalului logic 1-0
generat de modulul de 8 comutatoare logice cu indicator (12) a pupitrului.
Se vor realiza urmtoarele scheme logice:
Fig
1
Fig
2
Pentru realizarea lor se va folosi circuitul HC7400N. Se va studia anexa ndrumarului
de laborator pentru a se identifica caracteristicile tehnice ale circuitului.
Circuitul HC7400N se va dispune pe bancul de lucru al pupitrului, se va alimenta cu
tensiune de + 5V i se va lega la mas, realizndu-se legtura electric ntre pinii circuitului i
sursa de tensiune a pupitrului cu ajutorul conductoarelor. Conectarea intrrilor la circuitele
logice se va realiza la ieirile comutatoarelor logice (12) ale pupitrului. Ieirea circuitului
logic se va conecta la unul din ledurile pupitrului (2).
Dup realizarea schemei, punerea n funciune a pupitrului se va face numai dup
verificarea ei de cadrul didactic. Cu ajutorul comutatoarelor logice de la intrrile circuitului
logic se vor realiza toate combinaiile logice posibile urmrindu-se funcionare lui prin
valoarea semnalului logic de la ieire evideniat cu ajutorul ledului.
n cadrul celei dea doua scheme se va msura cu multimetrul digital i osciloscopul
valoarea semnalului logic VOH i VOL (1 i 0 logic) .
Tot cu osciloscopul se va msura frecvena semnalului aplicat la intrarea circuitelor
logice precum i defazajul care apare ntre semnalul aplicat la intrare i cel de la ieire.
Referatul de laborator trebuie s conin noiunile noi nvate n cadrul acestei
lucrri de laborator i valorile parametrilor msurai cu cele doua aparate de msur,
multimetrul digital i osciloscopul.
- 101 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 2
Determinarea caracteristicilor circuitelor logice bipolare
Aceast lucrare de laborator are ca obiect studiul parametrilor circuitelor TTL
standard i determinarea caracteristicilor porii logice fundamentale. Pentru aceasta se va
folosi pupitrul experimental NX -4i, o surs dubl de alimentare, multimetre digitale i
osciloscop cu 2 canale.
1. Se realizeaz montajul din figura urmtoare. La intrarea porii I-NU cu intrrile
conectate mpreun se aplic o tensiune continu, variabil ntre 0 i 5V, iar valorile msurate
ale tensiunii de ieire se trec ntr-un tabel. Se reprezint punct cu punct caracteristica static
de transfer Vout = f(Vin)

conectate mpreun se aplic un semnal sinusoidal cu amplitudinea de circa 2V i frecvena
de circa 100Hz. Se scoate baza de timp a osciloscopului i pe ecranul tubului catodic apare
caracteristica de transfer. Msurai nivelele logice de ieire i intrare garantate prin standard.
Comentai modificarea caracteristicii cu frecvena semnalului de intrare i explicai ce se
ntmpl dac una din intrrile porii este lsat n aer.
3. Se msoar n cazurile cele mai defavorabile curenii de intrare pentru cele

dou nivele logice, folosind montajele din figurile urmtoare. Testarea n cazul cel mai
defavorabil este realizat pentru toate circuitele, pentru a garanta funcionarea n toate
condiiile posibile. VCC are valoarea maxim admis (+5,25V la seria 74SN) pentru a
maximiza curentul I IL . Cu excepia intrrii supuse testrii, celelalte intrri nefolosite sunt
conectate la 1 logic pentru a maximiza orice contribuie a acestor intrri asupra curentului de
- 102 -
ELECTRONIC DIGITAL
LABORATOR
intrare I IL . Acest 1 logic este de 4,5V, valoare n general superioar lui VOH . Valorile obinute
trebuie s fie n concordan cu datele de catalog:
I IL I ILMAX = 1.6mA
I IH I IHMAX = 40 A
4. Folosind montajul din figura urmtoare se traseaz caracteristicile de ieire ale

porii TTL.
Laboratorul nr. 3
Determinarea caracteristicilor circuitelor logice MOS
5. Se msoar timpii de propagare prin poart cu ajutorul montajului din figura
urmtoare. Generatorul furnizeaz la intrare impulsuri TTL cu frecvena de circa 1MHz.
Circuitul de ieire (CL 15 pF ) simuleaz ncrcarea porii cu o sarcin echivalent cu 10
intrri TTL standard. Se msoar timpii de propagare i pentru CL 220 pF i se compar
rezultatele. Dac performanele osciloscopului nu sunt satisfctoare pentru efectuarea
msurtorii, se poate ncerca nserierea mai multor pori identice i medierea rezultatelor
astfel obinute.
Referatul de laborator trebuie sa conin toate datele (parametrii) msurai,

graficele aferente i observaiile studenilor privind problemele studiate.
- 103 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 3
Determinarea caracteristicilor circuitelor logice MOS
Aceast lucrare de laborator are ca obiect studiul parametrilor circuitelor CMOS i
determinarea caracteristicilor porii logice fundamentale. Pentru aceasta se va folosi pupitrul
experimental NX -4i, o surs dubl de alimentare, multimetre digitale i osciloscop cu 2
canale.
conectate mpreun se aplic o tensiune continu, variabil ntre 0 i 5V, iar valorile msurate
ale tensiunii de ieire se trec ntr-un tabel. Se reprezint punct cu punct caracteristica static
de transfer Vout = f(Vin). Se repet msurtorile pentru V CC 10 i pentru V CC 15 , iar cele
trei caracteristici se reprezint pe acelai grafic. Se msoar nivelele logice i se compar cu
valorile garantate prin standard.

conectate mpreun se aplic un semnal sinusoidal cu amplitudinea de circa 2V i frecvena
de circa 100Hz. Se scoate baza de timp a osciloscopului i pe ecranul tubului catodic apare
caracteristica de transfer. Msurai nivelele logice de ieire i intrare garantate prin standard.
Comentai modificarea caracteristicii cu modificarea tensiunii de alimentare i stabilii
tensiunea minim de alimentare. Scurtcircuitai pe rnd ieirea porii la mas i apoi la Vi
observai ce se ntmpl.
3. Comportamentul circuitelor CMOS la ieire rezult din studiul caracteristicilor Iout

= f(Vout). Aceste caracteristici de ieire sunt caracteristici de dren pentru tranzistoare MOS
cu canal de tip p, respectiv de tip n, i determin curentul debitat la ieire cnd aceasta este n
1 logic, respectiv curentul absorbit de ieire cnd aceasta este n 0 logic. Montajele pentru
- 104 -
ELECTRONIC DIGITAL
LABORATOR
trasarea punct cu punct a caracteristicilor de ieire sunt date n figura urmtoare:
4. Se msoar timpii de propagare prin poart cu ajutorul montajului din figura

urmtoare. Generatorul furnizeaz la intrare impulsuri de amplitudine 5V cu frecvena de
circa 1MHz. Pe un osciloscop cu 2 canale se vizualizeaz att semnalul de intrare ct i
semnalul de la ieirea porii logice. Prin suprapunerea celor dou semnale se msoar cei doi
timpi de propagare t PHL i t PLH . Se verific egalitatea aproximativ a celor doi timpi de
propagare. Studiai variaia timpilor de propagare cu modificarea tensiunii de alimentare i cu
modificarea sarcinii de la ieirea porii (prin adugarea unor noi intrri CMOS).
5. Se realizeaz montajul din figura urmtoare. Se vizualizeaz formele de und la

ieirea porii CMOS (tensiunea de ieire) i pe rezistena nseriat n circuitul de alimentare
(curentul consumat de circuitul integrat). Intrrile celorlalte pori logice din circuitul integrat
se conecteaz la nivele logice stabile, 0 sau 1. Astfel consumul de curent al circuitului integrat
este dat n exclusivitate de poarta care comut. Comentai imaginea de pe ecranul tubului
catodic. Ce se ntmpl dac se mrete tensiunea de alimentare?
Referatul de laborator trebuie sa conin toate datele (parametrii) msurai,

graficele aferente i observaiile studenilor privind problemele studiate.
- 105 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 4
Studierea circuitului poart
n cadrul acestei lucrri de laborator se va studia funcionarea circuitului poart
prezentat n cadrul orelor de curs . Cu ajutorul pupitrului de experimente NX 4i i utiliznd
circuite integrate care ncorporeaz pori logice AND i NAND de exemplu SN74HC08 sau
SN74HC00 se vor realiza schemele circuitelor. Se va studia anexa ndrumarului de laborator
pentru a se identifica caracteristicile tehnice ale circuitelor folosite.
Pentru circuitul de tip poart se vor folosi dou scheme prezentate mai jos:
Dup realizarea circuitelor i verificarea lor se va porni pupitrul de experimente

urmrind funcionarea.
La intrarea C de comand a circuitului se va aplica semnal logic de la unul din
comutatoarelor logice ale pupitrului cu ajutorul cruia se va alterna semnalul 1 i 0 logic.
La intrarea S se va aplica un semnalul dreptunghiular preluat de la generatorul pupitrului 13,
cu parametrii stabilii prin comutatoarele de reglaj a modulului generator.
Semnalul aplicat se va vizualiza cu ajutorul osciloscopului conectat la ieirea Y a
circuitului.
Se va studia funcionare circuitului poart, modificndu-se semnalul logic de comand
aplicat i urmrind semnalul de la ieirea circuitului cu ajutorul osciloscopului.
Referatul de laborator trebuie s conin scheme utilizate la realizarea
circuitelor precum i explicaiile referitoare la funcionarea circuitului poart.
- 106 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 5
Studierea circuitului de selecie
n cadrul acestei lucrri de laborator se va studia funcionarea circuitului de selecie
prezentat n cadrul orelor de curs . Cu ajutorul pupitrului de experimente NX 4i i utiliznd
circuite integrate care ncorporeaz pori logice AND i NOT de exemplu SN74HC08,
SN74HC20, SN74HC04 se vor realiza schemele circuitelor. Se va studia anexa ndrumarului
de laborator pentru a se identifica caracteristicile tehnice ale circuitelor folosite.
Circuitul de selecie ce va fi studiat n cadrul acestui laborator va fi cel ce va selecta
valoarea 89(10) (1011001(2)) din cele 128 valori posibile ce pot fi aplicate la intrare. Funcia
logic a circuitului va fi:
Y = X 6 X 5 X 4 X 3 X 2 X1 X 0
Schema circuitului este urmtoarea:
La intrrile X0 X6 se vor aplica semnale logice preluate de la comutatoarele

pupitrului. In funcie de valorile logice aplicate la intrrile circuitului de selecie se va
vizualiza ieirea cu ajutorul unui led.
Se va observa c numai pentru o anumit combinaie logic a semnalelor aplicate la
intrare ieirea circuitului va fi n 1 logic.
n continuare studenii trebuie s realizeze schema circuitului de selecie pentru
valoarea 55(10) .
Referatul de laborator trebuie s conin schema utilizat la realizarea
circuitului precum i explicaiile referitoare la funcionarea lui precum i schema
circuitului de selecie propus.
- 107 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 6
Studierea funcionrii circuitului de decodificare
n cadrul acestei lucrri de laborator se va realiza i se va studia funcionarea
circuitului decodificator 1 din 4 prezentat n cadrul orelor de curs. Cu ajutorul pupitrului de
experimente NX 4i i utiliznd circuitele integrate care ncorporeaz pori logice AND cu 2
intrri i NOT de ex: SN74HC08 i SN74HC04 se va realiza schema circuitului prezentat
mai jos. Se va studia anexa ndrumarului de laborator pentru a se identifica caracteristicile
tehnice ale circuitelor folosite.
Dup realizarea circuitului i verificarea lui se va pune n funciune pupitrul de

experimente.
Se vor aplica semnale logice la cele dou intrri utiliznd comutatoarele 12 ale
pupitrului, urmrindu-se valoarea semnalului logic de la cele 4 ieiri cu ajutorul ledurilor
conectate.
Aplicndu-se toate cele 4 combinaii posibile de semnale logice la cele dou intrri se
va ntocmi tabela de adevr a circuitului decodificator.
Referatul de laborator trebuie s conin schema circuitului, tabela de adevr i
observaiile lor privind funcionarea lui.
- 108 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 7
Utilizarea programului Digital Works n studiul circuitelor digitale.
Programul Digital Works este un program gratuit, foarte uor de folosit n studiul i
simularea funcionrii circuitelor digitale studiate n cadrul orelor de curs. Interfaa
programului este prezentat mai jos:
Bar standard de butoane
Bar de rulare a aplicaiei
Bar de circuite
Spaiu de execuie
a circuitului
Realizarea unei scheme utiliznd acest soft este foarte simpl. Se d click cu mousul
pe simbolul circuitului logic necesar si apoi se d din nou click pe spaiul de lucru unde dorim
s plasm circuitul. Circuitul respectiv poate fi ters, dac dorim prin selectarea lui cu un
click de mouse i apoi apsarea tastei del. De asemenea el poate fi mutat pe spaiul de lucru i
rotit cu ajutorul mousului.
Dup plasarea componentelor se realizeaz conexiunea prin trasarea firelor de
legtur. Acest lucru se efectueaz cu ajutorul creionului din bara de butoane. La
apropierea de un punct de legtur valid softul afieaz un stegule wire anunnd
posibilitatea de a da click cu butonul stng al mousului pentru a ncepe desenarea firului.
Terminarea conexiunii se realizeaz, fr a se ine apsat butonul mousului, prin efectuarea
unui nou click atunci cnd apare steguleul respectiv la apropierea de punctul de conexiune
dorit.
Dup terminarea de desenat a schemei se simuleaz funcionarea circuitului electronic
digital cu ajutorul butoanelor din bara de rulare. Cu ajutorul butonului 1 se pot comanda
generatoarele de semnal logic.
Pentru a experimenta utilizarea acestui soft studenii trebuie s realizeze i s
simuleze schemele circuitelor logice de la laboratorul 1.
- 109 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 8
Simularea funcionrii circuitelor poart i de selecie
cu ajutorul programului Digital Works
n cadrul acestui laborator se va studia funcionarea circuitelor poart i de selecie
prezentate n cadrul orelor de curs i studiate n cadrul unui laborator precedent.
Cu ajutorul programului Digital Works se va desena schema fiecrui circuit n parte i
se va simula funcionarea lui urmnd s se ntocmeasc tabela de adevr a circuitelor.
Pentru circuitul de tip poart se vor folosi dou scheme prezentate mai jos:
La intrarea C de comand a circuitului se va aplica un semnal logic de la un comutator logic

cu ajutorul cruia se va alterna semnalul 1 i 0 logic. La intrarea S se va aplica un
semnalul dreptunghiular cu ajutorul unui generator de ceas, frecvena putndu-se modifica
din meniul programului.
Se va desena schema i se va drumul la simulare urmrindu-se funcionarea
circuitului. De asemenea n fereastra Logic History a programului se vor observa i formele
de und ale semnalului de ceas aplicat la intrare precum i semnalului de la ieire.
Pentru circuitul de selecie a valorii 55(10) se va folosi schema urmtoare:

circuitului.
Referatul de laborator trebuie s conin schemele circuitelor i observaiile lor
privind funcionarea lor.
- 110 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 9
Simularea funcionrii circuitelor multiplexor i demultiplexor
n cadrul acestui laborator se va studia funcionarea circuitelor multiplexor i
demultiplexor prezentate n cadrul orelor de curs.
Cu ajutorul programului Digital Works se va desena schema fiecrui circuit n parte i
se va simula funcionarea lui urmnd s se ntocmeasc tabela de adevr a circuitelor.
1. Circuitul Multiplexor 22 : 1
La intrrile X0 X3 se vor aplica generatoare de semnal de anumite frecvene. Prin

aplicarea oricror combinaii posibile de semnale logice la intrrile de adres A0 i A1 , se va
urmri care dintre cele patru semnale de la intrarea circuitului multiplexor va ajunge la ieire.
2. Circuitul Demultiplexor 1 : 22
La intrarea X0 se va aplica un generator de semnal . Prin aplicarea oricror combinaii

posibile de semnale logice la intrrile de adres A0 i A1 , se va urmri la care dintre cele
patru ieiri ale circuitului demultiplexor Y0 Y3 va ajunge semnalul de la intrare X0.
Referatul de laborator trebuie s conin schemele, tabelele de adevr i
observaiile studenilor privind funcionarea fiecrui circuit n parte.
- 111 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 10
Studiul funcionrii circuitului multiplexor
circuitului multiplexor studiat n cadrul laboratorului precedent. n
prima
parte
a
laboratorului studenii se va realiza schema circuitului multiplexor simulat la ora de laborator
precedent.
La intrrile circuitului multiplexor se va plica pe rnd un semnalul

dreptunghiular preluat de la generatorul pupitrului 13, cu parametrii stabilii prin
comutatoarele de reglaj a modulului generator.
La intrrile de adres ale circuitului se vor aplica semnale logice de comutatoarele
logice ale pupitrului. Pentru vizualizarea semnalului de la ieire se va folosi att un LED al
pupitrului (2) ct i un osciloscop cu ajutorul cruia se vor msura parametrii semnalului.
n continuare se va folosi circuitul integrat SN74HC153 care are n componen dou
circuite multiplexoare fiecare cu 4 intrri. Pentru aceasta se va studia foaia de catalog a
circuitului, din anexa ndrumarului de laborator, pentru identificarea pinilor circuitului
multiplexor.
Se va realiza noul circuit i se vor aplica la intrri aceleai semnale ca i la circuitul
precedent studiat.
Cu ajutorul osciloscopului se va vizualiza semnalul aplicat pe rnd la cele patru intrri
ct i la ieirea circuitului multiplexor.
Referatul de laborator trebuie s conin schemele i observaiile studenilor
privind funcionarea fiecrui circuit n parte.
- 112 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 11
Studiul circuitelor basculante bistabile
n cadrul acestei lucrri de laborator se vor studia funcionarea circuitelor basculante
bistabile de tip JK, D, T, pentru fiecare circuit n parte se vor ntocmi tabele de adevr . Cu
ajutorul pupitrului de experimente NX 4i i utiliznd circuite integrate care ncorporeaz
bistabile de tip JK, de exemplu CD74HC73 sau SN74LS73 se vor realiza schemele
circuitelor. Se va studia anexa ndrumarului de laborator pentru a se identifica caracteristicile
Circuitul basculant bistabil sincron JK:
La intrrile J i K se vor aplica semnale logice de la comutatoarele logice ale

pupitrului iar pentru vizualizarea semnalului la ieire se va folosi un LED al pupitrului (2).
La intrarea de sincronizare se va aplica un semnal dreptunghiular preluat de la generatorul
pupitrului de frecven mai mic, pentru a se urmri mai uor funcionarea. Prima dat se va
identifica modul de sincronizare al circuitului JK, pe frontul cresctor sau descresctor al
semnalului se ceas. n urma aplicrii semnalelor logice la intrare se va ntocmi tabela de
adevr.
Prin aplicarea unor semnale logice pe intrrile asincrone CLEAR (C) i PRESET (P)
ale circuitului se vor urmri efectele, dndu-se explicaii privind rolul lor.
Aceleai operaii se vor efectua i pentru studiul circuitelor basculante bistabile de tip
D i T. Se vor folosi aceleai circuite integrate, utiliznd schemele urmtoare:
Circuit basculant bistabil sincron de tip D

Referatul de laborator trebuie s conin schemele, tabelele de adevr i observaiile
studenilor privind funcionarea fiecrui circuit n parte.
Circuit basculant bistabil sincron de tip T
- 113 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 12
Studiul circuitelor logice secveniale de tip numrtor
Cu ajutorul softului Digital Works se va simula i studia funcionarea circuitelor
secveniale de tip numrtor sincron sau asincron care genereaz la ieire o secven de
numere binare.
Pentru studierea funcionrii unui numrtor asincron de trei bii se va folosi schema
urmtoare:

circuitului. De asemenea n fereastra Logic History a programului se vor observa i formele
de und ale semnalului de ceas aplicat la intrarea de sincronizare a circuitului basculant
bistabil precum i semnalelor de la cele trei ieiri ale circuitului A0 A2. Urmrindu-se
funcionarea se va observa c numerele binare generate sunt n sens cresctor de la 0 la 7.
Se va explica cine impune acest lucru i cum va arta schema unui circuit numrtor
asincron care genereaz numere binare n sens descresctor, de la 7 la 0 pe un ciclu de
funcionare.
n continuare pentru studiul funcionrii unui numrtor sincron de trei bii se va
folosi schema urmtoare:
Ca i la schema precedent se va urmrii funcionarea circuitului prin fereastra Logic

History. Se va explica funcionarea numrtorului i ca tem se propune elaborarea circuitului
numrtor sincron de 4 bii.
Referatul de laborator trebuie s conin schemele, observaiile studenilor
privind funcionarea fiecrui circuit n parte precum i temele propuse la fiecare circuit
n parte.
- 114 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 13
Realizarea unui numrtor programabil
n cadrul acestui laborator se va realiza i studia funcionarea unui circuit logic
secvenial de tip numrtor asincron, pe trei bii, programabil. Programarea numrtorului,
implic posibilitatea ca numrtorul s nceap s numere de la o valoare 0<n<7 aleas i
impus numrtorului prin pinii de comand PRESET ai circuitului basculant bistabil de tip
JK.
Schema circuitului numrtor programabil este prezentat n figura de mai jos:
Circuitul are la baz schema unui numrtor asincron studiat la un laborator

precedent, n plus exist circuitul de selecie pentru cifra 0 realizat dintr-o poart logic AND
cu trei intrri i trei pori inversoare, care valideaz posibilitatea aplicrii numrului
programabil la intrrile D0 D2 la intrrile de PRESET ale circuitelor basculante bistabile.
Cu ajutorul pupitrului de experimente NX 4i i utiliznd circuite integrate care
ncorporeaz bistabile de tip JK, de exemplu CD74HC73 sau SN74LS73 se va realiza
circuitul numrtor. n plus se vor utiliza circuite integrate care ncorporeaz pori logice
AND cu 2 intrri, trei intrri i pori logice inversoare (ex: SN74HC08, SN74HC04). Se va
studia anexa ndrumarului de laborator pentru a se identifica caracteristicile tehnice ale
circuitelor folosite.
Dup realizarea circuitului i verificarea lui se va porni pupitrul de experimente
urmrind funcionarea lui. Valoare logic dorit s fie programat, va fi impus cu ajutorul
comutatoarelor logice ale pupitrului la intrrile D0 D2.
Referatul de laborator trebuie s conin schema circuitului i observaiile
studenilor privind funcionarea lui.
- 115 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 14
Studiul registrului de deplasare
n cadrul acestui laborator se va realiza i studia funcionarea unui circuit logic
secvenial de tip registru serial de patru bii cu deplasare la dreapta cu cele dou moduri de
funcionare, ncrcare paralel a datelor n registru i deplasarea lor la dreapta. Acest circuit
logic secvenial fiind studiat la orele de curs.
Pentru realizarea lui se va folosi schema prezentat n figura urmtoare:
Cu ajutorul pupitrului de experimente NX 4i i utiliznd circuite integrate care

ncorporeaz bistabile de tip D, de exemplu SN74LS174 sau SN74LS175 se va realiza
circuitul registru. n plus se vor utiliza circuite integrate care ncorporeaz pori logice AND
cu 2 intrri, pori logice inversoare i pori logice OR cu 2 intrri (ex: SN74HC08,
SN74HC04, SN74HC32). Se va studia anexa ndrumarului de laborator pentru a se identifica
caracteristicile tehnice ale circuitelor folosite.
La intrarea serial a circuitului registru se va aplica un semnal logic de la unul din
comutatoarele pupitrului sau un semnal dreptunghiular preluat de la blocul generator. Intrarea
de comand permite ca prin aplicarea unui semnal logic 1 s se efectueze deplasarea la
dreapta a informaiei iar la aplicarea unui semnal logic 0 s se poat ncrca paralel registru
cu semnale logice aplicate la intrrile A, B, C i D. QA, QB, QC i QD sunt ieirile paralele
care pot fi vizualizate cu ajutorul unor leduri conectate, iar QD este de asemenea ieirea
serial a circuitului registru.
Dup realizarea schemei i verificarea ei se va porni pupitrul de experimente,
verificndu-se funcionarea circuitului registru n ambele moduri de funcionare, n ncrcare
serial a datelor i deplasarea lor la dreapta precum i posibilitatea ncrcrii a datelor paralel
prin intrrile A D.
Referatul de laborator trebuie s conin schema circuitului i observaiile
studenilor privind funcionarea lui.
- 116 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 15
Tabelul de adevr ale circuitelor logice bipolare
AND, NAND, OR, NOR, XOR, XNOR
n cadrul acestei lucrri de laborator se vor realiza circuitele cu ajutorul crora se vor
studia tabelele de adevr ale circuitelor logice AND, NAND, OR, NOR, XOR, XNOR.
Pentru realizare lor se vor utiliza circuitele integrate 74HC08, 74HC00, 74HC32, 74HC02,
74HC04 i 74HC86.
Se va studia anexa ndrumarului de laborator pentru a se identifica caracteristicile
Pentru realizarea montajelor se vor folosi urmtoarele scheme:
a) circuitul AND, NAND
b) circuitul OR, NOR
c) circuitul XOR, XNOR
Pentru realizarea fiecrui circuit n parte se va folosi pupitrul de experimente NX -4i,

circuitele integrate digitale aferente i firele necesare pentru realizarea legturilor.
Referatul de laborator trebuie s conin tabelele de adevr aferente fiecrui
circuit.
- 117 -
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 16
Simularea funcionrii circuitelor celul sumator 1 bit
n cadrul acestui laborator se va studia funcionarea circuitului celul sumator ce
efectueaz operaia de adunare dintre doi operanzi pe 1 bit, prezentat n cadrul orelor de curs.
Cu ajutorul programului Digital Works se va desena schema circuit i se va simula
funcionarea lui urmnd s se ntocmeasc tabela de adevr.
Celula sumator pe un bit efectueaz operaia de adunare ntre doi operanzi pe un bit
(A0 + B0) acceptnd i posibilitatea apariiei unui transport de la un calcul precedent (T0).
Rezultatul adunrii va fi afiat la ieirile C0 i T1(C1). Schema circuitului este prezentat mai
jos. Se vor aplica semnale logice la cele trei intrri urmrindu-se corectitudinea operaiei de
adunare prin valorile obinute la ieire.
Utilitatea acestei scheme este dat de posibilitatea efecturii operaiei de adunare ntre
doi operanzi exprimai pe un numr oarecare de bii utiliznd un numr de celule egal cu
numrul de bii al operanzilor, conectate ntre ele prin ieirea T1 a primei celule i intrarea T0
a celulei urmtoare.
C0
T0
C1
T0
T1
B0
A0
T1
B1
- 118 -
A1
ELECTRONIC DIGITAL
LABORATOR
Laboratorul nr. 17
Studiul funcionrii circuitului demultiplexor
circuitului demultiplexor studiat n cadrul laboratorului precedent. n
prima
parte
a
laboratorului studenii se va realiza schema circuitului demultiplexor simulat la o or de
laborator precedent. Cu ajutorul pupitrului de experimente NX 4i i utiliznd circuitele
integrate care ncorporeaz pori logice AND, NOT i OR de ex: SN74HC08, SN74HC20,
SN74HC32 i SN74HC04 se va realiza schema circuitului. Se va studia anexa ndrumarului
de laborator pentru a se identifica caracteristicile tehnice ale circuitelor folosite.
Schema circuitului multiplexor este urmtoarea:
La intrarea circuitului demultiplexor se va un semnalul dreptunghiular preluat de la

generatorul pupitrului 13, cu parametrii stabilii prin comutatoarele de reglaj a modulului
generator.
La intrrile de adres ale circuitului se vor aplica semnale logice de comutatoarele
logice ale pupitrului. Pentru vizualizarea semnalului la cele patru ieiri se vor folosi cte un
LED al pupitrului (2) ct i un osciloscop, cu ajutorul cruia se vor msura parametrii
semnalului aplica la intrare.
n continuare se va folosi circuitul integrat SN74HC139 care are n componen dou
circuite demultiplexoare fiecare cu 4 ieiri. Pentru aceasta se va studia foaia de catalog a
circuitului, din anexa ndrumarului de laborator, pentru identificarea pinilor circuitului
multiplexor.
Se va realiza noul circuit i se vor aplica la intrare acelai semnal ca i la circuitul
precedent studiat.
Cu ajutorul osciloscopului se va vizualiza semnalul aplicat pe rnd la cele patru intrri
ct i la ieirea circuitului multiplexor.
Referatul de laborator trebuie s conin schemele i observaiile studenilor
privind funcionarea fiecrui circuit n parte.
- 119 -
ELECTRONIC DIGITAL
LABORATOR
ntrebri propuse studenilor n cadrul orelor de laborator

ntrebrile sunt mprite pe seturi corespunztoare grupurilor de studeni de lucru n
cadrul orelor de laborator.
Setul 1
1. Amplitudinea vrf la vrf a unui semnal sinusoidal, msurat cu osciloscopul indica
5V. Poziia comutatorului de amplitudine indica 2V/div. Cte diviziuni are
amplitudinea semnalului?
2. Ieirea unei pori TTL logice indic sortana 10. Care e curentul maxim furnizat de
poart?
3. Cte pori MOS se pot conecta la ieirea unei pori TTL cu sortan 3?
4. Desenai un circuit de selecie pentru numrul 240z realizat cu pori I cu 4 intrri i
inversoare.
5. Scriei ecuaiile demultiplexorului cu 4 ieiri.
6. Care este condiia ca ansamblul multiplexor-demultiplexor sa poat fi folosit la
transmisia la distan a semnalelor.
Setul 2
1. Amplitudinea unui semnal sinusoidal, msurat cu osciloscopul indica 2 diviziuni.
Poziia comutatorului de amplitudine indica 2V/div. Care este amplitudinea vrf la
vrf a semnalului?
2. Cum se poate conecta o poart TTL la ieirea unei pori MOS?
3. Cte pori TTL cu sortan de intrare 3 se pot conecta la ieirea unei pori TTL cu
sortan 10?
4. Desenai un circuit de selecie pentru numrul 67z realizat cu pori I-NU cu 4 intrri
i inversoare.
5. Scriei ecuaiile demultiplexorului cu 2 ieiri.
6. La o conexiune multiplexor-demultiplexor cum se realizeaz transmiterea informaiei:
serial sau paralel? Explicai..
Setul 3
1. Perioada msurat pe ecranul unui osciloscop indic 2,5 diviziuni. Ce frecven are
semnalul dac poziia comutatorului bazei de timp este pe 2s/div?
2. Cum poate fi conectat ieirea unei pori MOS alimentat la o tensiune VDD=10V la o
intrare TTL?
3. Cum este definit sortana n cazul circuitelor logice MOS?
4. Desenai un circuit de selecie pentru numrul 165z realizat cu pori I-NU cu 3 intrri
i inversoare.
5. Care este frecvena minim a semnalului de comand a unui demultiplexor cruia i se
aplic la intrare un semnal multiplexat cu frecvena maxim de 1kHz?
- 120 -
ELECTRONIC DIGITAL
LABORATOR
6. Care sunt principalele aplicaii ale ansamblului multiplexor-demultiplexor?

Setul 4
1. Cte diviziuni va avea pe ecranul osciloscopului un semnal de 1kHz, dac poziia
comutatorului bazei de timp se afl pe poziia 0,5 ms/div?
2. Desenai schema de comand a unei pori MOS alimentat la o tensiune VDD=10V cu
ajutorul unei pori TTL cu colectorul in gol (open collector).
3. Dac la ieirea unei pori logice cu sortan 10 se conecteaz 5 intrri cu sortan 3, ce
se va ntmpla cu nivelele logice ale ieirii?
4. Desenai un circuit de selecie pentru numrul 204z realizat cu pori I-NU cu 4
intrri.
5. Dac frecvena semnalului de comand a unui demultiplexor este de 1kHz, care este
frecvena maxim a semnalului multiplexat care se poate aplica la intrarea acestuia?
6. Pentru un ansamblu multiplexor-demultiplexor cu 3 intrri de comand, care este
numrul maxim de semnale distincte ce pot fi trimise la distan?
ntrebri suplimentare:
- Care este sortana de ieire a unui circuit logic cu colectorul n gol
(oppen collector)?
- Dac se d frecvena de comand fc a unui ansamblu multiplexordemultiplexor cu 3 intrri de comand. Care este durata de
transmitere a unui semnal cu 8 bii prezentat la intrarea
multiplexorului?
- 121 -
SN5408, SN54LS08, SN54S08

SN7408, SN74LS08, SN74S08
QUADRUPLE 2-INPUT POSITIVE-AND GATES
ANEXA 1
SDLS033 DECEMBER 1983 REVISED MARCH 1988
Copyright 1988, Texas Instruments Incorporated
PRODUCTION DATA information is current as of publication date.

Products conform to specifications per the terms of Texas Instruments
standard warranty. Production processing does not necessarily include
testing of all parameters.
POST OFFICE BOX 655303
DALLAS, TEXAS 75265
ANEXA 2
SN5442A, SN54LS42, SN7442A, SN74LS42

4-LINE BCD TO 10-LINE DECIMAL DECODERS
SDLS109 MARCH 1974 REVISED MARCH 1988

DALLAS, TEXAS 75265
SN5442A, SN54LS42, SN7442A, SN74LS42

4-LINE BCD TO 10-LINE DECIMAL DECODERS
DALLAS, TEXAS 75265
ANEXA 3
SN5446A, 47A, 48, SN54LS47, LS48, LS49

SN7446A, 47A, 48, SN74LS47, LS48, LS49
BCD-TO-SEVEN-SEGMENT DECODERS/DRIVERS

DALLAS, TEXAS 75265
SN5446A, 47A, 48, SN54LS47, LS48, LS49

SN7446A, 47A, 48, SN74LS47, LS48, LS49
DALLAS, TEXAS 75265
SN5446A, 47A, 48, SN54LS47, LS48, LS49

SN7446A, 47A, 48, SN74LS47, LS48, LS49
DALLAS, TEXAS 75265
SN5446A, 47A, 48, SN54LS47, LS48, LS49

SN7446A, 47A, 48, SN74LS47, LS48, LS49
DALLAS, TEXAS 75265
SN5446A, 47A, 48, SN54LS47, LS48, LS49

SN7446A, 47A, 48, SN74LS47, LS48, LS49
DALLAS, TEXAS 75265
SN5446A, 47A, 48, SN54LS47, LS48, LS49

SN7446A, 47A, 48, SN74LS47, LS48, LS49
DALLAS, TEXAS 75265
ANEXA 4
MC54/74F151
8-INPUT MULTIPLEXER
The MC54/74F151 is a high-speed 8-input digital multiplexer. It provides in
one package, the ability to select one line of data from up to eight sources. The
F151 can be used as a universal function generator to generate any logic
function of four variables. Both asserted and negated outputs are provided.
The F151 is a logic implementation of a single pole, 8-position switch with
the switch position controlled by the state of three Select inputs, S0, S1, S2.
The Enable input (E) is active LOW. The logic function provided at the output
is:
8-INPUT
MULTIPLEXER
FAST SHOTTKY TTL
Z = E (I0 S0 S1 S2 + I1 S0 S1 S2 +
I2 S0 S1 S2 + I3 S0 S1 S2 +
I4 S0 S1 S2 + I5 S0 S1 S2 +
I6 S0 S1 S2 + I7 S0 S1 S2)
J SUFFIX
CERAMIC
CASE 620-09
CONNECTION DIAGRAM DIP (TOP VIEW)

VCC
I4
I5
I6
I7
S0
S1
16
15
14
13
12
11
10
16
S2
9
N SUFFIX
PLASTIC
CASE 648-08
16
1
I3
I2
I1
I0
GND
LOGIC DIAGRAM
I0
I1
I2
I3
D SUFFIX
SOIC
CASE 751B-03
16
I4
I5
I6
I7
S2
S1
ORDERING INFORMATION
MC54FXXXJ
MC74FXXXN
MC74FXXXD
S0
E
Ceramic
Plastic
SOIC
LOGIC SYMBOL
Z Z
12
13
14
15
1
2
3
4
7
FUNCTION TABLE
Inputs
E
H
L
L
L
L
L
L
L
L
S2
X
L
L
L
L
H
H
H
H
Outputs
S1
X
L
L
H
H
L
L
H
H
S0
X
L
H
L
H
L
H
L
H
Z
H
I0
I1
I2
I3
I4
I5
I6
I7
Z
L
I0
I1
I2
I3
I4
I5
I6
I7
I7
I6
I5
Z
I4
I3
I2
I1
Z
I0
ES S S
0 1 2
11 10 9
VCC = PIN 16
GND = PIN 8
H = HIGH Voltage Level; L = LOW Voltage Level; X = Dont Care
FAST AND LS TTL DATA

4-62
May 1989
DM54LS154 DM74LS154 4-Line to 16-Line

Decoders Demultiplexers
General Description
Features
Each of these 4-line-to-16-line decoders utilizes TTL circuitry to decode four binary-coded inputs into one of sixteen
mutually exclusive outputs when both the strobe inputs G1
and G2 are low The demultiplexing function is performed
by using the 4 input lines to address the output line passing
data from one of the strobe inputs with the other strobe
input low When either strobe input is high all outputs are
high These demultiplexers are ideally suited for implementing high-performance memory decoders All inputs are buffered and input clamping diodes are provided to minimize
transmission-line effects and thereby simplify system design
Y
Y
Y
Decodes 4 binary-coded inputs into one of 16 mutually

exclusive outputs
Performs the demultiplexing function by distributing data
from one input line to any one of 16 outputs
Input clamping diodes simplify system design
High fan-out low-impedance totem-pole outputs
Typical propagation delay
3 levels of logic 23 ns
Strobe 19 ns
Typical power dissipation 45 mW
Connection and Logic Diagrams

Dual-In-Line Package
TL F 63941
Order Number DM54LS154J

DM74LS154WM or DM74LS154N
See NS Package Number J24A M24B or N24A
TL F 6394 2
C1995 National Semiconductor Corporation
TL F 6394
RRD-B30M105 Printed in U S A
DM54LS154 DM74LS154 4-Line to 16-Line Decoders Demultiplexers
ANEXA 5
ANEXA 6
SN54147, SN54148, SN54LS147, SN54LS148

SN74147, SN74148 (TIM9907), SN74LS147, SN74LS148
10-LINE TO 4-LINE AND 8-LINE TO 3-LINE PRIORITY ENCODERS
SDLS053A OCTOBER 1976 REVISED FEBRUARY 2001
D
D
D
D
147, LS147
Encodes 10-Line Decimal to 4-Line BCD
Applications Include:
Keyboard Encoding
Range Selection
148, LS148
Encodes 8 Data Lines to 3-Line Binary
(Octal)
Applications Include:
N-Bit Encoding
Code Converters and Generators

DALLAS, TEXAS 75265
SN54147, SN54148, SN54LS147, SN54LS148

SN74147, SN74148 (TIM9907), SN74LS147, SN74LS148
10-LINE TO 4-LINE AND 8-LINE TO 3-LINE PRIORITY ENCODERS
SDLS053A OCTOBER 1976 REVISED FEBRUARY 2001
DALLAS, TEXAS 75265
SN5485, SN54LS85, SN54S85

SN7485, SN74LS85, SN74S85
4-BIT MAGNITUDE COMPARATORS
ANEXA 7

DALLAS, TEXAS 75265
SN5485, SN54LS85, SN54S85

SN7485, SN74LS85, SN74S85
4-BIT MAGNITUDE COMPARATORS
DALLAS, TEXAS 75265
ANEXA 8
SN54LS280, SN54S280, SN74LS280, SN74S280

9-BIT ODD/EVEN PARITY GENERATORS/CHECKERS

DALLAS, TEXAS 75265
SN54LS280, SN54S280, SN74LS280, SN74S280

9-BIT ODD/EVEN PARITY GENERATORS/CHECKERS
DALLAS, TEXAS 75265
Revised March 2000
DM74LS83A
4-Bit Binary Adder with Fast Carry
General Description
Features
These full adders perform the addition of two 4-bit binary

numbers. The sum () outputs are provided for each bit
and the resultant carry (C4) is obtained from the fourth bit.
These adders feature full internal look ahead across all four
bits. This provides the system designer with partial lookahead performance at the economy and reduced package
count of a ripple-carry implementation.
s Full-carry look-ahead across the four bits
The adder logic, including the carry, is implemented in its

true form meaning that the end-around carry can be
accomplished without the need for logic or level inversion.
s Typical power dissipation per 4-bit adder 95 mW
s Systems achieve partial look-ahead performance with

the economy of ripple carry
s Typical add times
Two 8-bit words 25 ns
Two 16-bit words 45 ns
Ordering Code:
Order Number
DM74LS83AN
Package Number
N16E
Package Description
16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide
Connection Diagram
2000 Fairchild Semiconductor Corporation
DS006378
www.fairchildsemi.com
DM74LS83A 4-Bit Binary Adder with Fast Carry
August 1986
ANEXA 9
DM74LS83A
Truth Table
H = HIGH Level, L = LOW Level

Input conditions at A1, B1, A2, B2, and C0 are used to determine outputs 1 and 2 and the value of the internal carry C2. The values at C2, A3, B3, A4, and
B4 are then used to determine outputs 3, 4, and C4.
Logic Diagram
www.fairchildsemi.com
SN5473, SN54LS73A, SN7473, SN74LS73A

DUAL J-K FLIP-FLOPS WITH CLEAR
ANEXA 10

DALLAS, TEXAS 75265
SN5473, SN54LS73A, SN7473, SN74LS73A

DALLAS, TEXAS 75265
SN5473, SN54LS73A, SN7473, SN74LS73A

DALLAS, TEXAS 75265
ANEXA 11
SN54LS169B, SN54S169
SYNCHRONOUS 4-BIT UP/DOWN BINARY COUNTERS
SDLS134 OCTOBER 1976 REVISED MARCH 1988

DALLAS, TEXAS 75265
DALLAS, TEXAS 75265
DALLAS, TEXAS 75265
DALLAS, TEXAS 75265
DALLAS, TEXAS 75265
ANEXA 12
SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175,

SN74174, SN74175, SN74LS174, SN74LS175, SN74S174, SN74S175
HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR
SDLS068A DECEMBER 1972 REVISED OCTOBER 2001

DALLAS, TEXAS 75265
SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175,

SN74174, SN74175, SN74LS174, SN74LS175, SN74S174, SN74S175
HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR
SDLS068A DECEMBER 1972 REVISED OCTOBER 2001
DALLAS, TEXAS 75265
SN54HC00, SN74HC00
QUADRUPLE 2-INPUT POSITIVE-NAND GATES
ANEXA 13
SCLS181E DECEMBER 1982 REVISED AUGUST 2003
D
D
D
Wide Operating Voltage Range of 2 V to 6 V

Outputs Can Drive Up To 10 LSTTL Loads
Low Power Consumption, 20-A Max ICC
SN54HC00 . . . J OR W PACKAGE
SN74HC00 . . . D, DB, N, NS, OR PW PACKAGE
(TOP VIEW)
1
14
13
12
11
10
Typical tpd = 8 ns
4-mA Output Drive at 5 V
Low Input Current of 1 A Max
1B
1A
NC
VCC
4B
SN54HC00 . . . FK PACKAGE
(TOP VIEW)
VCC
4B
4A
4Y
3B
3A
3Y
1Y
NC
2A
NC
2B
3 2 1 20 19
18
17
16
15
14
9 10 11 12 13
4A
NC
4Y
NC
3B
2Y
GND
NC
3Y
3A
1A
1B
1Y
2A
2B
2Y
GND
D
D
D
NC No internal connection
description/ordering information
The HC00 devices contain four independent 2-input NAND gates. They perform the Boolean function
Y = A B or Y = A + B in positive logic.
PACKAGE
TA
PDIP N
ORDERABLE
PART NUMBER
Tube of 25
Tube of 50
SN74HC00D
Reel of 2500
SOIC D
SN74HC00N
SN74HC00DR
TOP-SIDE
MARKING
SN74HC00N
HC00
Reel of 250
SN74HC00DT
SOP NS
Reel of 2000
SN74HC00NSR
HC00
SSOP DB
Reel of 2000
SN74HC00DBR
HC00
Tube of 90
SN74HC00PW
Reel of 2000
SN74HC00PWR
Reel of 250
SN74HC00PWT
CDIP J
Tube of 25
SNJ54HC00J
SNJ54HC00J
CFP W
Tube of 150
SNJ54HC00W
SNJ54HC00W
LCCC FK
40C 85C
40 C to 85 C
Tube of 55
SNJ54HC00FK
TSSOP PW
55C 125C
55 C to 125 C
HC00
SNJ54HC00FK
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are
available at www.ti.com/sc/package.
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

On products compliant to MIL-PRF-38535, all parameters are tested

unless otherwise noted. On all other products, production
processing does not necessarily include testing of all parameters.
DALLAS, TEXAS 75265
SN54HC00, SN74HC00
QUADRUPLE 2-INPUT POSITIVE-NAND GATES
FUNCTION TABLE
(each gate)
INPUTS
OUTPUT
Y
logic diagram (positive logic)

A
absolute maximum ratings over operating free-air temperature range (unless otherwise noted)
Supply voltage range, VCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0.5 V to 7 V
Input clamp current, IIK (VI < 0 or VI > VCC) (see Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 mA
Output clamp current, IOK (VO < 0 or VO > VCC) (see Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 mA
Continuous output current, IO (VO = 0 to VCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 mA
Continuous current through VCC or GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50 mA
Package thermal impedance, JA (see Note 2): D package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86C/W
DB package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96C/W
N package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80C/W
NS package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76C/W
PW package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113C/W
Storage temperature range, Tstg . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65C to 150C
Stresses beyond those listed under absolute maximum ratings may cause permanent damage to the device. These are stress ratings only, and
functional operation of the device at these or any other conditions beyond those indicated under recommended operating conditions is not
implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.
NOTES: 1. The input and output voltage ratings may be exceeded if the input and output current ratings are observed.
2. The package thermal impedance is calculated in accordance with JESD 51-7.
recommended operating conditions (see Note 3)

SN54HC00
SN74HC00
MIN
VCC
VIH
High-level input voltage
VCC = 2 V
VCC = 4.5 V
VCC = 6 V
VCC = 2 V
VIL
Low-level input voltage
VI
VO
NOM
MAX
3.15
3.15
UNIT
V
1.5
V
4.2
0.5
0.5
1.35
VCC = 4.5 V
VCC = 6 V
1.35
1.8
0
Output voltage
Input transition rise/fall time
MIN
1.5
4.2
Input voltage
t/v
t/ v
MAX
Supply voltage
NOM
0
VCC = 2 V
VCC = 4.5 V
VCC
VCC
1.8
0
0
VCC
VCC
1000
500
1000
500
ns
VCC = 6 V
400
400
TA
Operating free-air temperature
55
125
40
85
C
NOTE 3: All unused inputs of the device must be held at VCC or GND to ensure proper device operation. Refer to the TI application report,
Implications of Slow or Floating CMOS Inputs, literature number SCBA004.
DALLAS, TEXAS 75265
SN54HC04, SN74HC04
HEX INVERTERS
ANEXA 14
SCLS078D DECEMBER 1982 REVISED JULY 2003
D
D
D
D
D
D

Typical tpd = 8 ns
SN74HC04 . . . D, N, NS, OR PW PACKAGE
(TOP VIEW)
1
14
13
12
11
10
1Y
1A
NC
VCC
6A
VCC
6A
6Y
5A
5Y
4A
4Y
2A
NC
2Y
NC
3A
3 2 1 20 19
18
17
16
15
14
9 10 11 12 13
6Y
NC
5A
NC
5Y
3Y
GND
NC
4Y
4A
1A
1Y
2A
2Y
3A
3Y
GND
(TOP VIEW)
The HC04 devices
Y = A in positive logic.
contain
six
independent
inverters.
They
perform
the
Boolean
function
ORDERABLE
PART NUMBER
PACKAGE
TA
PDIP N
TOP-SIDE
MARKING
Tube of25
SN74HC04N
Tube of 50
SN74HC04D
Reel of 2500
SN74HC04DR
Reel of 250
SN74HC04DT
Reel of 2000
SN74HC04NSR
Tube of 90
SN74HC04PW
Reel of 2000
SN74HC04PWR
Reel of 250
SN74HC04PWT
CDIP J
Tube of 25
SNJ54HC04J
SNJ54HC04J
CFP W
Tube of 150
SNJ54HC04W
SNJ54HC04W
LCCC FK
Tube of 55
SNJ54HC04FK
SOIC D
40C to 85C
40C
SOP NS
TSSOP PW
55C to 125C
SN74HC04N
HC04
HC04
HC04
SNJ54HC04FK
FUNCTION TABLE
(each inverter)
INPUT
A
OUTPUT
Y


DALLAS, TEXAS 75265
SN54HC04, SN74HC04
HEX INVERTERS
SCLS078D DECEMBER 1982 REVISED JULY 2003

A
N package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80C/W
NS package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76C/W
PW package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113C/W

SN54HC04
SN74HC04
MIN
VCC
VIH
VCC = 2 V
VCC = 4.5 V
MIN
NOM
MAX
1.5
3.15
UNIT
V
1.5
3.15
4.2
VCC = 6 V
VCC = 2 V
VIL
MAX
Supply voltage
NOM
4.2
0.5
Input voltage
Output voltage
t/v
VCC = 2 V
VCC = 4.5 V
1.35
1.8
VI
VO
0.5
1.35
VCC = 4.5 V
VCC = 6 V
1.8
VCC
VCC
0
0
VCC
VCC
500
V
V
1000
500
400
VCC = 6 V
1000
400
ns
TA
55
125
40
85
C
DALLAS, TEXAS 75265
SN54HC20, SN74HC20
DUAL 4INPUT POSITIVENAND GATES
ANEXA 15
SCLS086F DECEMBER 1982 REVISED AUGUST 2003
D Wide Operating Voltage Range of 2 V to 6 V

D Outputs Can Drive Up To 10 LSTTL Loads
D Low Power Consumption, 20-A Max ICC
(TOP VIEW)
14
13
12
11
10
VCC
2D
2C
NC
2B
2A
2Y
NC
NC
1C
NC
1D
3 2 1 20 19
18
17
16
15
14
9 10 11 12 13
2C
NC
NC
NC
2B
1Y
GND
NC
2Y
2A
1B
1A
NC
VCC
2D
(TOP VIEW)
1A
1B
NC
1C
1D
1Y
GND
D Typical tpd = 11 ns
D 4-mA Output Drive at 5 V
D Low Input Current of 1 A Max
The HC20 devices contain two independent 4-input NAND gates. They perform the Boolean function
Y = A B C D or Y = A + B + C + D in positive logic.
PACKAGE
TA
PDIP N
ORDERABLE
PART NUMBER
TOP-SIDE
MARKING
Tube of 25
SN74HC20N
Tube of 50
SN74HC20D
Reel of 2500
SN74HC20DR
Reel of 250
SN74HC20DT
SOP NS
Reel of 2000
SN74HC20NSR
HC20
SSOP DB
Reel of 2000
SN74HC20DBR
HC20
Tube of 90
SN74HC20PW
Reel of 2000
SN74HC20PWR
SOIC D
40 C 85C
40C to 85 C
TSSOP PW
SN74HC20N
HC20
HC20
Reel of 250
55 C 125C
55C to 125 C
SN74HC20PWT
CDIP J
Tube of 25
SNJ54HC20J
SNJ54HC20J
CFP W
Tube of 150
SNJ54HC20W
SNJ54HC20W
LCCC FK
Tube of 55
SNJ54HC20FK
SNJ54HC20FK

On products compliant to MILPRF38535, all parameters are tested

DALLAS, TEXAS 75265
SN54HC20, SN74HC20
DUAL 4INPUT POSITIVENAND GATES
SCLS086F DECEMBER 1982 REVISED AUGUST 2003
FUNCTION TABLE
(each gate)
INPUTS
A
OUTPUT
Y

1A
1B
1C
1D
1
2
4
5
2A
2B
2C
2D
1Y
9
10
12
13
2Y
Pin numbers shown are for the D, DB, J, N, NS, PW, and W packages.
DB package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96C/W
N package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80C/W
NS package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76C/W
PW package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113C/W
DALLAS, TEXAS 75265
SN54HC32, SN74HC32
QUADRUPLE 2-INPUT POSITIVE-OR GATES
ANEXA 16
SCLS200D DECEMBER 1982 REVISED AUGUST 2003
D
D
D

14
13
12
11
10
1B
1A
NC
VCC
4B
VCC
4B
4A
4Y
3B
3A
3Y
1Y
NC
2A
NC
2B
3 2 1 20 19
18
17
16
15
14
9 10 11 12 13
4A
NC
4Y
NC
3B
2Y
GND
NC
3Y
3A
Typical tpd = 8 ns
(TOP VIEW)
(TOP VIEW)
1A
1B
1Y
2A
2B
2Y
GND
D
D
D
The HC32 devices contain four independent 2-input OR gates. They perform the Boolean function
A B in positive logic.
Y
A B or Y
+ )
PACKAGE
TA
PDIP N
ORDERABLE
PART NUMBER
TOP-SIDE
MARKING
Tube of 25
SN74HC32N
Tube of 50
SN74HC32D
Reel of 2500
SN74HC32DR
Reel of 250
SN74HC32DT
SOP NS
Reel of 2000
SN74HC32NSR
HC32
SSOP DB
Reel of 2000
SN74HC32DBR
HC32
Tube of 90
SN74HC32PW
Reel of 2000
SN74HC32PWR
Reel of 250
SN74HC32PWT
CDIP J
Tube of 25
SNJ54HC32J
SNJ54HC32J
CFP W
Tube of 150
SNJ54HC32W
SNJ54HC32W
LCCC FK
Tube of 55
SNJ54HC32FK
SOIC D
40C 85C
40 C to 85 C
TSSOP PW
55C 125C
55 C to 125 C
SN74HC32N
HC32
HC32
SNJ54HC32FK


DALLAS, TEXAS 75265
SN54HC32, SN74HC32
FUNCTION TABLE
(each gate)
INPUTS
B
OUTPUT
Y

A
Y
B
DB package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96C/W
N package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80C/W
NS package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76C/W
PW package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113C/W

SN54HC32
SN74HC32
MIN
VCC
VIH
VCC = 2 V
VCC = 4.5 V
VCC = 6 V
VCC = 2 V
VIL
VI
VO
NOM
MAX
3.15
3.15
UNIT
V
1.5
V
4.2
0.5
0.5
1.35
VCC = 4.5 V
VCC = 6 V
1.35
1.8
0
Output voltage
MIN
1.5
4.2
Input voltage
t/v
t/ v
MAX
Supply voltage
NOM
0
VCC = 2 V
VCC = 4.5 V
VCC
VCC
1.8
0
0
VCC
VCC
1000
500
1000
500
ns
VCC = 6 V
400
400
TA
55
125
40
85
C
DALLAS, TEXAS 75265
SN54HC32, SN74HC32
electrical characteristics over recommended operating free-air temperature range (unless

otherwise noted)
PARAMETER
TEST CONDITIONS
VCC
MIN
TA = 25C
TYP
MAX
SN54HC32
SN74HC32
MIN
MIN
MAX
2V
VOH
VI = VIH or VIL
IOH = 4 mA
IOH = 5.2 mA
1.9
1.998
1.9
4.4
4.499
4.4
4.4
5.9
5.999
5.9
5.9
4.5 V
3.98
4.3
3.7
3.84
6V
5.48
5.8
5.2
UNIT
1.9
4.5 V
6V
IOH = 20 A
A
MAX
5.34
2V
IOL = 4 mA
IOL = 5.2 mA
II
ICC
VI = VCC or 0
VI = VCC or 0,
IO = 0
0.1
0.1
4.5 V
0.001
0.1
0.1
0.1
0.001
0.1
0.1
0.1
4.5 V
0.17
0.26
0.4
0.33
6V
0.15
0.26
0.4
0.33
6V
VI = VIH or VIL
0.1
6V
IOL = 20 A
A
VOL
0.002
0.1
100
1000
1000
nA
40
20
10
10
10
pF
6V
Ci
2 V to 6 V
switching characteristics over recommended operating free-air temperature range, CL = 50 pF

(unless otherwise noted) (see Figure 1)
TA = 25C
TYP
MAX
SN54HC32
SN74HC32
MIN
MIN
PARAMETER
FROM
(INPUT)
TO
(OUTPUT)
VCC
2V
50
100
150
125
tpd
A or B
4.5 V
10
20
30
25
6V
17
25
21
MIN
MAX
MAX
2V
Y
38
75
110
15
22
19
13
19
ns
95
4.5 V
6V
tt
UNIT
16
ns
operating characteristics, TA = 25C

PARAMETER
Cpd
TEST CONDITIONS
Power dissipation capacitance per gate
No load
DALLAS, TEXAS 75265
TYP
20
UNIT
pF
SN54HC86, SN74HC86
QUADRUPLE 2-INPUT EXCLUSIVE-OR GATES
ANEXA 17
D
D
D
D

Typical tpd = 10 ns
D
D
D

True Logic
SN74HC86 . . . D, N, NS, OR PW PACKAGE
(TOP VIEW)
1
14
13
12
11
10
1B
1A
NC
VCC
4B
VCC
4B
4A
4Y
3B
3A
3Y
1Y
NC
2A
NC
2B
3 2 1 20 19
18
17
16
15
14
9 10 11 12 13
4A
NC
4Y
NC
3B
2Y
GND
NC
3Y
3A
1A
1B
1Y
2A
2B
2Y
GND
(TOP VIEW)
These devices contain four independent 2-input exclusive-OR gates. They perform the Boolean function
Y=A
B or Y = AB + AB in positive logic.
A common application is as a true / complement element. If one of the inputs is low, the other input is reproduced
in true form at the output. If one of the inputs is high, the signal on the other input is reproduced inverted at the
output.
PACKAGE
TA
PDIP N
ORDERABLE
PART NUMBER
TOP-SIDE
MARKING
Tube of 25
SN74HC86N
Tube of 50
SN74HC86D
Reel of 2500
SN74HC86DR
Reel of 250
SN74HC86DT
Reel of 2000
SN74HC86NSR
Tube of 90
SN74HC86PW
Reel of 2000
SN74HC86PWR
Reel of 250
SN74HC86PWT
CDIP J
Tube of 25
SNJ54HC86J
SNJ54HC86J
CFP W
Tube of 150
SNJ54HC86W
SNJ54HC86W
LCCC FK
Tube of 55
SNJ54HC86FK
SOIC D
40C 85C
40 C to 85 C
SOP NS
TSSOP PW
55C 125C
55 C to 125 C
SN74HC86N
HC86
HC86
HC86
SNJ54HC86FK


DALLAS, TEXAS 75265
SN54HC86, SN74HC86
QUADRUPLE 2-INPUT EXCLUSIVE-OR GATES
FUNCTION TABLE
(each gate)
INPUTS
A
OUTPUT
Y
exclusive-OR logic
An exclusive-OR gate has many applications, some of which can be represented better by alternative logic
symbols.
Exclusive OR
=1
These are five equivalent exclusive-OR symbols valid for an HC86 gate in positive logic; negation may be
shown at any two ports.
Logic Identity Element
Even-Parity Element
2k
The output is active (low) if

all inputs stand at the same
logic level (i.e., A = B).
The output is active (low) if

an even number of inputs
(i.e., 0 or 2) are active.
Odd-Parity Element
2k + 1
The output is active (high) if
an odd number of inputs (i.e.,
only 1 of the 2) are active.
N package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80C/W
NS package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76C/W
PW package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113C/W
DALLAS, TEXAS 75265
BIBLIOGRAFIE
1. Sztojanov, I., s.a., De la poarta TTL la microprocesor, Seria "Electronica

aplicata", Ed. Tehnica, Buc., 1987;
2. Maican, S., Sisteme numerice cu circuite integrate - culegere de probleme,
Ed. Tehnica, Buc., 1980;
3. Stefan, Gh., Circuite integrate digitale, Editura DENIX, Bucuresti, 1993;
4. Toace Gh.: "Introducere n microprocesoare", Ed. tiinific i
Enciclopedic, Buc., 1986;
5. Toace Gh., Nicula D.: Electronic Digital, Editura Teora, 2005;
6. S. D. Anghel, Bazele electronicii, Universitatea Babe-Bolyai, ClujNapoca 2005;
7. T. J. Floyd, Dispozitive electronice, Ed. Teora, Bucureti 2003;
8. K. F. Ibrahim, Introducere n electronic, Ed. Teora, Bucureti 2001;
9. B. Wilkinson, Electronic digital, Ed. Teora, Bucureti 2002;
10. D. Dasclu, L. Turic i I. Hoffman, Circuite electronice, Ed. Didactic i
Pedagogic, Bucureti 1981;
11. J. F. Wakerly, Circuite digitale, Ed. Teora, Bucureti 2002;
12. S. D. Anghel, Instrumentaie cu circuite digitale, Universitatea BabeBolyai, Cluj-Napoca 2001;

Electronica Digitala Laborator

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Electronica Digitala Laborator

Încărcat de

Drepturi de autor:

Formate disponibile

ELECTRONIC DIGITAL

Elementele componente ale pupitrului de experimente sunt urmtoarele:

Indicator logic TTL cu trei stri HI, LOW i Pulse;

500V, msoar tensiuni alternative pn la 500V,msoar cureni continui pn la

o Achiziie de semnal pe 2 canale ;

1. Power Pornete/oprete osciloscopul

2. Se realizeaz montajul din figura urmtoare. La intrarea porii I-NU cu intrrile

3. Se msoar n cazurile cele mai defavorabile curenii de intrare pentru cele

4. Folosind montajul din figura urmtoare se traseaz caracteristicile de ieire ale

Referatul de laborator trebuie sa conin toate datele (parametrii) msurai,

2. Se realizeaz montajul din figura urmtoare. La intrarea porii I-NU cu intrrile

3. Comportamentul circuitelor CMOS la ieire rezult din studiul caracteristicilor Iout

trasarea punct cu punct a caracteristicilor de ieire sunt date n figura urmtoare:

4. Se msoar timpii de propagare prin poart cu ajutorul montajului din figura

5. Se realizeaz montajul din figura urmtoare. Se vizualizeaz formele de und la

Referatul de laborator trebuie sa conin toate datele (parametrii) msurai,

Dup realizarea circuitelor i verificarea lor se va porni pupitrul de experimente

La intrrile X0 X6 se vor aplica semnale logice preluate de la comutatoarele

Dup realizarea circuitului i verificarea lui se va pune n funciune pupitrul de

Bar standard de butoane

Bar de rulare a aplicaiei

La intrarea C de comand a circuitului se va aplica un semnal logic de la un comutator logic

Se va desena schema i se va drumul la simulare urmrindu-se funcionarea

La intrrile X0 X3 se vor aplica generatoare de semnal de anumite frecvene. Prin

La intrarea X0 se va aplica un generator de semnal . Prin aplicarea oricror combinaii

La intrrile circuitului multiplexor se va plica pe rnd un semnalul

La intrrile J i K se vor aplica semnale logice de la comutatoarele logice ale

Circuit basculant bistabil sincron de tip D

Circuit basculant bistabil sincron de tip T

Se va desena schema i se va drumul la simulare urmrindu-se funcionarea

Ca i la schema precedent se va urmrii funcionarea circuitului prin fereastra Logic

Circuitul are la baz schema unui numrtor asincron studiat la un laborator

Cu ajutorul pupitrului de experimente NX 4i i utiliznd circuite integrate care

b) circuitul OR, NOR

c) circuitul XOR, XNOR

Pentru realizarea fiecrui circuit n parte se va folosi pupitrul de experimente NX -4i,

La intrarea circuitului demultiplexor se va un semnalul dreptunghiular preluat de la

ntrebri propuse studenilor n cadrul orelor de laborator

6. Care sunt principalele aplicaii ale ansamblului multiplexor-demultiplexor?

SN5408, SN54LS08, SN54S08

SDLS033 DECEMBER 1983 REVISED MARCH 1988

Copyright 1988, Texas Instruments Incorporated

PRODUCTION DATA information is current as of publication date.

POST OFFICE BOX 655303

DALLAS, TEXAS 75265

SN5442A, SN54LS42, SN7442A, SN74LS42

Copyright 1988, Texas Instruments Incorporated

PRODUCTION DATA information is current as of publication date.

POST OFFICE BOX 655303

DALLAS, TEXAS 75265

SN5442A, SN54LS42, SN7442A, SN74LS42

POST OFFICE BOX 655303

DALLAS, TEXAS 75265

SN5446A, 47A, 48, SN54LS47, LS48, LS49

Copyright 1988, Texas Instruments Incorporated

PRODUCTION DATA information is current as of publication date.

POST OFFICE BOX 655303

DALLAS, TEXAS 75265

SN5446A, 47A, 48, SN54LS47, LS48, LS49

POST OFFICE BOX 655303

DALLAS, TEXAS 75265

SN5446A, 47A, 48, SN54LS47, LS48, LS49

POST OFFICE BOX 655303