1.

NOIUNI INTRODUCTIVE

Ioan NASCU

CIRCUITE
NUMERICE

CLUJ-NAPOCA
2002

1.1 Obiectivul cursului

Exist numeroase domenii ale fizicii i tehnicii n care se opereaz
cu semnale de tip impuls. Principalele domenii tehnice n care utilizarea
impulsurilor constituie un element esenial sunt calculatoarele numerice,
automatica, telecomunicaiile, tehnica nuclear. n aceste domenii viteza de
funcionare a componentelor sau a ntregului sistem n ansamblu este un
factor primordial, deci funcionarea n regim de impulsuri are o aplicabilitate
practic imediat.
Cursul intitulat CIRCUITE NUMERICE se dorete a fi o
prezentare sistematic, adaptat cerinelor actuale, a principalelor aspecte
referitoare la procesarea impulsurilor i la analiza comportrii n regim static
i dinamic a circuitelor de comutaie.
Prezenta lucrare este destinat studenilor de la Facultatea de
Automatic i Calculatoare i a celor de la Colegiul de Informatic Tehnic,
ce au n programele de nvmnt disciplinele Circuite numerice,
prevzut n programa de nvmnt a anului II, secia tiina Sistemelor
i Calculatoarelor, precum i Bazele electronicii-II din planul de
nvmnt a anului I a Colegiului de Informatic Tehnic, din cadrul
Facultii de Automatic i Calculatoare a Universitii Tehnice din ClujNapoca. Ea se dovedete ns folositoare tuturor utilizatorilor de sisteme
numerice (calculatoare, sisteme de msur i control), studeni de la alte
secii, cadre didactice i din cercetare.
Cursul este organizat n 12 capitole destinate descrierii
principalelor aspecte privind realizarea i proiectarea circuitelor discrete.
Primul capitol abordeaz definirea noiunii de impuls electric, prezentnduse apoi principalele metode de analiz a circuitelor pentru impulsuri. n
prezentarea circuitelor care se ocup de generarea, transformarea,
amplificarea i memorarea impulsurilor, se pornete de la circuitele RC,
prezentnd aplicaiile semnificative. n continuare se prezint regimul de
comutaie al dispozitivelor semiconductoare, care permite descrierea
principalelor aspecte referitoare la circuitele neliniare. Urmeaz prezentarea
sistematic a circuitelor numerice fundamentale ale familiilor de circuite
integrate TTL, ECL, MOS i CMOS. Un ntreg capitol este destinat pentru

memorii i celule elementare de memorii ROM i RAM. n ultimul capitol

sunt tratate circuite formatoare de semnal, oscilatoare i monostabile.

U
Ti

1.2 Definirea noiunii de impuls

Funcia realizat de un circuit pentru impulsuri se caracterizeaz
prin transformarea calitativ a energiei electrice, care traverseaz de la
intrare la ieire circuitul respectiv. Neglijnd pierderile de transfer ca i
distribuia spaial a diverselor mrimi (vom considera circuite cu parametri
concentrai), putem distinge n funcionarea unui circuit dou regimuri de
baz:
regimul de echilibru staionar (pe scurt, regim staionar) ce poate fi
definit prin constana n timp a mrimilor ce caracterizeaz energia
cmpurilor electromagnetice asociate circuitului;
regimul dinamic sau tranzitoriu ce se caracterizeaz prin existena
unor variaii a cel puin uneia dintre aceste mrimi.
Regimul tranzitoriu este condiionat de faptul c energia cmpurilor
electromagnetice asociate circuitului este diferit n diverse regimuri
staionare ntre care comut circuitul respectiv. Trecerea de la un regim
staionar la altul nu se poate face brusc, prin aceasta ntelegndu-se
modificarea unei cantiti importante de energie ntr-un interval de timp
infinit de mic. Acest lucru nu este posibil din cauza puterii limitate a
surselor de energie existente i din cauza capacitii de acumulare a energiei
n unele componente ele circuitului.
Mrimile electrice existente la intrarea, ieirea sau n interiorul
circuitelor i a cror msurare furnizeaz informaii sunt denumite semnale.
Avnd definit noiunea de regim tranzitoriu i cea de semnal, se
poate trece la definirea noiunii de impuls. Definirea impulsului implic
analizarea cu atenie att a formei semnalului electric, ct i a configuraiei
circuitului prin care se propag semnalul.
Prin impuls electric se nelege un semnal electric care difer de
zero sau de o valoare constant numai pe durata unui interval de timp
suficient de scurt, mai mic dect durata regimului tranzitoriu al circuitului
prin care se transmite i cu perioada de repetiie mult mai mare dect durata
impulsului.
Forma unui impuls ideal de tensiune este prezentat n figura 1.1.

Figura 1.1.

Mrimile caracteristice unui astfel de semnal n tensiune sunt:

U - amplitudinea impulsului
Ti - durata impulsului
T - perioada de repetiie a impulsului.
Se observ faptul c fronturile semnalului sunt ideale (trecerea de
la un nivel la cellalt se face instantaneu), de asemenea palierul nu prezint
denivelri.
ui

ui

T
Ti

Ti

ue

ue

Figura 1.2.b.

Figura 1.2.a.

Orice comutare ntr-un circuit electric, cum ar fi conectarea i

deconectarea unor componente electrice pasive sau active, a unor surse de
tensiune, modificrile brute ale anumitor parametrii, duc la apariia n
cadrul circuitului n cauz a unui proces tranzitoriu. Acest proces este
generat datorit trecerii circuitului de la o stare staionar la alta, energia
electromagnetic asociat celor dou stri staionare avnd valori diferite;
variaia valorii energiei electromagnetice cu o valoare finit nu este posibil
ntr-un interval de timp infinit de mic, datorit puterii limitate a surselor de
energie existente, i astfel regimul tranzitoriu se desfoar pe parcursul
unui interval de timp. Pentru ca un semnal electric s fie de tip impuls ( de
tensiune sau de curent), durata saltului trebuie s fie mai mic dect durata
regimului tranzitoriu declanat n circuit.
Un alt element important care contribuie la definirea corect a
impulsului este perioada de repetiie a impulsurilor (T). Aa cum
demonstreaz exemplele din figura 1.2.a i 1.2.b, perioada de repetiie
trebuie s fie mult mai mare dect durata regimului tranzitoriu din circuit.
Primul exemplu prezint rspunsul unui cuadripol la aplicarea la intrarea sa
a unei succesiuni de impulsuri (tren de impulsuri), pentru care perioada de

repetiie este mult mai mare dect durata regimului tranzitoriu. Rspunsul
circuitului este tot un semnal de tip impuls. figura 1.2b prezint rspunsul
cuadripolului la aplicarea la intrarea sa a unui semnal pentru care perioada
de repetiie (durata ntre dou impulsuri succesive) este mai mic dect
durata regimului tranzitoriu al circuitului. n acest caz la ieire nu se obine
un semnal de tip impuls, nerealizndu-se trecerea de la o stare staionar la
alta, i conform definirilor anterioare ale circuitelor pentru impulsuri, nu
putem numi impuls semnalul de la intrare, el va fi definit prin termenul
semnal de tensiune rectangular.

1.3 Parametrii impulsului

Forma impulsului real este diferit de cea a impulsului ideal;
forma impulsului real este prezentat n figura 1.3.
u(t)
Um
U

0.9U
Ti

0.5U
0.1U
0.1Um0
Um0

t0
tr

tc
Figura 1.3.

Sunt prezentai parametrii cei mai importani ai unui impuls de

tensiune.
La determinarea parametrilor de timp ai unui impuls real se
folosesc nivelele convenionale de referin, de forma aU, raportarea fiind
fcut la amplitudinea impulsului.
Principalii parametrii ai unui impuls sunt:
U - amplitudinea impulsului, numit uzual i valoarea maxim; ea
constituie, cu mici abateri, valoarea tensiunii palierului superior;
Um - amplitudinea de supradepire, valoare de tensiune maxim,
atins doar pentru un interval nesemnificativ de timp;
Um0- amplitudinea de subdepire, valoare minim pe palierul
inferior;
U - cderea de tensiune pe palier;
Ti - durata impulsului; este o valoare de medie definit la 0,5U;

tr - timpul de ridicare sau durata frontului anterior, definit ca timpul

necesar creterii tensiunii de la nivelul 0,1U la nivelul 0,9U;
tc - timpul de coborre, sau durata frontului posterior, definit ca
durata necesar coborrii de la nivelul 0,9U la nivelul 0,1U;
t0 - durata de revenire invers, timp ce caracterizeaz stabilizarea n
domeniul palierului inferior.
Dac se lucreaz cu iruri de impulsuri (trenuri de impulsuri), se
pot defini parametrii ce caracterizeaz succesiunea:
T - perioda de repetiie a impulsurilor;
fu - factorul de umplere, definit ca raportul ntre durata impulsului
i perioada de repetiie: fu = Ti/T;
f - frecvena de repetiie, definit ca inversul perioadei de repetiie.

1.4 Generarea impulsului prin compunerea unor semnale

elementare
n aplicaii se ntlnesc o mare varietate de forme de impulsuri
(dreptunghiular, trapezoidal, triunghiular, dinte de fierstru), ele putnd fi
aproximate prin nsumarea algebric a unor semnale elementare.
Se prezint trei semnale elementare, semnal treapt, semnal liniar
variabil i semnal exponenial, reprezentate n figura 1.4.a, b, c i a cror
expresie algebric este urmtoarea:
a. semnalul treapt se definete prin formula:
u(t) = U, pentru t t1
(1.1)
u(t) = 0, pentru t < t1
b. semnalul liniar variabil (ramp) se definete prin relaia:
u ( t ) = k t , pentru t t1
(1.2)
u ( t ) = 0, pentru t < t1
c.

semnalul exponenial se definete prin formula

urmtoare, unde reprezint constanta de timp a
semnalului:
u ( t ) = U (1 e t / ), pentru t t1
(1.3)
u ( t ) = 0, pentru t < t1

u
a.

U
u

2. METODE DE ANALIZ A CIRCUITELOR

PENTRU IMPULSURI

t1

u(t)=kt

b.

=arctg k
u

t1

U
U

t1

2.1 Clasificarea metodelor de analiz a circuitelor ce

funcioneaz n regim de impulsuri

Studiul i calculul circuitelor ce funcioneaz n regim de impulsuri

se poate face prin metode matematice caracteristice circuitelor liniare cu
parametri concentrai. Aplicarea acestor metode este condiionat de
posibilitatea liniarizrii caracteristicilor statice ale elementelor neliniare ce
intr n componena circuitelor studiate.
Determinarea rspunsului unui circuit n cazul general (circuit
neliniar i variant n timp) este o problem deosebit de dificil. Un studiu
riguros al elementelor neliniare de circuit presupune rezolvarea unor ecuaii
sau sisteme de ecuaii neliniare. Procedeele actuale pentru studiul
elementelor neliniare de circuit apeleaz la metode numerice de rezolvare a
ecuaiilor difereniale neliniare prin intermediul calculatoarelor. n
majoritatea cazurilor ns, un astfel de studiu riguros al elementelor neliniare
poate deveni laborios sau chiar nepractic. Ca urmare, se justific adeseori
aproximarea prin segmente de dreapt a caracteristicilor elementelor
neliniare care intr n componena circuitelor, chiar i n prezena unor
neliniariti pronunate.
Pentru analiza regimurilor tranzitorii a circuitelor ce funcioneaz n
regim de impulsuri se pot utiliza urmtoarele metode:
Metode clasice de rezolvare a ecuaiilor integro-difereniale ce
descriu funcionarea circuitului. Aceste metode, necesitnd un
volum mare de calcule, dei mai precise i abordabile pe
calculatoare numerice sunt puin utilizate din cauza dificultii
interpretrii fenomenologice a rezultatelor obinute.
Metode ce se bazeaz pe principiul suprapunerii efectelor
(superpoziiei): integrala Duhamel, analiza armonic i calculul
operaional. Aceste metode sunt frecvent utilizate, fiind mai
practice i mai uor abordabile.
Analiza circuitelor de comutaie presupune determinarea
rspunsului acestor circuite atunci cnd la intrare se aplic semnale
de o form oarecare. Principiul superpoziiei, aplicabil numai

u1(t)

t1

c.

t
t2

t1

Figura 1.4.

t2

U u (t)
2

Figura 1.5.

Figurile urmtoare ilustreaz compunerea unui impuls (de diferite

forme) prin nsumarea unor semnale elementare.
Figura 1.5 prezint un impuls dreptunghiular format prin
compunerea a dou semnale treapt, u(t) = u1(t) + u2(t).
Figura 1.6 ilustreaz compunerea unui impuls trapezoidal pe baza a
dou semnale exponeniale, u(t) = u1(t) + u2(t). Fronturile impulsului sunt
diferite, constantele de timp din formulele semnalelor exponeniale fiind
diferite.
u

1
U
u

t1

t
t2
u1(t)

U
t1

t1

t2

t2

u2(t)

u1(t)

t1

t2

u2(t) u3(t)

Figura 1.7.

Figura 1.6.

Figura 1.7 arat generarea unui impuls n form de dinte de

fierstru, din trei semnale, dou liniar variabile, cu aceeai pant, care se
vor anula reciproc dup momentul t2 i unul exponenial de amplitudine
egal cu amplitudinea semnalului u1 la momentul t2: u(t) = u1(t) + u2(t) +
u3(t).

circuitelor liniare, permite considerarea semnalului de intrare ca

fiind format prin nsumarea unor semnale elementare. Studiul
regimului tranzitoriu produs de semnalul de intrare se reduce la
studiul regimurilor tranzitorii produse de semnalele elementare n
care s-a descompus acest semnal.

Metodele clasice de rezolvare a ecuaiilor integro-difereniale sunt

destul de rar utilizate n analiza circuitelor pentru impulsuri. n continuare,
pentru a sugera modul de aplicare a acestor metode se prezint un exemplu
de determinare a rspunsului unui circuit liniar cu o singur constant de
timp la un semnal de intrare de tip treapt.
Procesele tranzitorii dintr-un circuit care conine alturi de
rezistene i surse exterioare i un element reactiv, capacitate sau impedan,
pot fi descrise de o ecuaie diferenial de ordinul nti (2.1):
(2.1)

(2.3)

nlocuind n (2.1) expresia derivatei obinut din (2.3) se obin (2.4)

sau (2.5):
du 1
x
dv
+ v
+ uv =
u
(2.4)
dt
dt

Se alege funcia v astfel nct s avem:

dv 1
+ v = 0
dt

v = c1 e

1
dt

(2.6)

= c1 e

(2.7)

ntruct este suficient o soluie oarecare nenul a ecuaiei (2.7) se

alege
v( t ) = e

(2.8)

nlocuind valoarea gsit pentru v(t) n ecuaia (2.5) se obine

v

Unde:
y(t) reprezint rspunsul circuitului,
reprezint constanta de timp a circuitului,
x(t) reprezint semnalul aplicat la intrarea circuitului.
Vom cuta soluia ecuaiei sub forma unui produs de dou funcii
de timp. Una din aceste funcii se va alege arbitrar iar cea de a doua se alege
astfel nct s se verifice ecuaia (2.1).
Deci:
y( t ) = u ( t ) v( t )
(2.2)

i derivnd aceast relaie:

dy
dv
du
= u
+ v
dt
dt
dt

(2.5)

Separnd variabilele n aceast ecuaie diferenial n v i integrnd

se obine (2.7):

2.2 Metode clasice de rezolvare a ecuaiilor difereniale

d y (t)

+ y (t) = x (t)
dt

du x
dv 1
=
u
+ v + v
dt
dt

du x
=
dt

(2.9)

sau:
du
x (t )
=
dt v( t )

(2.10)

din care:
u=

v dt + c

(2.11)

Revenind la substituia fcut se obine n final (2.12):

y=v

v dt + c v

(2.12)

n care constanta c se determin astfel nct s fie satisfcute condiiile

iniiale.
Dac semnalul de intrare este un semnal treapt de amplitudine A,
rspunsul circuitului va fi de forma (2.13):
y( t ) = e

e dt + c e

= A + ce

(2.13)

Forma general a rspunsului y(t) poate fi reprezentat sub forma

(2.14) unde primul element reprezint componenta staionar i depinde de

semnalul de intrare. Pentru un semnal de intrare treapt y1(t)=y()=A

reprezint o constant egal cu valoarea rspunsului n regim staionar i cu
amplitudinea treptei semnalului de intrare.
y(t) = y1 (t) + y 2 (t)

(2.14)

Componenta tranzitorie y2(t) reprezint soluia general a ecuaiei

omogene:
dy ( t )
2 + y 2 (t) = 0
dt

(2.15)

care dup cum se tie este de forma:

y 2 (t) = c e

st

(2.16)

unde c este o constant arbitrar iar s este rdcina ecuaiei caracteristice

(2.17).
1
s + 1 = 0; s = - .
(2.17)

Prin urmare :

y 2 (t) =

ce

(2.18)

Pentru t=0 din (2.14) se obine (2.19):

y(0) = y() + c
c = y(0) - y()

(2.19)

n concluzie, expresia general a rspunsului va fi:

y(t) = y() + [ y(0) - y() ] e

(2.20)

Astfel, dac ntr-un circuit de ordinul nti acioneaz doar surse de

tensiune sau curent continue (variaii treapt ale semnalului) se poate scrie
expresia rspunsului y(t) (2.20) pentru orice tensiune sau curent tranzitoriu
din circuit conform relaiei de mai sus, determinnd n prealabil valoarea
iniial y(0), cea final y() i constanta de timp a circuitului.
Cu ajutorul relaiei de mai sus se poate determina intervalul de timp
t = t"-t' n cursul cruia funcia de variaie exponenial, y(t), crete de la
valoarea y(t') la valoarea y(t"). Se poate scrie (2.21):
- t'
y(t' ) = y() - [ y() - y(0)] e

10

(2.21)

de unde:
t ' = ln

y() - y(0)
y() - y(t' )

(2.22)

t" = ln

y( ) - y(0)
y() - y(t" )

(2.23)

i analog

Prin urmare:
t = t" - t ' = ln

y() - y(t' )
y() - y(t")

(2.24)

Aceast relaie (2.24) se poate utiliza la determinarea diverselor

intervale de timp cum ar fi durata impulsurilor, durata fronturilor etc.

2.3 Integrala Duhamel

Metoda permite calculul rspunsului unui circuit la un semnal de
intrare oarecare cunoscnd rspunsul circuitului la un semnal de tip treapt.
Semnalul treapt aplicat la intrarea circuitului poate fi un curent sau o
tensiune. Rspunsul circuitului, de asemenea, poate fi un curent sau o
tensiune. n funcie de natura electric a semnalelor de intrare i ieire se pot
defini urmtoarele funcii caracteristice ale circuitului (funcii indiciale):
1. Admitana indicial reprezint rspunsul n curent la un semnal de
tip treapt unitar de tensiune. Dac semnalele de intrare i ieire se refer la
aceeai bucl de circuit admitana indicial este de intrare, iar dac intrarea
se aplic n bucla m i rspunsul se determin n bucla k admitana indicial
este de transfer.
2. Impedana indicial reprezint rspunsul n tensiune la un semnal
treapt unitar de curent. Se definesc ca i la punctul precedent impedana
indicial de intrare i de tansfer.
3. Factorul de transfer indicial pentru tensiune (curent) definete
rspunsul de tensiune (curent) la un semnal treapt unitar de tensiune
(curent).
Funciile definite mai sus se numesc funcii indiciale ale circuitului
i se noteaz, n general, cu A(t). Dac se cunoate funcia indicial, metoda
permite calculul rspunsului circuitului la un semnal avnd o form
oarecare. Rspunsul unui circuit, utiliznd integrala Duhamel, se poate
calcula cu una din urmtoarele expresii:

11

di(t)
|t = A(t - )d
0 dt

e(t) = i(0) A(t) +

(2.25)

di(t)
|t = t - A ( )d
0 dt

e(t) = i(0) A(t) +

(2.26)

dA(t)
|t = i(t - )d
0 dt

e(t) = i(t) A(0) +

(2.27)

dA(t)
|t = t - i( )d
0 dt

e(t) = i(t) A(0) +

(2.28)

Unde
i(t) reprezint semnalul (tensiune sau curent) aplicat la intrare;
i(0) reprezint valoarea semnalului aplicat la intrare la momentul t
= 0;
e(t) reprezint rspunsul circuitului (curent sau tensiune);
A(t) reprezint funcia indicial a circuitului.

2.4 Calculul operaional

Aceast metod de analiz a funcionrii circuitelor liniare are la
baz transformata Laplace direct i invers.
Prin aplicarea transformatei Laplace se trece din domeniul timpului
n domeniul variabilei complexe s. Transformata Laplace direct este
definit prin relaia (2.29):

dou polinoame prime ntre ele, originalul f(t) se poate obine

descompunnd n fracii simple pe F(s) i nsumnd originalele acestora.
Proprietile transformatei Laplace i ale inversei sale se refer n
special la corespondena ntre anumite operaii definite n domeniul timp i
respectiv n domeniul complex. Printre acestea este semnificativ
transformarea operaiilor de derivare i de integrare aplicate funciilor din
domeniul timp n operaii algebrice aplicate imaginilor lor. Datorit acestui
fapt, rezolvarea unor clase de ecuaii difereniale, a unor ecuaii integrale,
calculul unor integrale, etc. pot fi aduse la probleme mai simple, adesea
chiar la probleme de algebr n domeniul complex. Determinnd soluia
problemei transformate, soluia problemei iniiale se poate afla aplicnd
transformata Laplace invers. Metodele de acest tip se numesc metode
operaionale.
Una dintre cele mai importante aplicaii ale transformatei Laplace
este metoda operaional de rezolvare a ecuaiilor liniare cu coeficieni
constani.
Pentru a caracteriza n mod complet i univoc comportarea
circuitelor liniare (i n general a oricrui sistem liniar) se poate utiliza
noiunea de funcie de transfer sau transmitan, notat cu H(s). Aceasta se
definete ca raportul dintre transformata Laplace a semnalului de ieire i
transformata Laplace a semnalului de intrare, n condiii iniiale nule. Ea
este valabil numai pentru circuite liniare a cror comportare poate fi
descris prin ecuaii difereniale liniare cu coeficieni constani, respectiv
(2.31) care, dup aplicarea transformatei Laplace pentru condiii iniiale nule
conduce la forma (2.32):

F(s) = f ( t ) e st dt = Lf ( t )

(2.29)

Funcia f(t) se numete original, funcia complex F(s) n care

s=+j, se numete transformat sau imagine, iar L se numete operatorul
de transformare Laplace. Plecnd de la imaginea F(s) din domeniul
complex, se poate gsi originalul prin transformata Laplace invers definit
de relaia (2.30):
L1[F(s)] = f(t) =

1
2j

+ j

st
F(s) e ds

- j

(2.30)

n problemele practice nu se utilizeaz aceast formul pentru

determinarea originalului, ci teoremele de descompunere ale lui Heaviside.
Conform uneia dintre aceste teoreme, dac F(s) este definit ca raportul a

12

d j ue m d j ui
= bj j
j= 0
dt j
dt

(2.31)

A(s) Lu e = B(s) Lu i

(2.32)

aj

j= 0

din care rezult expresia funciei de transfer (2.33):

H(s) =

Lu e B(s)
=
Lu i A(s)

(2.33)

Din punct de vedere matematic, funcia de transfer reprezint o

fracie raional, sub forma raportului a dou polinoame ordonate n raport
cu variabila complex s. Analiza circuitelor a artat c orice funcie de

13

transfer H(s), care aparine unui circuit liniar, cu parametri concentrai, este
exprimabil sub forma unei fracii raionale, real pentru s real. Ecuaia
obinut prin anularea numitorului constituie ecuaia caracteristic a
circuitului (sistemului) i determin regimul tranzitoriu al acestuia.
Utilitatea funciei de transfer deriv din simplitatea operaiilor
matematice bazate pe aceast funcie i a interpretrilor fenomenologice
directe i simple care rezult.
Astfel n problema analizei circuitelor liniare se consider cunoscut
semnalul de intrare ui(t) i funcia de transfer H(s), i intereseaz
determinarea semnalului de ieire ue(t), respectiv:
Lu e = H(s) Lu i

(2.35)

Din cele artate rezult c metoda de analiz a circuitelor pentru

impulsuri cu ajutorul calculului operaional implic parcurgerea
urmtoarelor etape:
se determin funcia de transfer a circuitului H(s);
se calculeaz transformata Laplace a semnalului de intrare Lui, cu
ajutorul relaiei (2.29) sau a tabelelor;
se calculeaz transformata Laplace a rspunsului prin nmulirea
funciei de transfer H(s) cu transformata Laplace a semnalului de
intrare (2.34);
se determin funcia original corespunztoare transformatei
Laplace a rspunsului, cu ajutorul relaiei (2.30) sau conform
teoremelor de descompunere ale lui Heaviside.

2.5 Analiza armonic a semnalelor

Analiza armonic are o aplicabilitate mai restrns n studiul
circuitelor de impulsuri. Utilizarea analizei armonice este recomandat
pentru studiul circuitelor care prezint proprieti selective n privina
frecvenei. Orice funcie care definete un semnal periodic sau aperiodic se
poate dezvolta n serie Fourier dup funciile ortogonale sinus i cosinus.
Considernd un semnal periodic f(t), de perioad T, acestuia i se poate
asocia seria Fourier trigonometric (2.37) in care 0=2/T reprezint

14

C0
+ (Cn cos n0 t + S n sin n0 t)
2 n =1

f(t) =

(2.37)

Coeficienii Cn i Sn se numesc coeficieni Fourier i sunt dai de

(2.38) si (2.39):

Cn =

(2.34)

de unde aplicnd transformata Laplace invers rezult:

u e ( t ) = L1 [H(s) Lu i ]

frecvena armonicei fundamentale a semnalului (dei la o analiz atent se

poate observa c reprezint de fapt o pulsaie).

2T
f(t) cos n0 t dt
T0

Sn =

2T
f(t) sin n0 t dt
T0

n = 0,1,2,...

(2.38)

n = 1,2,...

(2.39)

Dac f(t) satisface condiiile lui Dirichlet n jurul unui punct t,

atunci seria (2.37) este convergent i are suma egal cu:
1
(2.40)
[f(t - 0) + f(t + 0)] .
2
Seria (2.37) se mai poate scrie sub forma seriei armonice din
f(t) =

(2.41):

f(t) = An cos (n0 t + n )

n =0

(2.41)

n care:
A0 =

S
C0
, A n = Cn 2+Sn 2 , n = -arctg n
2
Cn

(2.42)

Ansamblul de mrimi {An}, {n} alctuiesc structura spectral a

semnalului f(t). Mrimile An, numite amplitudinile armonicelor, sunt
invariante fa de o translaie a timpului t t- i reprezint mrimi
msurabile fizic cu analizoarele de frecven.
Forma complex a seriei Fourier este (2.43):
f(t) =

1 +
C n e j n 0 t
2 n = -

(2.43)

unde:

C n = C (n0 ) =

2T
- jn t
f(t)e 0 dt
T0

(2.44)

Din comparaia relaiilor (2.37) i (2.41) cu (2.43) rezult:

(2.45)

15

C (n0 ) = C n jSn = A n e j n

Relaia (2.44) definete transformata Fourier a semnalului periodic

f(t). Ea este o funcie de ordinul armonicei n i este o reprezentare a
semnalului f(t) n domeniul frecven.
Informaiile privind amplitudinile i fazele componentelor sunt
cuprinse n funcia C(n0) care, de regul, este complex i este denumit
spectrul de frecven al funciei f(t). Fiindc n ia numai valori ntregi,
spectrul unei funcii periodice este un spectru de linii.
Spectrul lui f(t) poate fi pus sub forma:

C (n0 ) = C (n0 ) e j(n0 )

(2.46)

Funcia |C(n0)|, ca funcie de ordinul armonicei n, se numete

spectrul de amplitudini, iar (n0) este spectrul de faze al lui f(t).
i n cazul semnalelor aperiodice este posibil s se reprezinte
semnalul ca o sum (integral) de semnale elementare, n mod analog
cazului semnalelor periodice.
Funciile aperiodice pot fi considerate c provin din funcii
periodice la care perioada T crete fr limit. n acest caz funcia periodic
tinde spre o funcie aperiodic.
Dac perioada T tinde la infinit, 0=2/T devine o mrime
diferenial d, iar variabila discret n0 tinde spre variabila continu . n
acest caz spectrul se poate scrie:
C(n 0 ) =

T
2T
f ( t )e jn0 t dt = 0 f ( t )e jn0 t dt

0
T0

(2.47)

iar:

C (n 0 ) T
= f (t)e - j n0 t dt
0
0

(2.48)

tinde spre o limit care se noteaz cu S(),a crei expresie este:

S () = lim

C (n 0 )
= f (t)e - jt dt = F[f( t )]
0
-

(2.49)

i care reprezint transformata Fourier sau imaginea Fourier a funciei

aperiodice f(t).
Funcia spectral S() mai poart numele de densitate spectral,
deoarece este limita raportului spectrului C(n 0) mprit cu frecvena 0

16

cnd 0 d. Avnd n vedere cele menionate, mrimea S()d poate fi

interpretat ca fiind o component spectral.
Dac se consider expresia lui f(t) dat de (2.43) se obine (2.50):
f (t)= lim

1
2

jn t
C(n 0 )e 0 = lim 2
n=-
T
n=-

C (n 0 ) jn0 t
e
0
0

(2.50)

Relaia (1.35) permite calculul transformatei inverse.

f (t )=

1
2

j t
S()e d

(2.51)

Relaiile (2.50) i (2.51) sunt valabile numai dac:

+

f(t)dt <

(2.52)

Relaia (2.51) arat c o funcie aperiodic f(t) este sintetizat de un

numr infinit de mare de componente sinusoidale ejt, avnd amplitudini
infinit mici 1/2S()d. Frecvena acestor componente ia toate valorile n
domeniul continuu (- ,).
Pentru a determina armonicele care ar trebui s intre n definirea
unui impuls cu ajutorul analizei armonice, astfel ca aceast reprezentare s
se fac ct mai exact, se introduce noiunea de lime activ a spectrului
unui impuls. Aceasta reprezint banda minim a spectrului care include
armonicele ce determin forma impulsului cu precizia dorit. Prin precizie
se definete atingerea unui grad de asemnare ntre fronturile impulsului real
i cele reconstruite cu ajutorul armonicelor cuprinse n limea activ a
spectrului. Funciile ce caracterizeaz proprietile frecveniale ale
circuitelor se numesc funcii de transfer armonice. Acestea sunt funcii
complexe i pot s aib caracter de impedan, admitan sau factor de
transfer. ntruct transformata Fourier reprezint un caz particular al
transformatei Laplace, funciile de transfer armonice se pot obine din
funciile de transfer operaionale prin substituia s=j.
n capitolul destinat analizei circuitelor liniare prin metoda
calculului operaional s-a artat c funcia de transfer operaional a unui
circuit electric liniar cu parametri concentrai reprezint o fracie raional
sub forma raportului a dou polinoame. Rezult c i funcia de transfer
armonic a unui circuit liniar se poate exprima prin raportul a dou
polinoame (2.53):

17

K(j) =

F [ y(t)]
Y(j)
B(j)
=
; k(j)=
=M() e -j()
F [ x(t)]
X(j)
A(j)

(2.53)

Reprezentarea funciei M() ce descrie variaia modulului funciei

de transfer poart numele de caracteristic de modul iar reprezentarea
funciei (), caracteristica de faz. Pe abscis se reprezint sau dec
(unde dec = log ), iar pe ordonat modulul M sau MdB (unde MdB = 20 log
M) respectiv faza n radiani sau grade.
Pe baza acestor reprezentri se pot defini urmtoarele mrimi
caracteristice:
fj, fs frecvena inferioar de tiere, respectiv frecvena superioar de
tiere. Se definesc ca frecvenele la care modulul M este 1 / 2 din
valoarea sa maxim (sau MdB scade cu 3 dB fa de valoarea
maxim).
banda de trecere -intervalul de frecvene dintre fj i fs. Se apreciaz
c n banda de trecere modulul nu sufer modificri importante.
Analiza circuitelor pentru impulsuri utiliznd metoda de analiz
armonic a semnalelor presupune parcurgerea urmtoarelor etape:
se determin funcia spectral a semnalului aplicat la intrarea
circuitului cu ajutorul transformatei Fourier directe;
se determin funcia de transfer armonic a circuitului K(j);
se determin funcia spectral a rspunsului;
cu ajutorul transformatei Fourier inverse se determin funcia ce
aproximeaz rspunsul circuitului n domeniul timp.

3. CIRCUITE PENTRU TRANSFORMRI

LINIARE
Rspunsul unui circuit format din elemente liniare va reproduce
forma semnalului aplicat la intrare dac acesta este armonic. n caz contrar
semnalul de intrare va suferi distorsiuni, fenomenul respectiv fiind cunoscut
sub denumirea de transformare liniar a semnalului.
Din categoria circuitelor liniare fac parte: circuitele cu elemente
pasive R, L, C; liniile de ntrziere, transformatoarele de impulsuri,
amplificatoarele de impulsuri. n continuare se va pune accent pe circuitele
cu elemente pasive RC, acestea fiind cele mai ntlnite n aplicaii.
Cunoaterea acestor circuite va pemite de asemenea explicarea unor
fenomene din tehnica impulsurilor apelnd la scheme echivalente de tipul
circuitelor RC. Se va analiza comportarea circuitelor pentru diferite tipuri de
semnale elementare aplicate la intrare: semnal sinusoidal, semnal treapt,
impuls, semnal rectangular, semnal exponenial i semnal liniar variabil.
Plecnd de la aceste semnale elementare se poate afla rspunsul la orice alt
tip de semnal aplicnd principiul superpoziiei.

3.1. Circuite liniare cu elemente pasive R, L, C

Circuitele R, L, C prezint o importan practic deosebit care
deriv din numeroasele lor aplicaii. Aceste circuite sunt folosite n
generatoare de impulsuri, osciloscoape, comanda circuitelor basculante,
calculatore analogice, formatoare de impulsuri etc. Studiul acestor circuite
permite de asemenea explicarea unor fenomene care apar datorit existenei
unor componente R, L, C nedorite i stabilirea unor msuri pentru a reduce
distorsiunile introduse de aceste elemente.

3.1.1 Circuite RC trece sus

18

19

Circuitul RC din figura 3.1 reprezint un filtru trece-sus. Reactana

capacitiv variaz invers proporional cu frecvena, valoarea sa scznd cu
creterea frecvenei. Circuitul se comport deci ca un divizor de tensiune al
crui raport de divizare depinde de frecven. Dac semnalul aplicat la
intrare este nesinusoidal, componentele sale de frecven nalt apar la ieire
cu o atenure mai mic dect componentele de joas frecven. Circuitul se
comport ca un filtru trece sus. La frecven zero, reactana capacitiv
devine infinit, deci componenta continu a semnalului aplicat la intrare nu
apare la ieire. Datorit acestei proprieti circuitul se mai numete i circuit
de separare i se utilizeaz pentru separarea circitelor n curent continu.

Caracteristica de filtru trece sus a circuitului se poate observa dac

se reprezint n diagrame logaritmice modulul i faza funciei de transfer.
Pentru a obine reprezentarea n plan logaritmic se traseaz caracteristicile
corespunztoare fiecrui factor din componena funciei de transfer (3.4) i
se nsumeaz grafic caracteristicile obinute. Pe abscis se reprezint n
decade dec=log10() iar pe ordonat modulul n decibeli MdB=20log10(M),
respectiv faza. O mrime caracteristic a circuitului o reprezint frecvena
inferioar de tiere, care se definete ca valoarea frecvenei pentru care se
obine o atenuare cu 3 dB a semnalului de ieire fa de valoarea sa maxim
( o valoare a factorului de amplificare de 0,707 din valoarea sa maxim).

C
R

Ui(t)

y1(j)=Tj
y2(j )=1/(1+Tj )

Ue(t)

(3.4)

Figura 3.1.

n continuare se va analiza comportarea acestui circuit pentru

diferite semnale aplicate la intrarea lui.

b. Semnal treapt
Pentru a determina rspunsul circuitului la un semnal treapt de
amplitudine U se va aplica relaia (3.5) dedus din (2.20):

a. Semnal sinusoidal
S considerm c se aplic la intrarea circuitului din figura 3.1 un
semnal sinusoidal de forma (3.1):

ue(t) = ue() + [ ue (0) - ue () ] e-t /

unde:

ui(t)= Ui sin(t)

(3.1)

ue(0)=U, ue()=0 i = RC.

Rspusul circuitului RC trece sus la semnal treapt devine (3.6):

Semnalul de ieire va fi de forma (3.2):

ue = Ue

(3.2)

ue(t)=Ue sin(t+)

Rspunsul circuitului este nedistorionat, influena circuitului

manifestndu-se asupra amplitudinii i fazei semnalului de ieire.
Funcia de transfer armonic a circuitului are expresia (3.3) unde T=RC
reprezint constanta de timp a circuitului.
Y(j ) =

F(u e)
=
F(ui)

R
1
R+
jC

20

T j
1+ T j

(3.6)

Timpul de ncrcare a capacitii C, pe care l putem defini ca

timpul de cdere al tensiunii ue de la 0,9U la 0,1U (3.7)
ue(t1)=0,9U
ue(t2)=0,1U
este dat de relaia (3.8) dedus in (2.24):
t c = t 2 - t1 = ln

(3.3)

(3.5)

0,9 U
u e () - u e ( t1)
u (t )
= ln e 1 = ln
= 2,2
0,1 U
u e ( ) - u e ( t 2)
u e ( t 2)

21

(3.7)

(3.8)

n momentul t=ti impulsul de la intrare are un salt ce se transmite

prin condensatorul C la iesirea circuitului, care va avea i ea un salt de U i
n continuare tinde asimptotic spre zero conform relaiei (3.10):

ui(t)
U
t
ue(t)
U
0.37U

u e (t) = u e () + [u e ( t i +) - u e ()] e

t
Figura 3.2.

u e (t) = U (e

c. Semnal impuls
Un impuls ideal are forma din figura 3.3, fiind considerat ca suma a
dou semnale treapt de amplitudine +U i -U aplicate la momentul t=0 i
respectiv t=ti.
ui(t)
U
t
ti

ui1(t)

ti
RC

- 1) e

t-ti
RC

(3.10)

t -t i
RC

Se poate observa c datorit trecerii printr-un circuit RC trece sus

impulsul este distorsionat cu att mai mult cu ct constanta de timp a
circitului este mai mic dect durata impulsului. Pentru a obine distorsiuni
neglijabile este necesar s se aleag o constant de timp RC mult mai mare
dect durata impulslui. n figura 3.4 sunt date rspunsurile circitului RC
trece sus pentru o constant de timp mult mai mare (3.4.a) i respectiv mult
mai mic (3.4.b) dect durata impulsului. Indiferent de valoarea constantei
de timp RC, aria de deasupra abscisei este intotdeauna egal cu aria de sub
abscis, deoarece componenta continu a rspunsului este nul, datorit
prezenei condensatorului C.
ue(t)
RC >> ti

U
t

ti

a.

ui2(t)
ue(t)

t
-U

RC << ti

ue(t)

ti

b.

U
ti

-U

Figura 3.4.

U
Figura 3.3.

n intervalul [ 0, ti ] rspunsul circitului este acelai ca la un semnal

treapt (3.9):

ue = U e

t
RC

22

(3.9)

d. Semnal rectangular
Aa cum am mai artat, prin semnal rectangular se nelege un ir
de impulsuri cu perioada de repetiie comparabil cu durata regimului
tranzitoriu a circuitului prin care se transmite.

23

ue(t)

U 1' =

U1
U'1

U'1
U

U '2 = -

t
U'2

U2

T2

T1

ue(t)
U1
U'1

U'1
U
U'2

Circuitul RC trece sus are rolul de a separa unele circuite n curent

continuu. Componenta continu la ieirea unui astfel de circuit este zero.
n cazul general rspunsul unui circuit RC la un semnal rectangular
este dat n figura 3.5, unde valorile U1, U1', U2 i U2' sunt date de relaiile:

T1
RC

(3.11)

U 2 = U 1' - U
U '2 = U 2 e

(3.12)

T2
RC

(3.13)

U1 = U'2 + U

(3.14)

Pentru cazul particular T1=T2=T/2 (figura 3.6) din relaiile

(3.11)(3.14) se obin (3.15)...(3.20) (cu notaia x=T/2RC):
-x

U2 = U1 e U
U1=U+U2 e-x = U+(U1 e-x U) e-x = U(1-e-x)+U1 e-2x
U1 =
U2 =

U (1 - e -x )
1 - e -2x
U
1 + e -x

U
1 + e -x

e x - U = - U1

24

1+ e

-x

e x = -

U
1+ ex

U
= - U 1'
1 + ex

(3.19)
(3.20)

e x = 1 -

x
+ ...
1

(3.21)

ex =1+

x
+ ...
1

(3.22)

1
= 1- x + x 2 + ...
1+ x

Figura 3.6.

U 1' = U 1 e

e x =

T/2

U2

1+ e

-x

Folosind dezvoltrile n serie din relaiile (3.21), (3.22), (3.23) i

(3.24) se obin pentru T << RC ( respectiv T/2RC << 1; x << 1 ) relaiile (3.25)
i (3.26):

Figura 3.5.

T/2

1
= 1 + x + x 2 + ...
1- x
T
U
x
U
U 1
U
)
(1 +
(1 + ) =
=
=
U1
x
4RC
2
2
2
2
1+1- x
12

U'1

U
U 1
U
x
U
T
=
= (1 - ) = (1 )
1+1+ x 2 1+ x 2
2
2
4RC
2

(3.18)

(3.24)
(3.25)

(3.26)

Cderea pe palier (P) a unei tensiuni de form dreptunghiular

(3.27) reprezint raportul dintre valoarea absolut a variaiei U a tensiunii
de ieire n timpul ncrcrii sau descrcrii condensatorului C i
amplitudinea impulsului U. Se exprim n procente.
P=

(3.15)
(3.16)
(3.17)

(3.23)

U
100%
U

(3.27)

Pentru T1=T2=T/2 avem (3.28):

P=

T
U1 - U1
100
100 %
U
4RC

25

(3.28)

Cderea pe palier reprezint tocmai distorsiunea introdus de

circuitul RC de separare. Pentru obinerea unei distorsiuni sub 1% este
necesar s se aleag o constant de timp a circuitului de cel puin 25 ori mai
mare dect perioada de repetiie a impulsului.

u e (t ) =

U
(e RC - e T )
T
1RC

(3.33)

Dac se noteaz x = t / T, y = ue / U, n = RC / T se obine (3.34):

e. Semnal exponenial

y=

Analiza rspunsului circuitului RC trece sus n cazul semnalelor de

intrare prezentate anterior s-a realizat considernd semnalele ideale, cu
fronturi nule. Rezultatele obinute sunt valabile i n cazul circuitelor cu
constante de timp mari fa de durata finit a fronturilor semnalului. n
continuare se va determina rspunsul circuitului la semnale cu fronturi de
durate finite, de form exponenial, descrise de ecuaia (3.29):
u i (t ) = U

t
(1 - e T

n
(e x - e n )
1- n

n figura 3.7 se reprezint grafic rspunsul circuitului pentru

diferite valori ale parametrului n.
y

ui
U

n=100

(3.29)

n=1

unde T este o mrime caracteristic semnalului, de dimensiunea unei

constante de timp.
Rspunsul circuitului se va determina utiliznd metoda integralei
Duhamel din (3.30):
t

du i (t )
|
dt
0

u e (t ) = u i (0) A(t ) +

t=

A(t - )d

A(t) = e

u i (0) = 0

(3.31)

U U du i
|t = = e T |t = = e T
dt
T
T
Rezult (3.32) de unde, prin integrare, se obine o ieire de forma

(3.33).

U - T RC
e
d
u e (t ) = e
0 T
t

26

Figura 3.7.

Dac RC >> T se obine ye- x / n sau ue=U e- t / RC, ceea ce reprezint

rspunsul circuitului la semnal treapt.

3.1.2 Circuitul RC trece-sus ca circuit de difereniere

t
RC

n=10

n=0.1

(3.30)

n care sunt valabile notaiile din (3.31).

-

(3.34)

(3.32)

Prin definiie, rspunsul unui circuit de difereniere este

proporional cu derivata semnalului n raport cu timpul. Pentru realizarea
circuitelor de difereniere n sensul strict al acestei definiii ar fi necesar
utilizarea unor amplificatoare operaionale ideale (amplificare i impedan
de intrare infinite). n tehnica impulsurilor nu este necesar o difereniere a
semnalelor n sens matematic, circuitele de difereniere fiind folosite pentru
formarea impulsurilor de durat mic (ascuite) din impulsuri de durat
mare.
Tensiunea de la ieirea circutului RC trece sus este dat de relaia
(3.35):

27

u e (t ) = i (t ) R = C

d ( ui - ue )
du c
R = RC
dt
dt

(3.35)

Aa cum s-a mai artat, rspunsul circuitului RC trece sus la un

semnal de intrare de tip impuls ideal (fronturi nule) n cazul n care ti >> RC
are forma din figura 3.8.
ui

Dac elementele circuitului se aleg astfel ca tensiunea de ieire s

fie mult mai mic dect tensiunea de intrare relaia (3.35) devine (3.36) i
circuitul poate fi folosit ca i circuit de difereniere.

ti

ue

u e (t ) RC

du i
dt

Condiia ui >> ue este ndeplinit cu att mai bine cu ct cderea de

tensiune pe R este mai mic dect cderea de tensiune pe C, adic reactana
capacitii este mult mai mare dect rezistena R (3.37).
1
>> R sau RC << 1 .
(3.37)
C
Dac la intrare se aplic un semnal sinusoidal (armonic), ui= Ui
sin t, rspunsul circuitului va fi dat de relaia (3.38), unde sunt valabile
(3.39) i (3.40).
(3.38)
ue=Ue sin( t+ )

Ue =

U
1
1+

RC

= arctan

5RC

(3.36)

1
RC

(3.39)

Figura 3.8.

Rspunsul prezentat difer de derivata matematic a semnalului n

care apar impulsuri Dirac cu polaritate pozitiv (t=0) i respectiv negativ
(t=ti). Cu toate acestea el corespunde unui circuit de difereniere ideal. Un
circuit de difereniere real conine pe lng componentele RC ale circuitului
i o serie de elemente parazite care determin o distorsionare a rspunsului
fa de forma prezentat n figur.
Schema echivalent a unui circuit RC de difereniere real se
prezint n figura 3.9, unde Rg este rezistena de ieire a generatorului de
semnal; R0 impedana caracteristic a cablului de msur; C'p capacitatea
parazit de ieire a generatorului; C''p capacitatea parazit de intrare a
aparatului de msur (osciloscop).
Rg

(3.40)

ui

C'p

ug

R0

u1
R

u2

C"p

Figura 3.9.

i n acest caz, pentru ca rspunsul s fie mai apropiat de valoarea

derivatei este necesar ca Ue << U i / 2. Se poate observa c aceste
condiii sunt ndeplinite pentru RC << 1.
Dac semnalul aplicat la intrare este nesinusoidal aceast
inegalitate trebuie ndeplinit pentru toate componentele armonice care sunt
cuprinse n limea activ a spectrului, deci maxRC << 1.

Considerm c semnalul generat ug este un semnal treapt. n

aceast caz forma semnalului ui este dat de relatia (3.41).
ui = U(1-e-t /T), unde T = RgC'p
Pentru u1 se va scrie (3.42) cu notaia din (3.43)
t

3.1.3 Circuite de difereniere reale

u1 = U

RC
(e T - e RC )
T - RC

(3.42)

RC
RC - T

(3.43)

U' = U

28

(3.41)

29

Pentru a determina forma semnalului u2 se rescrie expresia lui u1

sub forma (3.44) de unde se poate constata c acest semnal se compune din
dou semnale exponeniale.
-

t
T

u1 = U [(1 - e ) - (1 - e

t
RC

(3.44)

)]

ug
U
t
ui
ui

Rspunsul unui circuit RC trece jos la un semnal exponenial (ce se

va studia n subcapitolul urmtor) este dat de relaia (3.45) unde n=RC/T.
1 - T n - RC
e )
e n -1
n -1

(3.45)

n acest caz, rspunsul circuitului R0Cp la semnalul u1 va fi de

forma (3.46) n care u2 este dat de relaia (3.47) cu n1 dat de (3.48), iar u2
este dat de (3.49) cu n2 dat de (3.50).

u 2 = u '2 - u "2

(3.46)

n
1
R C"
u '2 = U ' 1 +
e T - 1 e 0 p
n1 -1
n1 -1

n1 =

u"2

R 0 C "p

(3.47)

(3.48)

R g C 'p

1 RC n2 R0C"p
= U 1 +
e e

n2 - 1
n2 - 1

'

n2 =

R 0 C"p

(3.49)

(3.50)

RC

Reprezentarea grafic a rspunsului circuitului de difereniere real

este prezentat n figura 3.10, avnd amplitudinea data de relaia (3.51) i
timpii de ridicare (tr) i de coborre (tf) dai de (3.52)
U" = U '

n2
1 n 2

' 2
" 2
t r 1,05 (R g C p ) + (R 0 C p )

30

ui

U
U

u e (t ) = U (1 -

t
u1

(3.51)

t f = 2,2RC

(3.52)

u1

u2
ui

U
U
U

u1
tr

tf
Figura 3.10.

Influena capacitilor parazite C'p i C''p se poate neglija dac se

alege C=(45)(C'p+C''p). O mrire a capacitii C peste aceast limit ar
duce la o micorare corespunztoare a rezistenei R pentru o constant de
timp dat. Valori mici ale rezistenei R nu sunt recomandate deoarece
ncarc suplimentar generatorul de semnal i micoreaz amplitudinea
rspunsului.
n afar de elementele parazite care intervin n circuitele de
difereniere, mai trebuie luat n considerare i durata fronturilor semnalului
de intrare. De regul, durata finit a fronturilor semnalului de intrare duce la
micorarea amplitudinii impulsurilor de ieire, al cror front anterior de
asemenea nu mai este infinit de scurt ca i n cazul ideal. Se consider c
durata impulsurilor de ieire reprezint suma duratelor frontului semnalului
de intrare, ceea ce determin ca la ieirea unui circuit de difereniere s nu se
obin un impuls mai scurt dect durata fronturilor tensiunii de intrare.
Durata fronturilor tensiunii se poate neglija dac: ti 0.2RC
n aceste condiii amplitudinea impulsului de la ieire atinge 90%
din mrimea saltului tensiunii la intrare, iar durata fronturilor impulsurilor
de la ieire reprezint mai puin dect o zecime din durata impulsului.

3.1.4 Circuitul RC trece-jos

31

Circuitul RC din figura 3.11 reprezint un filtru trece jos. Reactana

condensatorului variaz invers proporional cu frecvena, valoarea sa
scznd cu creterea frecvenei. Circuitul se comport deci ca un divizor de
tensiune al crui raport de divizare depinde de frecven. Dac semnalul
aplicat la intrare este nesinusoidal, armonicele de frecven nalt apar la
ieire cu o atenuare mai mare dect armonicele de frecven joas.

u e (t ) = u e () + [u e (0) - u e ( )]e

u e (t ) = U (1 - e
C

(3.56)

Pentru condiiile cunoscute ue(0)=0 i ue()=U, se obine (3.57).

R
Ui(t)

t
RC

(3.57)

Ue(t)

Figura 3.11.

Ca i n cazul circuitului RC trece-sus se va analiza comportarea

circuitului pentru diferite forme de semnale aplicate la intrare.

a. Semnal sinusoidal
Funcia de transfer armonic a circuitului are expresia (3.53) unde
=RC reprezint constanta de timp a circuitului.

Reprezentarea grafic a rspunsului circuitului este dat n figura

3.12. Timpul de cretere (tr) al semnalului de ieire (3.58) se definete ca
intervalul de timp n care acesta crete de la 0,1 la 0,9 din valoarea sa final.
Aceast valoare poate fi calculat n funcie de constanta de timp a
circuitului.
ui(t)
U
t
ue(t)

1
F (u e )
1
1
jC
Y ( j ) =
=
=
=
1
F (u i ) R +
1 + RC j 1 + j
jC

U
0.9U

(3.53)

0.1U

t2

t1
tr

Figura 3.12.

Modulul funciei de transfer va fi dat de (3.54) iar faza de (3.55).

2

A() = {Im [Y ( j)] } + {Re [Y ( j)] } =

t r = t 2 - t1 = ln

1 + (R C )

Im [ Y ( j)]
() =
= - arctan ( R C )
Re [ Y ( j)]

(3.58)

(3.54)
(3.55)

Dac se reprezint n diagrame logaritmice modulul i faza funciei

de transfer se poate observa caracterul de filtru trece jos al circuitului.
Pulsaia i respectiv frecvena de tiere au valoarea C=1/ =1/RC respectiv
fS=1/2RC.

b. Semnal treapt
Rspunsul la un semnal treapt se obine aplicnd relaia (3.56).

32

U - 0.1U
u e () - u e ( t1)
= ln
= ln 9 = 2.2
U - 0.9U
u e ( ) - u e ( t 2 )

Dac nu se cunoate expresia relaiei (3.58) se poate scrie (3.59) i

(3.60), obinndu-se (3.61):

u e ( t1 ) = 0.1 U = U(1 - e
t
1
e RC

= 0,9

t1 = RC ln

u e ( t 2 ) = 0,9 U = U (1 - e

t2
RC )

t
- 1
RC

1
= 0,1 RC
0,9
t 2 = 2,3 RC

t r = t 2 - t1 = 2,2 RC

33

(3.59)

(3.60)
(3.61)

Timpul de cretere poate fi exprimat i n funcie de frecvena de

tiere (3.62):
1
0,35
t r = 2,2 RC = 2,2
=
.
(3.62)
2 f s
fs

c. Semnal impuls
Ca i n cazul circuitului RC trece-sus, rspunsul circuitului la un
semnal impuls se determin ca suma rspunsurilor la dou semnale de tip
treapt.
ui

Dac timpul de cretere tr ( tr=2,2RC ) al circuitului este mic n

comparaie cu T1, T2 rspunsul su va reproduce aproximativ forma
semnalului (fig. 3.14 b). n cazul n care constanta de timp a circuitului este
comparabil cu duratele T1, T2, ecuaia poriunii cresctoare a rspunsului
este o exponenial ce tinde spre valoarea staionar U' cu o constant de
timp RC (3.65), n care s-a notat cu U1 valoarea iniial a poriunii
cresctoare a rspunsului.

u e1 (t ) = U + (U1 - U )e

t
RC

(3.65)

ui(t)
ti

a.

ue

ti << RC

b.

c.

Figura 3.13.

t
RC )

(3.63)

u e (t ) = U (1 - e

ti
tti

RC ) e RC

(3.64)

U
ue(t)

U
ue(t)
U2
U ue1
ue2
U U1

U2

U
d.

U1
Figura 3.14.

n mod similar se obine ecuaia poriunii descresctoare a

impulsului (3.66).
u e 2 = U + (U 2 - U )e

Pentru ca distorsiunile introduse de circuit asupra semnalului de

intrare de tip impuls s fie neglijabile este necesar ca elementele circuitului
s satisfac relaia RC << ti.

d. Semnal rectangular
Ca i n cazul circuitului RC trece sus, i rspunsul circuitului RC
trece jos la un semnal rectangular depinde de constanta de timp a circuitului
(vezi fig. 3.14).

34

ue(t)

n intervalul [0, ti] rspunsul este dat de relaia (3.63) iar n

intervalul (ti, ) de relaia (3.64).

u e (t ) = U (1 - e

T2

ue

ti >> RC

T1

t
RC

(3.66)

Pentru simplitatea expresiilor, ecuaiile de mai sus sunt scrise

considernd originea timpului n momentul aplicrii frontului semnalului
care determin rspunsul circuitului.
Se poate astfel observa c ue1(0)=ue2(T2)=U1 i ue2(0)=ue1(T1)=U2.
Valorile U1 i U2 pot fi determinate din relaiile scrise anterior.
Dac semnalul rectangular este simetric T1=T2=T/2 atunci valorile
tensiunilor U' i U'' raportate la valoarea componentei continue sunt date de
U' = -U'' = U/2.

35

n acest caz se poate scrie (3.67) i (3.68):

U 2 = U + (U1

- U )e 2 RC

(3.67)

T
2 RC

(3.68)

U1 = U + (U 2 - U )e

Notnd x = T/2RC i nlocuind U' i U'' se scriu (3.69) pentru U2 i

(3.70) pentru U1.
U
U
U
U
U 2 = + [ - + (U 2 + ) e x - ]e x
2
2
2
2
U
U
2
U 2 (1 - e - 2x ) = (1 - 2e - x + e - 2x ) = (1 - e - x )
2
2

U2 =

U1 = -

U 1- e
T
unde x =
-x
2 1+ e
2RC

t ( k 1) T
RC

a. Uimed

(3.71)

uc
Uik

Udk

ue

(3.69)

ui(t)

b. Ucmed

U 1 - ex
2 1 + e x

-x

u c (t ) = u c ( ) + [u c (0) - u c ()]e

Ue cont=0
t

c.
Figura 3.15.

Se obine (3.72) i (3.73):

(3.70)

Dac T >> RC se poate observa c U2=U/2 i U1=-U/2 (fig3.14b) iar

dac T << RC U1=U2=0 (fig 3.14d). U1 i U2 sunt raportate la valoarea
componentei continue.

u c ( t ik ) = U c, k -1 + Ui, k = U + (U c, k -1 - U ) e
U ik = (U - U c, k 1 )(1 - e

ti

ti
RC

(3.72)
(3.73)

Dac ti / << 1 relaia (3.73) se poate aproxima prin (3.74):

3.1.4.1 Determinarea componentei continue la bornele unei

capaciti
Presupunem c la momentul t=0 la circuitul RC trece jos se
conecteaz un generator de semnal rectangular (fig 3.15a) de perioad T
mult mai mic dect constanta de timp a circuitului. n momentul conectrii
uc=0, iar n timpul primului impuls capacitatea C se ncarc. n pauza dintre
primul i al doilea impuls C se descarc, ns la inceputul celui de-al doilea
impuls ea nu a reuit s se descarce complet i la bornele sale rmne o
tensiune Uc1. n timpul celui de-al doilea impuls capacitatea se ncarc
suplimentar iar n pauz se descarc din nou.
Dac notm cu Uik creterea tensiunii pe capacitatea C, aceasta
se poate obine din relaia: (3.71) unde uc()=u, uc(0)=uc, k -1

36

U ik = (U - U c, k -1 )

ti

(3.74)

Dac se noteaz cu Udk tensiunea cu care se descarc capacitatea

n pauza dintre impulsuri se poate obine (3.75), de unde se obine (3.76):

u c (T t ik ) = U c,k 1 + U ik U dk = (U c,k 1 + U i ,k )e

Tti
RC

(u c () = 0 iar u c (0) = Uc,k -1 + Uik ))

U dk = (U c, k 1 + U ik )(1 - e

Tti

) (U c, k 1 + U ik )

37

T - ti

(3.75)

(3.76)

La conectarea generatorului, mrimea tensiunii la bornele

capacitii Uc,

k-1

este mic i creterea de tensiune

U T
du i
e
|t = =
dt
T

Uik depete

descreterea Udk. De aceea, de la o perioad la alta, tensiunea la bornele

capacitii Uc, k - 1 crete. n timp, pe msura creterii tensiunii la bornele
capacitii Uc, k-1, diferena U-Uc,k-1 scade, mrimea Uik scade iar Udk
crete. Ca urmare, dup un interval de timp determinat, n circuit se
instaleaz o stare de echilibru dinamic n care creterea de tensiune Uik n
timpul ncrcrii este egal cu scderea Udk n timpul descrcrii.
Valoarea medie a tensiunii la bornele capacitii UCmed n regim staionar

Introducnd aceste relaii n integrala Duhamel, n urma rezolvrii

integralei se obine (3.84):
x

y (t ) = ( 1 +

(3.77)

y(t)
1

dac n = 1

n=1
n=5
n=10
x

e. Semnal exponenial
Un semnal treapt cu front exponenial poate fi reprezentat prin
ecuaia (3.80).

u i (t ) = U (1 - e

t
T)

A(t

) = 1 - e RC

A(0) = u i (0) = 0

38

Figura 3.16.

Timpul de cretere al semnalului de intrare este dat de relaia:

tr1=2,2T. Timpul de ridicare al rspunsului circuitului la un semnal de intrare
treapt are valoarea tr2=2,2RC. Dac se noteaz cu tr timpul de cretere al
rspunsului circuitului la semnalul exponenial, se poate scrie urmtoarea
relaie empiric ntre aceste mrimi (3.85):

t r = 1,05 t 2r1 + t 2r 2

(3.80)

Rspunsul circuitului RC trece jos la un semnal de aceast form

poate fi determinat cu ajutorul integralei Duhamel, n care sunt valabile
egalitile din (3.81):
(3.81)
(3.82)

(3.84)

ui
U
n=1/2
n=1/5

(3.79)

n figura 3.15 este reprezentat modul de variaie a semnalului n

cazul aplicrii la intrarea unui circuit RC trece sus, la care Uc med = 0.

unde x=t/T, y=ue(t)/U i n=RC/T

n figura 3.16 sunt reprezentate rspunsurile circuitului RC trece
jos la un semnal exponenial, pentru diferite valori ale parametrului n.

Dac se neglijeaz mrimea Uik n comparaie cu Uc,k -1 i se

consider c Ucmed = Uc,k-1 se obine (3.78) de unde Uc med este dat de (3.79):
T - ti
t
( U - U Cmed ) i = U Cmed
(3.78)

U Cmed = U t i
T

1 -x n - n
e e ) dac n
n -1
n -1

y (t ) = 1 - (1 + x )e

poate fi determinat dac se consider Uik = Udk

T - ti
(U - U c, k -1 ) t i = (U c, k -1 + U ik )

(3.83)

(3.85)

Dac se ia n considerare c n=RC/T se obine (3.86):

n=

RC t r 2
=
T
t r1

iar

tr
= 1,05 1 + n 2
t r1

(3.86)

Din cele artate mai sus se poate deduce influena osciloscopului

asupra fronturilor semnalelor vizualizate. Dac la un osciloscop, care poate

39

fi reprezentat n mod simplificat ca un circuit RC trece jos, timpul de

cretere este mare, n acest caz timpul de cretere al semnalului oscilografiat
este mrit procentual cu valoarea timpului de ridicare al osciloscopului.
Dac se consider tr2 ca timpul de ridicare al spotului osciloscopului, pentru
ca timpul de cretere al semnalului oscilografiat (tr)s fie ct mai apropiat de
cel real (tr1) trebuie ca tr2 s fie ct mai mic. Dac tr2=tr1 timpul de ridicare al
semnalului oscilografiat este cu 53% mai mare dect al semnalului de
msurat iar dac tr2=(1/3)tr1 eroarea este de 10%. Deci osciloscopul trebuie
s aib o band de trecere de cel puin trei ori mai mare dect a circuitului
care se studiaz.

Dac elementele circuitului se aleg astfel nct cderea de tensiune

pe rezisten s fie mult mai mare dect pe condensator (UR >> UC), rspunsul
circuitului va reprezenta integrala semnalului de intrare n raport cu timpul,
n limitele unei anumite erori. Expresia tensiunii de intrare se poate scrie
(3.87):
du e (t )
+ u e (t )
dt

Rspusul circuitului la un semnal treapt este dat de relaia (3.90):

u e = U (1 - e

t
RC )

(3.90)

Dac descompunem n serie (pentru t/ << 1) obinem (3.91):

e

t
RC

1-

t 1t
+ ...
2

(3.91)

Rezult (3.92):

3.1.5 Circuitul RC trece-jos ca circuit de integrare

u i (t ) = R i (t ) + u e (t ) = RC

3.1.5.1 Determinarea erorii de integrare

t 1 t 2
t 1 t
t
U e = U - = U 1 = U - U max
2

Plecnd de la aceast expresie se poate deduce eroarea de integrare

ca n relaia (3.93) (figura 3.17):

=
(3.87)

Dac ue << ui se poate scrie (3.88) respective (3.89):

(3.92)

U max t i
t
= i
=
ti
2 2RC
U

(3.93)

ui(t)
U

du ( t )
u i (t ) RC e
dt

(3.88)

1
u e (t ) =
u i (t ) dt
RC

(3.89)

ue(t)

n cazul unui semnal de intrare sinusoidal, pentru a fi ndeplinit

condiia UR >> UC este necesar ca RC >> 1, iar n cazul unui semnal
nesinusoidal aceast condiie devine minRC >> 1 unde min reprezint
pulsaia armonicii de cea mai joasa frecven care intr n lrgimea activ a
spectrului.

40

umax

Umax
t
Figura 3.17.

Se impune pentru eroarea de integrare, de obicei o valoare de 0,1.

Cunoscnd eroarea rezult constanta de timp i implicit valoarea semnalului
obinut la ieire (0,20,3Ui max). Circuitele RC trece jos se pot utiliza pentru
selecia semnalelor de durate diferite i pentru eliminarea vibraiilor
contactelor macanice (vibraia dureaz 15-20 ms).

41

Alte condiii ce se pot impune n alegerea componentelor

circuitului sunt:
R s nu ncarce prea tare sursa de semmal.
C nu se poate alege mai mic dect capacitile parazite ce apar n
schem (care pot ajunge pn la sute de pF).

q0 = U

C1 C2
C1 + C 2

(3.97)

i deci
u 2 (0) =
u1 (0) =

3.1.6 Atenuatoare RC

q(0)
C2
q(0)
C1

C1
U
C1 + C 2

C2
U
C1 + C 2

(3.98)

Constanta de timp echivalent a circuitului este dat de relaia

Circuitul din figura 3.18 reprezint un atenuator RC. Considerm
c la intrarea circuitului se aplic o treapt de tensiune cu amplitudine U de
la o surs ideal (rezisten intern nul). n momentul conectrii apare un
salt mare de curent prin capacitile C1 i C2 i ca urmare la bornele lor se
obin salturile de tensiune u1(0) i u2(0).
u1

= (C1 + C2)

R1
R2

C2

R1 R 2
R1 + R 2

(3.99)

Tensiunile u1 i u2 vor tinde spre nivelele date n relaia (3.100):

u1 ( ) =

C1
ui

(3.99):

R1 U
R1 + R 2

u 2 ( ) =

R2 U
R1 + R 2

(3.100)

Rezult relaiile (3.101):

u2=ue

u1 (t ) =

Figura 3.18.

Pentru orice t0 se poate scrie (3.94) unde q1(t) i q2(t) sunt

sarcinile capacitilor C1 i C2 n momentul t. La momentul t=0 avem (3.95)
deoarece curentul trece prin capacitile C1 i C2.
u i (t ) = u1 (t ) + u 2 (t ) =

q1 (t )
C1

q1 (0) = q 2 (0) = q(0) = lim

q 2 (t )

(3.94)

C2
t

i dt

(3.95)

t 0
i infinit 0

R 1 U - R 1 - C 2 Ue -
+

R1 + R 2
R 1 R 2 C1 + C 2

Saltul iniial al tensiunii de ieire u2(0)=C1U/(C1+C2) este cu att

mai mare cu ct C1 este mai mare dect C2. Pentru C1 >> C2, u2(0)U adic
saltul tensiunii de intrare se transmite fr pierderi la ieire.
n figura 3.19 sunt reprezentate rspunsurile circuitului la un
semnal impuls pentru cazurile n care circuitul este subcompensat a) i
respectiv supracompensat b).

Prin urmare
u i (0) = U = u1 (0) + u 2 (0) = q 0 (

1
C1

1
C2

(3.96)

de unde

42

(3.101)
t

C1
u 2 (t ) = R 2 U - R 2 Ue

R1 + R 2
R 1 + R 2 C1 + C 2

43

ue(t)
R2
R1+R2
C1
U
C1+C2
C1
C1+C2
R2
U
R1+R2

de (3.104). Dac se alege o sond cu atenuare, la care R1 >> RS, amplitudinea

semnalului oscilografiat nu mai depinde practic de RS (3.105):

a)
R2
C1
<
R1+R2
C1+C2

t
ue(t)

ti

U 2' = U

b)
R2
C1
>
R1+R2
C1+C2

ti
Figura 3.19.

Pentru o compensare perfect este necesar ca u2(0)=u2() adic

R 2 U (1 - e ) unde = C R 2 R S
2
RS + R 2
R 2 + RS

(3.103)

Dac RS este mare, att amplitudinea ct i constanta de timp a

semnalului oscilografiat depind de aceast rezisten. Pentru a micora
influena rezistenei RS se poate utiliza o sond cu atenuare care este
prevzut cu o rezisten a crei valoare se gsete ntr-un raport bine
determinat cu rezistena de intrare a osciloscopului R2 (R1=10100R2). n
paralel cu R1 este conectat o capacitate variabil, C1.
C1
Circuit de intrare
in osciloscop
Rs

R1
R2
Sonda

C2

Cablu coaxial

Figura 3.20.

Sonda de atenuare mpreun cu circuitul de intrare al

osciloscopului formeaz un atenuator RC a crui compensare se face cu
ajutorul lui C1 (figura 3.20). Amplitudinea semnalului oscilografiat este dat

44

R2
R1 + R 2

(3.105)

iar capacitatea C1 este folosit pentru compensare, adic:

R1C1=R2C2. De exemplu pentru R2=1 M, R1=10 M, C2=25 pF, C1=2,5
pF, semnalul msurat cu osciloscopul va fi atenuat de 10 ori fr s fie
distorsionat.

(3.102)

sau C1R1=C2R2
n practic nu exist generator de rezisten intern zero. n cazul n
care se dorete oscilografierea unor semnale generate de o schem a crei
impedan de ieire este RS, forma semnalului oscilografiat pentru un
semnal treapt de amplitudine U, utiliznd un osciloscop cu rezistena de
intrare R2 i capacitatea parazit pe intrare C2 va fi dat de (3.103):
u e (t ) =

(3.104)

U 2' = U

C1
R2
U=
U
C1 + C 2
R1 + R 2

R2
R1 + R 2 + R S

3.2 Linii de ntrziere

Se numete linie de ntrziere un cuadripol liniar la ieirea cruia
este reprodus semnalul aplicat la intrare cu o anumit ntrziere. n funcie
de ntrzierea dorit se pot utiliza diferite tipuri de linii:
cu parametri distribuii, pentru ntrzieri de ordinul ns ;
cu parametri concentrai, pentru ntrzieri de ordinul s ;
linii de ntrziere ultraacustice, pentru ntrzieri de ordinul s.
Liniile de ntrziere transmit semnalele fr a le modifica forma,
sau o modific n anumite limite admise. Exist i linii de ntrziere care
modific complet forma impulsului aplicat la intrare iar la ieire semnalul se
formeaz din nou, cu ajutorul unei scheme adecvate i poate avea o cu totul
alt form i durat.
n continuare ne vom ocupa de linii de ntrziere care pstreaz
forma semnalului. Un sistem de transmisie nu introduce distorsiuni dac
semnalul la ieire este egal cu semnalul aplicat la intrare multiplicat cu o
constant i ntrziat cu un timp oarecare (3.106):

u e (t ) = K u i (t - )

(3.106)

Transmitana unui astfel de circuit va fi dat de (3.107):

Y( j) = K e j

45

(3.107)

Rezult c, n banda de frecven ocupat de spectrul semnalelor ce

se transmit, transmitana liniei de ntrziere are o amplitudine constant i o
caracteristic de faz direct proporional cu frecvena (3.108):
Y() = const

Principalii parametri ai unei linii de ntrziere cu parametri

distribuii sunt:
inductana (uneori definit pe unitatea de lungime) L
capacitatea (uneori definit pe unitatea de lungime) C

impedana caracteristic a liniei: z c = L / C

intrzierea liniei (definit uneori pe unitatea de lungime) = LC

stabilitatea fenomenului de ntrziere

distorsiunile introduse de linie
volumul ocupat de linie.
Ca linie de ntrziere se poate utiliza un segment de linie lung,
uniform ncrcat (omogen), de impedan egal cu impedana
caracteristic, situaie n care nu apar reflexii pe linie, deci semnalul nu este
distorsionat.
n banda de frecven a semnalelor ce se transmit nedistorsionate prin liniile
de ntrziere se poate scrie relaia (3.109) unde poart numele de constant
de propagare i este dat de relaia (3.110) cu l - lungimea liniei.
Y( j) = e l

= LC l =

C
+ j LC
L

d
, cg =

z1/2

l =

(3.113)

cf

z1

z1/2
z2

2z2

2z2

a)

b)

L/2

L/2

(3.110)
C

(3.111)

Condiiile pentru nedistorsionarea semnalelor se pot scrie acum sub

forma (3.112) de unde se obine (3.113):
(3.112)

46

cf

Pentru a obine ntrzieri mai mari se practic nfurarea firelor

sub form de spiral, uneori pe un miez pentru a mri inductivitatea,
scznd viteza i crescnd timpul de ntrziere. n acest mod se pot obine
linii de ntrziere de 1-2 s pe metru cu o impedan caracteristic ntre13K.
Performanele obinute cu aceste linii sunt mai slabe, n special la
frecvene de ordinul MHz, situaie n care impedana caracteristic variaz
cu frecvena, ceea ce nu permite realizarea unei adaptri optime ntre linie i
sarcin. Aceasta contribuie decisiv la apariia reflexelor. Caracteristica de
faz nu mai variaz liniar cu frecvena, situaie n care diferitele armonici se
propag cu viteze diferite pe linie distorsionnd semnalul.
Cablurile sau liniile coaxiale ecranate i adaptate se utilizeaz ca
elemente de legtur ntre diferite echipamente ntre care se transmit
semnale de tip impuls.

(3.109)

n ultima relaie reprezint constanta de atenuare, iar constanta

de faz, raportate la unitatea de lungime.
n general, o linie de transmisie este un mediu de propagare
dispersiv n care exist dou viteze cf - viteza de faz i cg -viteza de grup,
date de (3.111):
cf =

() = l = LC l =

(3.108)

() =

= + j = R

Y() = constant e l = constant

2C

c)

2C

d)

Figura 3.22

Liniile de ntrziere cu parametrii concentrai sunt cele mai

rspndite ca elemente utile i se concretizeaz printr-o serie de filtre trece
jos conectate n cascad. Un caz particular l constituie filtrele de tip scar,
care au ca celule de baz seciunile n T sau din fig 3.22.a i c, respectiv
3.22.b i d. Filtrele K sunt filtre n scar pentru care z1z2=L/C=const. Filtrele
trece jos se pot obine dac se ia z1=j L i z2=1/j C. Pentru filtrul trece jos

47

din figura 3.22a (T) impedana caracteristic este dat de relaia (3.114) iar
pentru cel din figura 2.2.b ( ) de relaia (3.115):

(3.120)

t f = 1,13 LC
1

zc =

L
1 -
C
c

zc =

L
C

t f = 1,13 n 3

(3.114)

1 -
c

(3.115)

n relaiile (3.114) i (3.115) pulsaia de tiere are expresia dat de

c =

(3.116)

LC

Filtre cu caracteristici mai bune, dar cu o structur mai complicat

sunt filtrele derivate m care se obin din filtrele K dac n structura T se
nlocuiesc z1 i z2, respectiv prin (3.117) sau dac n structura se
nlocuiesc 1/z1 i 1/z2 respectiv prin (3.118):
z1m = mz1

1
z 2m

= m

1
z2

z 2m =

1
1- 2
z 2 + m z1
m
4m

1
1 1
1- 2 1
=
+ m
z1m m z1
4m z1

Alegerea numrului de celule i a parametrilor L i C ai liniei se

face lund n considerare valorile timpului de ntrziere, ale fronturilor i
rezistenei de sarcin (3.122).
3

2
RS
n = 1,1 , L =
1
,07 n
t
f

(3.116):

, C=

(3.117)
(3.118)

(3.119)

Durata unui front la un semnal ce se transmite printr-o linie

constituit dintr-o singur celul se poate aproxima cu o relaie de forma
(3.120) iar frontul semnalului de rspuns pentru n celule este (3.121):

48

1,07 n R S

(3.122)

Liniile ultraacustice - se bazeaz pe principiul propagrii undelor

ultraacustice ntr-un mediu elastic. Undele ce se propag prin aceste linii
provin din transformarea semnalelor ce trebuie transmise n semnale
ultraacustice. La ieirea liniei are loc tranformarea invers. Transformarea se
face utiliznd traductoare cu cuar bazate pe efectul piezoelectric. Aceste
linii pot produce ntrzieri mult mai mari iar performanele pe care le
prezint sunt ridicate.

Liniile cu parametri concentrai introduc distorsiuni acceptabile

numai pentru valori ale frecvenei pentru care << C. Performanele acestor
circuite sunt mai slabe dect ale celor cu parametrii distribuii.
La o linie cu parametri concentrai, realizndu-se prin mai multe
celule, timpul total de ntrziere ar fi n caz ideal suma timpilor
corespunztori celulelor componente. Acest lucru nu este ndeplinit, cauza
datorndu-se neliniaritilor ce apar, n special datorit fronturilor
semnalelor. Relaia verificat n acest caz este (3.119):
= 1,07 n LC

(3.121)

LC

49

4. REGIMUL DE COMUTAIE AL
DISPOZITIVELOR SEMICONDUCTOARE
4.1 Consideraii generale
n echipamentele numerice moderne, funciile logice se realizeaz
cu circuite electronice specializate cunoscute i sub denumirea de circuite
numerice. Utilizatorul circuitelor numerice este interesat n mai mic msur
s cunoasc fenomenele i procesele care au loc i care explic funcionarea
acestor circuite. S-ar putea trece la prezentarea structurii sistemelor
numerice utiliznd principiul cutiei negre, adic s se renune la
cunoaterea funcionrii intime a circuitelor i s se specifice de fiecare dat
doar interdependena dintre ieiri i intrri.
Se apreciaz ns c, avnd n vedere faptul c acest curs se
adreseaz studenilor seciilor de automatic i calculatoare, o astfel de
tratare ar ngreuna aprofundarea i nelegerea corect a funcionrii
sistemelor numerice. De asemenea exist posibilitatea ca studiind i alte
lucrri s se ntlneasc noiuni i principii legate de realizarea fizic a
circuitelor i sistemelor numerice care, insuficient explicate ar conduce la
semne de ntrebare.
Avnd n vedere aceste motive se vor prezenta pentru nceput
noiunile de baz caracteristice funcionrii circuitelor n regim de impulsuri
i a dispozitivelor semiconductoare care stau la baza utilizrii acestora n
realizarea circuitelor numerice.
Caracteristica fundamental a dispozitivelor electronice utilizate n
realizarea circuitelor numerice o constituie funcionarea lor n regim de
comutaie.
Comutaia electric reprezint o operaie manual sau automat de
nchidere sau deschidere a unei ci de curent. Comutaia s-a realizat pentru
prima dat manual apoi cu relee electromagnetice. n ambele cazuri,
comutaia presupune existena unor elemente mecanice n micare, cu
implicaii importante privind fiabilitatea, timpul i energia consumat pentru
realizarea comutrii. Eliminarea acestor dezavantaje presupune n primul
rnd gsirea unor mijloace de comutaie nemecanice.
Comutaia realizat cu dispozitive care nu presupun existena unor
elemente mecanice n micare se numete comutaie static, iar elementele
utilizate poart numele de elemente de comutaie static. Din categoria

50

elementelor de comutaie static fac parte: tuburile electronice, dispozitivele

semiconductoare, discurile magnetice, criotroanele etc.
n principal, pentru realizarea comutaiei statice dispozitivul
semiconductor trebuie s fie introdus ntr-o cale de curent i s se creeze
condiiile pentru punerea n eviden a celor dou stri fundamentale
starea de conducie i starea de blocare.
Trecerea elementului de comutare de la starea de blocare la starea
de conducie se numete comutaie direct iar cea de la starea de conducie
la starea de blocare se numete comutaie invers. Trecerea de la starea de
blocare la starea de comutaie i invers este nsoit de unele fenomene
specifice, de durat limitat, cunoscute sub denumirea de procese tranzitorii.
Studiul regimului de comutaie presupune analiza a dou aspecte:
analiza strilor staionare de blocare i respective de conducie;
analiza proceselor tranzitorii de la o stare la cealalt.
Caracteristic celor dou aspecte sunt parametrii statici de
funcionare pentru strile staionare de blocare i conducie i parametrii
dinamici de comutare pentru procesele tranzitorii.
Dispozitivele electronice semiconductoare folosite n tehnica
impulsurilor i circuitele numerice sunt diodele semiconductoare,
tranzistoarele bipolare i tranzistoarele unipolare MOS. Aceste dispozitive
vor fi studiate n mod ordonat prezentndu-se strile staionare, de blocare i
respectiv conducie, analizndu-se parametrii statici de comutare i apoi
prezentnd procesele tranzitorii declanate la trecerea de la o stare la alta,
prin prezentarea parametrilor dinamici de comutare.

4.1.1 Materiale semiconductoare

Semiconductoarele sunt materiale care au o conductivitate electric
intermediar ntre materialele conductoare i cele izolatoare. Pentru
materialele conductoare (metale n general), electronii liberi se deplaseaz
sub influena cmpului electric, rezistivitatea materialelor conductoare
variind ntre 10-6- 10-4 cm. n contrast rezistivitatea izolatorilor (materiale
precum diamantul, cuarul) este de 1010-1020 cm. Materialele
semiconductoare, cum ar fi siliciul i germaniul, cele mai folosite n
fabricarea diodelor, tranzistoarelor i circuitelor integrate, prezint
rezistiviti intermediare, de ordinul sutelor sau miilor de cm. Aceste

51

elemente se gsesc pe coloana a IV-a a tabelei Mendeleev, avnd patru

electroni de valen.
Proprietile
semiconductoarelor
sunt
determinate
de
imperfeciunile cristalelor, incluznd defecte n structur sau impuriti
chimice. Modificarea comportrii lor se face prin adugare de impuriti,
prin procesul de dopare. Materialele semiconductoare folosite pentru
realizarea diodelor i tranzistoarelor sunt de dou tipuri: de tip n, pentru care
exist un exces de purttori de sarcin negativi, un exces de electroni i de
tip p, pentru care purttorii de sarcin n exces sunt pozitivi.
Semiconductoarele de tip n se obin prin adugarea de impuriti
precum fosforul, arseniul, elemente care se gsesc pe coloana a V-a a
tabelei, avnd cinci electroni de valen, patru dintre ei intrnd n combinare
i unul rmnnd liber.
Semiconductoarele de tip p se obin prin adugarea de impuriti
precum borul sau aluminiul, aflate pe coloana a III-a i avnd trei electroni
de valen. Prin combinarea cu structurile de siliciu sau germaniu, rezult o
deficien de un electron, sau se creaz un gol. Acesta va face ca electronii
din straturile vecine s fie atrai. Anularea unui gol ntr-un strat va duce la
crearea altui gol n stratul de unde a fost atras electronul. Electronii i
golurile sunt deci purttori de sarcin micndu-se n direcii opuse sub
influena unui cmp electric. Fiecare atom inserat prin dopare n structura
cristalului poate fi considerat ca o sarcin, dar pe ansamblu sarcina
cristalului semiconductorului este neutr deoarece purttorii n exces sunt
neutralizai de sarcinile nucleelor corespunztoare.

4.2 Dioda semiconductoare n regim de comutaie

4.2.1 Dioda semiconductoare
Dioda semiconductoare este constituit dintr-o jonciune pn creia i
se aplica dou contacte ohmice pentru fixarea firelor de legtur cu
exteriorul i se introduce ntr-o capsul protectoare.
Cele dou regiuni ale unei diode semiconductoare poart numele de
electrozi i au primit numele de anod, corespunznd regiunii p i de catod,
corespunznd regiunii n.
n semiconductoarele de tip p purttorii majoritari sunt golurile, iar
electronii constituie purttori minoritari, n timp ce n semiconductoarele de

52

tip n purttorii majoritari sunt electronii, iar golurile reprezint purttori

minoritari.
Zona de contact a dou regiuni semiconductoare, una de tip n i
una de tip p, ntr-un monocristal se numete jonciune pn. Dac o astfel de
jonciune nu este supus aciunii unui cmp electric exterior, n monocristal
apare fenomenul de difuzie a purttorilor majoritari dintr-o regiune n alta.
Electronii liberi din regiunea n tind s treac n regiunea p, iar golurile
mobile din regiunea p tind s treac n regiunea n. Primii purttori majoritari
care trec dintr-o regiune n alta sunt cei din imediata apropiere a zonei de
separaie, ceea ce are ca efect crearea unei regiuni srcit n purttori
majoritari, numit zon de barier. Astfel ionii imobili din vecintatea
jonciunii, nemaifiind neutralizai de purttorii majoritari devin sarcini
electrice fixe i anume sarcini negative n zona p i sarcini pozitive n zona
n, egale i de sens opus. Aceste sarcini spaiale determin apariia unui
cmp electric de la semiconductorul de tip pn spre semiconductorul de tip p,
reprezentnd o barier n calea difuziei n continuare a purttorilor
majoritari i n acelai timp, un mijloc de accelerare a trecerii prin jonciune
a purttorilor minoritari.
Dac o jonciune pn este conectat ntr-un circuit cu o surs de
tensiune, astfel nct potenialul pozitiv s fie aplicat la o regiunea p iar
potenialul negativ la regiunea n se spune c s-a realizat o polarizare direct.
Cmpul electric extern astfel creat contribuie la micorarea cmpului
electric intern, diminundu-i efectele. Purttorii majoritari se apropie de
jonciune iar grosimea stratului de baraj scade.
Pentru cei ce doresc s aprofundeze, n continuare este prezentat o
descriere amnunit a fenomenelor ce au loc la formarea jonciunii pn.
Existena unor sarcini electrice din planul jonciunii (figura 4.1b), diferit de
sarcina electrica a celor dou tipuri de semiconductoare, care este nul,
determin un cmp electric de difuzie. Cmpul electric de difuzie (Ed) este
asociat la rndul su unei diferene de potenial, numit potenial de difuzie
sau bariera de potenial lng planul jonciunii (figura 4.1c). Cmpul
electric asociat barierei de potenial este orientat dinspre regiunea de tip n
spre regiunea de tip p; astfel el se opune tendinei de difuzie att a
electronilor ct i a golurilor.

53

a.

Vp
A

Regiunea +
de tip p
p>>n

Regiunea
de tip n
n>>p

aceea curentul rezultant va fi foarte mic prin jonciunea pn i se datoreaz

purttorilor minoritari.
O tensiune extern de polaritate opus celei descrise mai sus se
numete tensiune direct. Cmpul electric asociat tensiunii externe va
determina un cmp electric total mai mic dect cmpul electric de difuzie de
la echilibru termic, ceea ce va duce la micorarea nalimii barierei de
potenial a jonciunii. Bariera de potenial Vd'' i cmpul electric rezultat nu
mai sunt suficiente ca mrime pentru a se opune procesului de difuzie, ceea
ce permite scurgerea purttorilor dinspre regiunea unde sunt majoritari spre
regiunea unde sunt n minoritate. Din aceast cauz prin jonciunea pn va
circula un curent relativ mare format de purttorii majoritari (figura 4.2b).

Vn
C

Q
x

b.

V
c.

Potenial
electrostatic

Ed

Cmp
electric

Vd

Figura 4.1.

Aa cum s-a artat, acest cmp electric provine din dezechilibrul de

sarcin cauzat de difuzia purttorilor din planul jonciunii. Acest fenomen
nceteaz din momentul cnd se ajunge la un echilibru, adic cmpul electric
este suficient de mare s se opun deplasrilor sarcinilor electrice. Aadar
difuzia de purttori prin jonciune, dinspre partea n care sunt majoritari, este
un proces cu autolimitare.
Pentru cazul cnd se aplic o tensiune ntre terminalele jonciunii,
fenomenele sunt date n figura 4.2.
V

V
Ed

Ed

Vd
V

Vd

x
V

Ed
Ee
Vd>Vd

a)

Ed
Ee
Vd<Vd x
b)

Figura 4.2.

S considerm nti o polaritate a tensiunii aplicate ce face regiunea

de tip n mai pozitiv dect regiunea de tip p, adic cmpul electric exterior
Ee are acelai sens cu cmpul electric de difuzie, ceea ce va determina
mrirea barierei de potenial (figura 4.2a). O tensiune ce mrete inlimea
barierei de potenial este numit tensiune de polarizare invers. Jonciunea
conduce slab n sens invers, n primul rnd pentru c golurile din regiunea
de tip p i electronii din regiunea de tip n, unde sunt purttori majoritari, nu
sunt capabili sa depeasc bariera de potenial crescut i, n al doilea rnd,
pentru c sunt foarte puini purttori minoritari disponibili n cele dou
regiuni pentru a se mica n sens invers, n josul barierei de potenial. De

54

4.2.2 Parametrii statici ai diodei semiconductoare

Pentru o jonciune pn ideal relaia curent-tensiune ( numit i
ecuaia idealizat a diodei cu jonciune pn) este (4.1):

I = I0(eU/ cr UT - 1)
unde:

unde:

(4.1)

I0 este curentul de saturaie invers al diodei;

cr este coeficientul de recombinare a golurilor i are valoarea
unitar pentru semiconductoare cu germaniu i valoarea 2 pentru
semiconductoare cu siliciu
UT este tensiunea termic i are formula dat n (4.2), unde K
reprezint constanta lui Boltzmann (K= 1.38 10-23J/K), e
reprezint sarcina electric a electronului, iar T este temperatura
absolut:
UT =

KT
T
=
e
11800

(4.2)

Pentru
e=1,610-19C
(4.3)
rezult la temperatura ambiant (T=300K) valoarea
(4.4)
UT = 26mV
Caracteristica curent-tensiune a diodei este reprezentat
aproximativ n figura 4.3, observnd o dependen neliniar, exponenial.

55

Se poate defini astfel o rezisten n curent continuu a diodei, rezisten a

crei valoare depinde de punctul de funcionare, definit simplu (4.5):

tensiunii de prag.
I

U
(4.5)
R cc =
I
unde U este tensiunea pe diod i I curentul care se stabilete prin aceasta.

arctg 1
Rd

UT

Curentul prin
jonciune

ID0

direct

Figura 4.4.
Tensiune
aplicat

invers
Figura 4.3.

Existena unei surse de tensiune alternativ la bornele diodei

determin ca alturi de rezistena n curent continuu, s se poat defini o
rezisten n curent alternativ, numit rezisten dinamic sau diferenial, i
definit ca (4.6):
U
(4.6)
I
O jonciune pn poate fi privit i ca o capacitate variabil ce
depinde de tensiunea de polarizare. Astfel n regiunea de trecere a unei
jonciuni (de o parte i alta a suprafeei de separaie) apar dou sarcini
electrice egale i de semne contrare, la fel ca pe armturile metalice ale unui
condensator plan. Aceast capacitate determinat de regiunea de trecere se
numete capacitatea de barier Cb, i ea depinde n mod neliniar de
tensiunea de polarizare.
n regimul de conducie direct, datorit injectrii de purttori
minoritari de sarcin n regiunile opuse, ce duce n acele regiuni la o
concentraie de purttori minoritari superioar celei de la echilibrul termic,
se manifest o alt capacitate, numit capacitate de difuzie Cd, i care se
datoreaz sarcinilor stocate prin difuzia purttorilor minoritari. Ea depinde
de tensiunea de polarizare direct, ce determin numrul purttorilor
minoritari injectai, deci sarcina stocat. Aceast capacitate are valori
neglijabile pentru polarizarea invers.
Caracteristica curent-tensiune a unei diode poate fi aproximat
grosier prin dou drepte (figura 4.4), avnd ecuaiile:
i = 0, o dreapt ce coincide cu abscisa, pentru u < UT, tensiune
aplicat mai mic dect valoarea tensiunii de prag
i = (U-UT)/Rd, o dreapt cu pant egal cu inversul rezistenei
difereniale, pentru u > UT, tensiune aplicat superioar valorii
Rd =

56

Mrimile I0, curentul rezidual prin diod la polarizarea invers, UT,

tensiunea de prag de comutare a diodei i Rd, rezistena diferenial a diodei,
sunt parametrii statici ai diodei, i ei caracterizeaz complet comportarea
diodei n regim static.
Pentru o diod cu siliciu ele au valorile tipice I0 = 0,05A, UT =
0,5V i Rd = 15.

4.2.3 Parametrii dinamici ai diodelor semiconductoare

Regimul tranzitoriu de comutare al diodei apare la trecerea de la
starea de conducie la starea blocat i invers. n acest paragraf vor fi
analizate mai inti fenomenele care au loc n timpul acestor tranziii i, pe
aceast baz, vor fi deduse formele de variaie ale curentului prin diod i a
tensiunii la bornele electrice, se vor defini timpii de comutare ai diodei, iar
n final vor fi deduse expresiile cantitative ale acestor timpi de comutare.

4.2.3.1 Timpul de comutaie direct

Timpul de comutaie direct reprezint timpul necesar pentru ca
dioda s treac din starea de blocare la starea de conducie; la diodele de
comutaie acest timp este n general foarte mic n comparaie cu timpul de
comutare invers, astfel ca evaluarea sa cantitativ este rareori necesar.

57

Ui
U1

Id
Id=100mA

Ud[V]
1,5

t[s]

U2
I
Id

Id=200mA
Id=100mA

0,5

Id=50mA

0.9Id

t[s]

tcd 0,1 0,2 0,3 0,4

I

80ns

ui

Id

0.9Id
Id=10mA

0.1Id

t[s]

tr

Ud[V]

80ns

0,5
t[s]
0

0.1Id

t0

t1

tcd
Figura 4.6.

Din momentul n care regiunea de trecere are grosimea

corespunztoare absenei tensiunii de polarizare (t=t1), n regimul de
comutaie direct apare o acumulare de purttori minoritari de sarcin n
regiunea p i n. Acest fenomen determin creterea exponenial a
curentului prin diod. Dup terminarea regimului tranzitoriu, la polarizarea
direct prin diod va trece un curent.
Id = U1/R
(4.7)

Figura 4.5.

Tensiunea direct la bornele diodei (ud) variaz n acest timp ntrun mod care depinde de curentul de deblocare (figura 4.5)
a) dac impulsul de curent are o amplitudine mare i frontul
anterior scurt, rspunsul diodei va prezenta o supracretere iniial, deoarece
distribuia purttorilor minoritari corespunztoare conduciei nu poate
urmri variaia rapid a curentului; n consecin, rezistena direct a diodei
va fi la nceput mai mare, de unde i supracreterea tensiunii. n figura 4.5b
se exemplific dependena timpului de comutare direct tcd funcie de
curentul I pentru o diod cu germaniu.
b) dac impulsul de curent are o amplitudine mic i front
anterior mai puin abrupt, tensiunea ud crete exponenial, pe msur ce se
ncarc capacitatea de difuziune Cd a diodei. n acest caz dioda poate fi
reprezentat sub forma unui circuit RC trece-jos unde Rd este rezistena
diferenial a diodei i care este invers proporional cu curentul direct I
aplicat la intrarea diodei (figura 4.5d).
Pentru a ntelege fenomenele care au loc n timpul procesului de
comutare direct se va analiza modul cum variaz concentraia purttorilor
minoritari n vecintatea jonciunii (figura 4.6). Trecerea de la situaia de
polarizare invers la situaia de polarizare direct implic "extragerea" unei
pri din sarcina spaial a regiunii de trecere. Extragerea acestei sarcini se
face n timp (intervalul t0-t1).

58

4.2.3.2 Timpul de comutaie invers

Timpul de comutaie invers caracterizeaz durata de trecere a unei
diode din starea de conducie n starea blocat. Analiza fenomenelor care au
loc n timpul comutrii inverse se poate efectua considernd un circuit
simplu format dintr-o diod conectat n serie cu o rezistena R, de valoare
mult mai mare dect rezistena direct a diodei respectiv mult mai mic
dect rezistena invers a diodei (figura 4.7).
+

R
+
D

Ui

Ud
-

Figura 4.7.

Procesele care au loc n timpul regimului de comutaie invers sunt

prezentate n figura 4.8.
n figura 4.8b s-a notat cu Pn0 concentraia sarcinilor electrice
minoritare (goluri) din regiunea n la echilibrul termic i cu Pn s-a notat
concentraia sarcinilor electrice minoritare din regiunea n n diverse
momente.

59

Intervalul de timp t1 - t2 se numete timp de cdere i se noteaz

cu tf; suma ts + tf se noteaz cu tci i se numete timp de comutare invers
(figura 4.8c). Expresia sa analitic este dat de formula (4.9) unde Cb este
capacitatea de barier iar R rezistena exterioar.
(4.9)
tf = 2,3RCb

u
U1

t
t0

U2

Concentraia
golurilor

Pn=Pn0

t1
iI

U1
Id R

I0

4.2.4 Diodele Schottky

0.1Id

U2
Ii R
ts

tf
tci

u
U1=U2

Ud

R1
R1+R

Figura 4.8.

Forma de variaie a tensiunilor i curenilor n circuit este

reprezentat in figura 4.8. Dac tensiunea ui i schimb brusc polaritatea,
astfel ca dioda s se blocheze (fig.4.8a), curentul prin diod va scdea brusc
la valoarea Ii. n acest interval de timp, purttorii minoritari acumulai n
regiunile p i n revin n regiunile din care au provenit; n felul acesta prin
jonciune va circula un curent relativ mare, limitat numai de valoarea
rezistenei R (figura 4.8c). n momentul t1 distribuia concentraiei
purttorilor minoritari atinge valoarea corespunztoare echilibrului termic
(pn = pn0), dup care variaz spre situaia corespunztoare polarizrii inverse,
iar curentul prin jonciune tinde spre valoarea I0.
n ceea ce privete variaia tensiunii pe diod ud (figura 4.8d),
aceasta prezint particularitatea c n intervalul t0 - t1 tensiunea rmne cu
polaritate pozitiv, datorit faptului c n jonciune, cmpul electric si
pstreaz nc orientarea din timpul polarizrii directe, corespunztoare
distribuiei purttorilor minoritari.
Intervalul de timp t0 - t1 se numete timp de revenire (sau timp de
stocare) i se noteaz cu ts. Expresia sa analitic este (4.8) unde reprezint
durata medie de via a purttorilor minoritari i este o valoare specific
tipului de diod.
Id
t s = ln (1 + )
Ii

60

(4.8)

Diodele cu barier Schottky se bazeaz pe un contact

metal-semiconductor, iar curentul electric se realizeaz prin micarea
purttorilor majoritari, aceasta fiind deosebirea esenial fa de jonciunile
precedente, la care curentul era asigurat prin deplasrile purttorilor
minoritari. n materialele de tip p purttorii majoritari sunt golurile, iar n
cele de tip n purttorii majoritari sunt electronii. Majoritatea diodelor
Schottky sunt realizate din material semiconductor (siliciu) de tip n, n
contact cu un metal, aur sau aluminiu.
La polarizarea direct (pozitiv) a metalului fa de
semiconductorul de tip n, ia natere un curent prin jonciune, datorit
deplasrii prin jonciune a electronilor din semiconductor. Curentul este deci
realizat prin deplasarea electronilor, purttori majoritari n semiconductor,
spre deosebire de jonciunea pn obinuit, la care curentul se realizeaz prin
golurile ce se deplaseaz n regiunea de tip n i electronii n regiunea de tip
p. Electronii injectai prin jonciune n metal au o energie mai mare dect
electronii liberi ai metalului, de unde denumirea de purttori fierbini.
Anod

Catod

Figura 4.9.

La polarizarea invers a jonciunii pn obinuit, n regiuni mai

exist pentru un timp purttori minoritari, pn la recombinarea lor sau la
eliminarea lor din acele regiuni, deci se manifest curentul rezidual, ceea ce
la dioda Schottky nu se ntmpl, deoarece electronii care au strpuns
jonciunea i au ptruns n metal nu se disting de electronii liberi ai
metalului. La polarizarea invers a unei bariere Schottky conducia
nceteaz practic imediat dup aplicarea cmpului invers fiind diminuat
timpul de stocare. Timpul de comutaie invers al diodei Schottky fiind de
ordinul picosecundelor (10ps), recomand folosirea acestui tip de diod
pentru realizarea circuitelor de comutaie de mare vitez. Cderea de

61

tensiune direct pe o diod Schottky este de 0.4V, spre deosebire de 0.75V

pentru diodele cu siliciu i 0.3V pentru cele cu germaniu. Simbolul diodei
Schottky este ilustrat de figura 4.9.

Structura unui tranzistor bipolar cu jonciuni este artat n figura

4.12. Dac figura 4.12a reprezint imaginea consacrat a structurii, figura b
reprezint o structur mai realist, conform unei secionri. Reprezentarea
simbolic a tranzistorului npn este dat de figura c.
B

4.2.5 Diodele Zener

a.

Dioda Zener, al crei simbol este ilustrat de figura 4.10 i a crei

caracteristic curent-tensiune este dat de figura 4.11, are la baz
urmtoarele consideraii teoretice.
La aplicarea unei polarizri inverse pe o jonciune pn, dac cmpul
electric posed energia necesar extragerii electronilor de pe orbitele de
rotaie, rezult o cretere brusc a curentului. Perechile electron-gol nou
create contribuie la generarea unui curent important, i se spune c dioda
lucreaz n regiunea Zener. n aceast regiune, impedana diferenial a
diodei este mic i depinde n primul rnd de curent. Valoarea tensiunii de
prag Zener depinde de gradul de dopare i poate avea valori de la 2V la sute
de voli. La depirea acestei valori de prag Zener, n sensul polarizrii
inverse, apare fenomenul de avalan, curentul crescnd rapid, purttorii
avnd suficient energie pentru a scoate noi electroni de pe orbite i a forma
noi perechi electron-gol.
I

n
B

E
C
n

b.

p
n

c.
E

C
Figura 4.12.

Acest tranzistor conine dou jonciuni pn realizate prin folosirea

unei regiuni comune i subiri de tip p, regiune numit baz. Celelalte dou
regiuni (de tip n n acest caz) se numesc emitor, respectiv colector. n mod
uzual aceste dou regiuni pot diferi n privina proprietilor fizice sau a
grosimii lor. Se pun n eviden dou jonciuni pn, una numit jonciunea
emitorului sau emitor-baz i cea a colectorului sau jonciunea colectorbaz.
Discuia ce urmeaz se refer la un tranzistor bipolar de tip npn,
dar se aplic egal i tranzistorului de tip pnp, cu condiia nlocuirii lui p cu
n i invers i a inversrii polaritii curenilor i tensiunilor.

Vzener

Anod

Vdirect

Catod
Figura 4.11.

Figura 4.10.

n restul gamei de valori, dioda Zener se comport ca dioda

obinuit, pentru tensiuni mai mici dect pragul Zener avnd un curent
rezidual, iar pentru polarizarea direct avnd caracteristica identic cu a
diodelor obinuite. Aceste diode pot fi folosite n stabilizatoare de tensiune,
tensiunea invers n regiunea Zener rmnnd aproximativ constant pentru
variaii ale curentului n limite nu prea mari.

4.3.1 Regimurile de funcionare ale tranzistorului

Funcionarea tranzistorului se explic prin deplasarea purttorilor
minoritari prin regiunea ngust a bazei. Fiecare jonciune poate opera n
condiii de polarizare direct sau invers, rezultnd patru regiuni de
funcionare a tranzistorului.

4.3 Tranzistorul bipolar n regim de comutaie

Jonciunea

62

colector-

Jonciunea emitorbaz polarizat direct

Jonciunea
emitorbaz polarizat invers

Regiunea de saturaie

Regiunea

63

activ

baz polarizat direct

Jonciunea colectorbaz polarizat invers

invers
Regiunea activ
normal

Regiunea de blocare

Regiunea activ normal se caracterizeaz prin polarizarea

direct a jonciunii emitor-baz (UBE > 0) i polarizarea invers a jonciunii
colector-baz, ce duce la relaia: UCE > UBE. Polarizarea direct a jonciunii
baz-emitor duce la apariia unui curent de emitor IE format din electronii
injectai din emitor, unde sunt purttori majoritari, n baz unde sunt
purttori minoritari. Datorit grosimii mici a regiunii bazei i a slabei sale
dopri cu impuriti, doar o mic parte din electroni se vor combina n baz,
cea mai mare parte vor fi injectai n colector. Jonciunea colector-baz fiind
polarizat invers, aici nu apare difuzie i deci curentul de colector va consta
doar n electronii colectai din baz. Curentul de colector este deci aici
comandat doar de tensiunea baz-emitor ce polarizeaz direct jonciunea
corespunztoare. Raportul dintre curenii de colector i de emitor () n
aceast regiune de funcionare este foarte apropiat de 1, fiind n jurul valorii
de = 0,9 0,99.
Urmrind figura 4.12c se poate scrie:
IE = IB+IC
(4.10)
(4.11)
IC = IE = (IC + IB)
Factorul poart denumirea de ctig n curent al tranzistorului n
conexiunea cu baza comun.
Aplicnd un curent n baz, va rezulta un curent de colector:
IC = IB (/(1-)) = IB
(4.12)
Factorul poart denumirea de ctig n curent n conexiunea cu
emitor comun, pe scurt se mai numete amplificare n curent i are valori
pentru tranzistoare bipolare ntre 10 i 1000. n aceste relaii s-a neglijat
curentul prin jonciunea blocat a colectorului ICB0, care este foarte mic
pentru tranzistoarele cu siliciu, la operare la temperatura camerei.
Caracteristicile statice de baz ale tranzistorului sunt familii de
curbe descrise de relaii de forma:
IC = f(UCE), avnd parametru IB, pentru conexiunea cu emitor
comun
IB = f(UBE), avnd parametru UCE, pentru conexiunea cu emitor
comun
IC = f(UBC), avnd parametru IE pentru conexiunea cu baz comun.

64

Conexiunea cu emitor comun fiind mai folosit, primele dou caracteristici

sunt ilustrate de figurile 4.13 i 4.14.
IC[mA]

IB[A]

IB=30A

IB=20A

IB=10A

IB=0A

UCE=-0,1
UCE=0
UCE=-0,2

200

100

UCE[V]
10

20

UBE[V]

30

0,1

Figura 4.13.

0,2

0,3

Figura 4.14.

Regiunea de blocare n care ambele jonciuni sunt polarizate

invers, se caracterizeaz prin relaiile UBE 0, i UBC = UBE UCE 0. Starea
blocat ar impune ca valorile curenilor de emitor i colector s fie aproape
nule, datorit polarizrii inverse a jonciunilor corespunztoare. n realitate
exist cureni reziduali, cel mai important este IC0, care nu trebuie ns s
aib valori prea mari. Din aceast cauz blocarea tranzistorului nu se asigur
simplu prin ntreruperea circuitului bazei (IB = 0), la conexiunea cu emitorul
comun putnd n aceste condiii apare cureni reziduali importani, ci prin
asigurarea unei polarizri a bazei care s genereze un curent de baz invers
suficient de mare reducerii valorii curentului de colector. Uzual se aplic un
curent de baz invers mare, care duce la blocarea tranzistorului, apoi el se
menine la valoarea IBC0 = IC0, suficient meninerii unei stri de blocare
ferme.
Regiunea de saturaie implic polarizarea direct a ambelor
jonciuni. Relaiile ce caracterizeaz funcionarea tranzistorului bipolar n
regim de saturaie sunt (4.13):
UBE > UCE
(4.13)
IC < IB
Prima relaie rezult din existena unei polarizri directe i a
jonciunii colector-baz (UBC = UBE UCE 0), spre deosebire de
funcionarea n regiunea activ normal, unde ea era polarizat invers.
Valoare tipic a tensiunii colector-emitor de saturaie pentru tranzistoare cu
siliciu: UCes0,2V, neglijabil fa de EC.
A doua relaie se datoreaz limitrii creterii curentului de colector
la o valoare ce nu depinde de curentul de baz, ci doar de tensiunea EC i
rezistena echivalent de colector (ICsEC/RC), relaia IC = IB fiind valabil
doar pentru regiunea activ normal.

65

Funcionarea n regiunea activ invers se echivaleaz cu o

funcionare normal n care rolurile emitorului i colectorului se inverseaz,
colectorul injecteaz purttori n baz, acetia fiind colectai n emitor.
Aceast regiune de funcionare se utilizeaz mai rar deoarece amplificarea n
curent are valori foarte mici i 0.1, valori datorate suprafeei regiunii
colectorului, mai mare dect cea a emitorului, randamentul captrii
purttorilor minoritari n suprafaa emitorului fiind mai sczut dect cel n
regiunea colectorului, n cazul funcionrii n regiunea normal.
Regimul de comutaie al tranzistorului se caracterizeaz prin
funcionarea sa n regim de blocare i n regim de conducie. figura 4.15
prezint punctele de funcionare ale tranzistorului n regim de comutare.
Punctul S marcheaz saturarea i punctul B blocarea. Poziia punctului de
funcionare este determinat de dreapta de sarcin i valoarea curentului de
baz.
IC

Ui

U1
0.9U

0.1U
U2

IC

ICS

0.9ICS

0.1ICS

ti

UCE

tr
tcd

ts

tci

EC

0.9EC

0.1EC

U1
RB

IB
t

U2
RB

Saturare

tf

IC0
Figura 4.16.

IB2
IB1
B

IB=0
Blocare

UCE

Figura 4.15.

4.3.2 Parametrii dinamici de comutaie ai tranzistorului

bipolar
Acest paragraf prezint procesele tranzitorii ce au loc n timpul
comutrii tranzistorului, considernd conexiunea cea mai folosit, cea cu
emitor comun.

66

Fenomenele ce apar n perioada comutrii prezint similitudini cu

cele prezentate la comutarea diodei, lucru firesc, ce impune i o similitudine
n terminologie. figura 4.16 prezint formele tensiunii colector-emitor, a
curenilor de baz i de colector, considernd la intrarea tranzistorului, n
baza sa, un semnal de amplitudine U i prezentnd un salt pozitiv de la U2 la
U1 i invers unul negativ. Utiliznd aceste grafice se pot defini ntr-o
manier sugestiv principalii timpi ce caracterizeaz comutaia tranzistorului
din stare blocat n stare de conducie i invers.

4.3.2.1 Timpul de comutaie direct

Timpul de comutaie direct, notat tcd este definit ca timpul necesar
comutrii unui tranzistor din starea blocat n starea de conducie (fie ea i
saturat). El este format din dou componente: ti, numit timp de ntrziere i
tr, numit timp de ridicare.
Fenomenele care au loc n timpul comutrii directe sunt explicate
prin analiza comportrii purttorilor de sarcin n cele trei regiuni, n primul
rnd n regiunea bazei.
La momentul iniial aplicrii unui semnal de intrare pe baza
tranzistorului, acesta se afl n stare de blocare. Aplicnd semnalul de intrare

67

n baz, jonciunea emitor-baz tinde s fie polarizat direct. ntr-un anumit

interval de timp, tranzistorul parcurge regiunea de blocare, ajungnd la
limita cu regiunea activ normal, pentru care tensiunea baz-emitor UBE
ajunge nul. n acest interval de timp, regiunea de trecere a jonciunii
emitorului i micoreaz grosimea, ajungnd la valoarea corespunztoare
cazului n care tensiunea de polarizare UBE = 0. n continuare jonciunea
emitorului ncepe s fie polarizat n sens direct. Emitorul ncepe s
injecteze purttori minoritari n baz, concentraia purttorilor minoritari din
baz crete, creterea curentului din baz ducnd la cretera curentului n
colector. Funcie de creterea curentului din baz, curentul din colector
poate crete pn la valoarea de saturaie. n scopul unei comutri sigure, se
folosete ca stare de conducie starea de saturare a tranzistorului, dar se va
arta c aceasta duce la creterea timpului de comutare invers i deci
micorarea performanelor n regim dinamic; este i motivul pentru care n
unele aplicaii se caut evitarea intrrii n saturaie a tranzistorului n
procesul comutrii.
Timpul de ntrziere ti este format deci din trei componente:
timpul necesar pentru ncrcarea capacitii jonciunii baz-emitor
de la valoarea iniial (U2), la valoarea corespunztoare nceperii
polarizrii directe
timpul necesar ca purttorii minoritari s traverseze baza
timpul necesar ca valoarea curentului de colector s creasc de la
IC0 (sau de la 0), la 0.1ICs
Valorile acestor timpi, componente ale timpului de ntrziere, sunt
mici, neglijabile.
Timpul de ridicare, notat tr se definete conform figurii anterioare,
prin intervalul de timp pentru care curentul din colector crete de la valoarea
0.1ICs la valoarea 0.9ICs. Pentru un tranzistor dat, mrimea timpului de
ridicare va fi dat de mrimea curentului direct prin jonciunea bazei IBd. Cu
ct acest curent este mai mare, cu att timpul de ridicare este mai mic i
tranzistorul va intra mai repede (i mai adnc) n saturaie. Valoarea minim
a curentului de baz pentru intrarea n saturaie a tranzistorului va fi (4.14):
IBds =

ICs
N0

(4.14)

Pentru a fora intrarea n saturaie (pentru a micora tr), curentul de

comand n baz trebuie s depeasc aceast valoare. Acest caz, de
comand a deblocrii tranzistorului printr-un curent IBd > IBds corespunde

68

supraacionrii la deblocare; n acest sens se definete un factor de

supraacionare la deblocare, definit dup formula (4.15):
Nd =

I Bd N0 I Bd
=
I Bds
I Cs

(4.15)

Analitic se deduce formula timpului de ridicare (4.16):

1-

tr =

N0
ln
2 f 0 1 -

0.1
Nd
0.9

(4.16)

Nd
unde f0 reprezint frecvena de tiere a tranzistorului. Factorul cu care se
multiplic logaritmul are dimensiunea unei constante de timp i se poate
nota r, fiind numit constant de timp care determin viteza de modificare a
curentului de colector.

4.3.2.2 Timpul de comutaie invers

Timpul de comutaie invers se definete ca timpul necesar
comutrii tranzistorului din starea de conducie (fie n regiunea activ
normal, fie n regiunea de saturaie), n starea de blocare. Se noteaz cu tci
i este format din dou componente: timpul de stocare ts i timpul de cdere
tc.
Comutarea invers, sau blocarea unui tranzistor, se poate realiza fie
prin anularea curentului din baza sa, care ns nu este suficient pentru
conexiunea cu emitor comun, fie prin comanda tranzistorului cu un curent
de baz invers, care contribuie la accelerarea blocrii.
Fenomenele ce au loc n timpul comutrii inverse a tranzistorului se
explic prin comportarea purttorilor minoritari n regiunea bazei. Iniial
comutrii inverse, tranzistorul se afl n stare de conducie, s presupunem
n stare de saturaie. n aceast stare, datorit polarizrii directe a
jonciunilor emitor-baz i colector-baz, att colectorul, ct i emitorul,
injecteaz purttori minoritari n baz. Concentraia de purttori de sarcin
minoritari n regiunea bazei este mare i este diferit de zero att n dreptul
regiunii de trecere a emitorului, ct i n dreptul regiunii de trecere a
colectorului. La anularea polarizrii directe a jonciunii emitorului, ncepe
evacuarea purttorilor minoritari stocai n baz, prin intermediul curentului
invers din baz. Se evacueaz purttorii n exces fa de situaia pentru care

69

tranzistorul ar fi la limita ntre regiunea de saturaie i regiunea activ

normal. Acest timp necesar, numit timp de stocare a sarcinilor n exces (ts),
depinde de gradul de saturare al tranzistorului. n momentele temporale
urmtoare, jonciunea baz-colector devenind polarizat invers, se continu
procesul de evacuare a purttorilor minoritari din baz, curentul din colector
scznd pn la o valoare de curent rezidual IC0. Timpul necesar anulrii
curentului din colector, deci blocrii ferme a tranzistorului poart denumirea
de timp de cdere, tc.
Timpul de stocare poate fi considerat a avea dou componente,
prima ts1 reprezentnd timpul necesar eliminrii excesului de sarcini din
baz, fa de situaia funcionrii tranzistorului n regiunea activ, i a doua,
notat ts2, reprezentnd timpul n care curentul de colector scade de la
valoarea ICs la valoarea 0,9ICs.
Expresiile analitice ale celor doi timpi sunt (4.17) i (4.18):
t s1 = s ln I Bd I Bi
(4.17)
I Bs I Bi
1+
t s 2 = r ln

1+

1
Nb
0,9

(4.18)

Nb
unde s reprezint constanta de timp de stocare, IBd curentul de baz direct,
IBi curentul invers de baz i IBs curentul de baz la frontiera ntre regiunea
de saturaie i cea activ normal.
Formula ultimului timp (4.18) a fost dedus similar formulei pentru
timpul de cdere, tc, timp necesar scderii valorii curentului de colector de la
valoarea 0,9ICs la valoarea 0,1ICs (4.19):
0.9
1+
t c = r ln N b
(4.19)
0.1
1+
Nb
unde, similar formulei timpului de ridicare, Nb reprezint coeficientul de
supraacionare la blocare, avnd formula (4.20)
N0 I Bi
Nb =
(4.20)
IC0

iar r are semnificaia dat la definirea timpului de ridicare, constant de

timp a vitezei de modificare a curentului de colector.

70

4.3.3 Metode de accelerare a comutrii tranzistorului

Micorarea timpilor de comutare (mrirea vitezei de comutare) este
un obiectiv deosebit n proiectarea cu tranzistoare bipolare. Micorarea
timpului de deblocare (trecerea din starea blocat n cea de conducie) se
poate realiza prin mrirea curentului de baz direct. Aplicnd ns un curent
de baz mare tranzistorul intr puternic n saturaie, ceea ce duce la creterea
timpului de blocare a tranzistorului (trecerea din starea de conducie n
starea blocat), datorit necesitii eliminrii purttorilor minoritari stocai n
baz. Pe de alt parte timpii de stocare i blocare vor fi cu att mai mici cu
ct este mai mare curentul invers din baz. Se specific urmtoarele moduri
posibile de micorare a timpilor de comutare:
supraacionarea la deblocare pentru micorarea timpului de
comutare direct
supraacionarea la blocare pentru reducerea timpului de comutare
invers
evitarea intrrii n saturaie pentru anularea timpului de stocare.
IB

ICS
N0

NdICS
N0

ui
U1

NdIC0
N0 IC0 t

ti

U2
IB
IBd0
IBd

UCE
UCES
tcd

EC

IC0
IBi

tci

Figura 4.18

Figura 4.17

Forma ideal a variaiei curentului de comand din baz pentru a se

realiza o comutare valid la ieire (tensiunea colector-emitor pentru
conexiunea cu emitor comun) este dat de figura 4.17. Deblocarea
tranzistorului se realizeaz cu un curent de baz direct mare, dar dup
terminarea procesului de deblocare al tranzistorului, curentul de baz trebuie
micorat la o valoare strict necesar meninerii tranzistorului la limita ntre
regimul de conducie normal i a conduciei la saturaie (s se evite intrarea
adnc n regiunea de saturare). Pentru reducerea timpului de cdere,
component a timpului de blocare, trebuie s se aplice un curent de baz

71

invers mare, care apoi s fie micorat la valoarea IC0, pentru a se asigura
blocarea tranzistorului.
Ca metode consacrate pentru accelerarea comutaiei tranzistorului
se amintesc: folosirea condensatoarelor de accelerare, evitarea intrrii n
saturaie prin reacie negativ neliniar de tensiune (folosirea diodelor n
paralel cu jonciunea baz-colector, montaj Darlington, folosirea diodelor
Schottky).

4.3.3.1 Folosirea condensatoarelor de accelerare

Montajul din figura 4.19 prezint o schem ce permite obinerea
unei forme pentru curentul de intrare (curentul de baz ) apropiat de cea
ideal, prezentat anterior.
Se ia ca baz de discuie forma semnalului de intrare din figura
4.18.
Cnd ui = U2, tranzistorul este blocat. La aplicarea unei tensiuni de
intrare pozitive (saltul de la U2 la U1), prin circuitul de baz trece un curent
mare datorit prezenei condensatorului C, montat n paralel cu rezistena
din baz RB, care are rolul untrii n regim tranzitoriu a rezistenei.
Curentul de baz direct IBd0 este mare, deoarece nu mai depinde de RB, ci
numai de rezistenele de valoare mic Rg - rezistena de ieire a
generatorului de semnal i Rin - rezistena de intrare a tranzistorului deschis.
+EC

C
Ui

Rg

RB

RC

condensatorului, curentul invers scade exponenial ctre o valoare constant

IBi = IC0, la care va rmne pe tot parcursul strii de blocare. Constanta de
timp de descrcare a condensatorului este descCRB.
Calculul capacitii de accelerare C se face dup relaiile:
C = max (C1, C2), unde C1 este dat de (4.21):
ti
C1 = i inc
(4.21)
U C
Aceast valoare depinde de curentul de ncrcare a capacitii (de
fapt de curentul de baz direct IBd) i de variaia tensiunii pe capacitate UC =
U1-U2, lund n considerare i timpul n care are loc aceast variaie (timp de
comutare direct tr+ti).
Valoarea lui C2 se calculeaz dup o relaie asemntoare (4.22):
td
C 2 = i desc
(4.22)
U C
Aici curentul de descrcare se ia curentul de baz invers IBi, iar
variaia tensiunii pe capacitate se consider de la U1 la U2, ntr-un timp dat
de suma ntre timpul de comutare invers tc i timpul de stocare ts.

4.3.3.2 Evitarea intrrii n saturaie

Montajul din figura 4.20 ilustreaz evitarea intrrii n saturaie a
tranzistorului T prin folosirea a dou diode D1 i D2 ce au cderi diferite de
tensiune pe ele (dioda D1 poate fi o diod de germaniu, avnd o cdere de
0,3V, iar dioda D2 poate fi una de siliciu pentru care UD2 = 0,7V).
Diferena de potenial dintre colector i baz va fi egal cu UBUC=UD2-UD1=0.7V-0.3V=0.4V. Funcionarea circuitului este asemanatoare
cu a celei din figura 4.21 descris n continuare.
+EC

Figura 4.19.

Condensatorul se ncarc cu o constant de timp inc = C(Rg + Rin),

curentul de baz scznd exponenial cu aceeai constant de timp i tinznd
ctre o valoare constant, ce nu permite intrarea n saturaie:
IBd=U1/(Rg+RB+Rin).
Dac la intrare se aplic un salt negativ de tensiune, de la U1 la U2,
curentul de baz scade brusc la o valoare negativ (curent invers de baz) IBi
ce are o valoare determinat de U2 i Rin, rezistena de intrare a
tranzistorului. Apoi, odat cu blocarea tranzistorului i prin descrcarea

72

Ui

+EC

RC

D2
Rg

T
D1

RB .

DS
Ui

R1

-EB
Figura 4.21.

Figura 4.20.

73

RC

n circuitele integrate TTL, seria TTL cu diode Schottky, se

utilizeaz o singur diod pentru evitarea intrrii n saturaie, cum se arat n
figura 4.21. Cnd tensiunea de la intrare Ui crete, va crete i tensiunea UBE
deci i curentul de colector, tensiunea UCE scznd. Pentru o anumit
valoare a tensiunii de intrare, diferena ntre UBE i UCE va ajunge suficient
pentru a deschide dioda Ds, care ncepe s conduc prelund o parte din
curentul care circul prin R1. n acest fel curentul de comand din baza
tranzistorului nu poate depi o valoare, s spunem IBs, deci tranzistorul nu
are condiiile de intrare adnc n saturaie. Pe de alt parte, relaia VB - VC =
UD = 0.4V arat c jonciunea baz-colector este polarizat direct, dar
potenialul de 0.4V este inferior celui de deschidere a unei jonciuni pn de
siliciu (0.7V), deci jonciunea baz-colector nu este deschis. Cantitatea de
sarcini electrice ale purttorilor minoritari injectate de colector n baz este
practic neglijabil.
+EC
RC

Ui

RB

T2
T1

4.4 Tranzistorul cu efect de cmp

4.4.1 Generaliti, clasificare
Tranzistoarele cu efect de cmp (TEC) sunt
componente
semiconductoare la care modificarea intensitii curentului electric se
datoreaz unui cmp electric exterior, transversal pe direcia curentului.
Tranzistoarele cu efect de cmp sunt tranzistoare unipolare, denumirea
evideniind faptul c n aceste tranzistoare curentul este dat de micarea
ordonat a purttorilor de sarcin de un singur tip.
Se pot enumera trei tipuri principale de tranzistoare cu efect de
cmp: tranzistoare cu poart jonciune (TECJ), tranzistoare cu poart izolat
(TECMOS) i tranzistoare cu substraturi subiri (TSS). Deoarece intereseaz
tranzistoarele TEC utilizate n comutaie i n realizarea circuitelor logice,
cele care vor fi studiate vor fi tranzistoarele cu efect de cmp cu poart
izolat TECMOS sau pe scurt MOS (metal-oxid-semiconductor). Acestea se
pot grupa, dup tehnologia de realizare, n tranzistoare MOS cu canal indus
(strat de inversiune, n regim de mbogire) i tranzistoare MOS cu canal
iniial (cu strat srcit). n majoritatea aplicaiilor se utilizeaz tranzistorul
MOS cu canal indus.

R2
Figura 4.22.

Un alt montaj pentru evitarea saturrii tranzistorului este cel din

figura 4.22, care prezint un tranzistor compus, cunoscut sub numele de
montaj Darlington. Montajul este format din tranzistoarele T2, tranzistor de
comand i tranzistorul T1, cel de ieire. Tranzistorul T1 nu intr n saturare
deoarece potenialul din colectorul su este ntotdeauna mai mare dect
potenialul din baza sa (datorit montajului care impune relaia
VC1=UCE2+VB1), deci VC1>VB1, jonciunea baz-colector fiind polarizat
invers.
Montajul Darlington este frecvent folosit n schemele electronice
ale circuitelor integrate.

4.4.2 Structura i funcionarea unui tranzistor MOS

Structura fizic a unui tranzistor de tip MOS este ilustrat de figura
4.23, care prezint o seciune transversal a unui tranzistor MOS cu canal
indus n, i numit din aceast cauz NMOS. Dac canalul indus este de tip p,
tranzistorul este tranzistor PMOS. El se comport la fel cu tranzistorul
NMOS, deci cele expuse n continuare vor fi egal valabile, cu deosebirea c
polaritile tensiunilor i curenilor trebuiesc inversate.
Poarta
Sursa

SIO2

+VG

Drena

VS=0

+VD

Substrat

Substrat

Figura 4.23.

Figura 4.24.

Substratul de baz este un material semiconductor, cum ar fi

siliciul. Materialele semiconductoare prezint proprietatea de a avea

74

75

conductivitatea electric variabil n limite apreciabile, funcie de

compoziia chimic a materialului. Aceasta poate fi controlat prin
concentraia de purttori de sarcin din materialul semiconductor. Valoarea
concentraiei de purttori poate fi variat prin controlul concentraiei de
impuriti.
n aceste condiii substratul de baz al tranzistorului MOS este ales
i tratat astfel nct s posede un numr redus de purttori de sarcin, goluri
n cazul de fa, substratul de baz fiind de tip p. El devine astfel slab
conductor de electricitate.
n substratul de baz se creaz prin difuzie dou regiuni, numite
surs i dren, care sunt de tip n n acest caz, dar n primul rnd au o
conductivitate mult superioar substratului de baz, concentraia purttorilor
de sarcin (electroni) fiind mult mai mare. Poriunea substratului de baz
cuprins ntre regiunea drenei i a sursei se numete canal. Regiunea
canalului este acoperit de un strat subire de material izolant, de obicei
bioxid de siliciu, SiO2,foarte pur, i care are o grosime de ordinul 0,1m.
Deasupra sa se depune prin evaporare n vid un strat subire metalic,
formndu-se astfel un electrod, numit gril sau poart. Deasupra zonelor
drenei i sursei se depune deasemenea cte un strat subire de metal, pentru
a se asigura contactul electric cu ele. Grosimea straturilor de metal ce
asigur contactele electrice variaz ntre 0,1-2m.
Funcionarea tranzistorului MOS se prezint n continuare. ntre
surs i dren, prin intermediul substratului de baz, se pot pune n eviden
dou jonciuni pn. Dac ntre dren i surs (semiconductori de tip n), se
aplic o tensiune pozitiv, una din jonciuni este polarizat direct (cea
format de substrat i dren), dar cealalt este polarizat invers (cea ntre
substrat i surs), ceea ce face s nu existe curent ntre dren i surs, deci
tranzistorul s fie blocat.
Dac la electrodul porii (pe gril) se aplic un potenial pozitiv fa
de regiunile sursei i drenei, sarcinile electrice de tip p din substratul de
baz vor fi respini, iar electronii vor fi atrai ctre suprafaa substratului de
siliciu aflat sub poart. Presupunnd c tensiunea VDS dintre dren i surs
este mult mai mic dect tensiunea VGS dintre poart i surs, potenialul n
aceast regiune, format sub stratul izolator de oxid de siliciu,este relativ
constant. Prin creterea potenialului n gril, cmpul electric format n
stratul izolator crete i odat cu el concentraia de electroni din substrat,
aflai sub stratul izolator, ntre dren i surs. Putem considera c ntre dren
i surs se formeaz un canal, a cui adncime crete odat cu tensiunea
aplicat pe poart. Pentru o valoare a tensiunii gril-surs, numit tensiune

76

de prag i notat VT, concentraia de electroni din zona canalului va depi

concentraia de goluri i atunci aceast regiune i va inversa tipul, din
regiune de tip p, n regiune de tip n. Astfel n regiunea de suprafa a
substratului de baz de tip p s-a format un canal de tip n, canal ce unete
regiunile tot de tip n ale drenei i sursei. Conductibilitatea ntre dren i
surs crete odat cu creterea canalului, crescnd curentul de dren IDS,
fiind dependent de tensiunea aplicat pe poart VGS.
Dac tensiunea ntre dren i surs VDS crete, va scdea tensiunea
ntre poart i dren, deci canalul va prezenta o distribuie neuniform a
sarcinilor electrice, fapt ce denot o dependen neliniar a curentului de
dren IDS fa de tensiunea dren-surs VDS. Curentul de dren nu va crete
nelimitat odat cu creterea tensiunii n dren.
Parametrii statici de comutare ai tranzistoarelor MOS se vor
prezenta n capitolul urmtor, aici se mai face observaia c tranzistoarele
NMOS sunt mai rapide dect cele PMOS, care ns au o tehnologie de
realizare mai simpl.
Figura 4.25 reprezint simbolurile folosite pentru tranzistoarele cu
canal indus n, cu canal indus p, sau pentru un tranzistor MOS oarecare.
Acest din urm simbol este cel mai folosit, deoarece comportarea logic nu
depinde de polarizri. Tranzistorul MOS are, n montajele uzuale, substratul
de baz legat la mas.
+VD

+VG

-VD

-VG
VS(GND)

VD

VG
VS(GND)

VS(GND)

Figura 4.25.

4.4.3 Parametrii statici ai tranzistorului MOS

Parametrii statici ai tranzistoarelor MOS se prezint comparativ cu
cei afereni tranzistoarelor bipolare, ncepnd cu cei care caracterizeaz
avantajele tranzistoarelor MOS.
Tehnologia de realizare a tranzistoarelor MOS este mult mai simpl
dect cea aferent tranzistoarelor bipolare, fapt ce reduce mult costul
circuitelor integrate MOS fa de circuitele integrate TTL logic echivalente.
Deasemenea, pentru circuitele integrate MOS componentele electronice nu
trebuie izolate ntre ele prin insule, sursa i drena fiind n circuite izolate
ntre ele, fapt ce duce la creterea densitii de integrare, obinnd densiti

77

de integrare de mii de elemente electronice (tranzistoare) per mm2, cu dou

ordine de mrime mai mari dect la circuitele integrate TTL, DTL.
Impedana de intrare foarte mare (1014-1016) i deci necesitatea
unui curent de comand mic ( 10pA ), este un alt avantaj al tranzistoarelor
MOS.
Folosirea unei structuri MOS ca rezisten ntre surs i dren,
implementare a noiunii de rezisten activ, este un alt factor ce faciliteaz
creterea densitii de integrare. Pentru tehnologia bipolar, rezistenele
integrate prezint o valoare dependent de suprafaa ocupat pe placheta de
siliciu. Realizarea unor rezistene difuzate de valori mari duce la ineficien
economic. Pentru tehnologia MOS, folosirea ca rezistene a unor
tranzistoare, duce la o mare economie de suprafa. n plus valoarea
rezistenei obinut depinde de punctul de funcionare al tranzistorului,
modificarea sa fcndu-se prin modificarea punctului de funcionare pe
caracteristica de ieire a tranzistorului respectiv.
VD

VD

O G

T1

G
S

Ue
T2

T1
S

D
VG

VG

Ue

D
T2

G
S

Figura 4.26.

Cele dou posibiliti de folosire a tranzistorului MOS ca

rezisten activ sunt ilustrate de figura 4.26 i constau din:
realizarea rezistenei active cu tranzistorul T1, prin legarea porii
sale la sursa de alimentare; rezistena lucreaz n regim static i
funcioneaz numai cnd tranzistorul nseriat T2 conduce
prin comanda n gril a tranzistorului MOS T1 folosit ca rezisten
activ; rezistena lucreaz n regim dinamic i intervine atunci cnd
tranzistorul inseriat T2 conduce i cnd tranzistorul T1 folosit ca
rezisten activ este comandat (cu impulsul de tact, de ex.)
Lucrul n regim dinamic prezint fa de lucrul n regim static,
avantajul unei puteri disipate inferioare.
Cuplajul dintre etajele cu tranzistoare MOS se poate face direct,
fr circuite suplimentare de polarizare sau pentru deplasare de nivel.

78

Fa de aceste avantaje, n termenii puterii consumate, densitii de

integrare, preului de cost, tranzistoarele MOS prezint i parametri statici
echivaleni sau defavorizani fa de tranzistoarele bipolare. Acetia ar fi:
rezistena direct (sau de trecere) a tranzistorului bipolar saturat
este redus, avnd valori de ordinul a 10-15, fa de rezistena
direct a tranzistorului MOS cu valori de ordinul sutelor sau chiar
miilor de ohmi;
nivelul de zgomot al tranzistoarelor MOS este relativ mare i este
datorat faptului c iniial conductana se realizeaz n regiunea de
interfa siliciu-oxid de siliciu, unde pot exista discontinuiti n
structura cristalin;
tensiunea de strpungere la intrare a izolaiei de poart este mic

fa de tranzistoarele bipolare, datorit efectului tensiunii

electrostatice de pe capacitatea de intrare (de ordinul 0,2-0,5pF),
care, mai mult, poate crete n timp, ducnd la scderea progresiv
a valorii tensiunii de strpungere. De aici provin msurile de
siguran obligatorii pentru lucrul cu circuite integrate MOS,
msuri destinate evitrii fenomenului de ncrcare electrostatic:
terminalele circuitelor integrate MOS, a tranzistoarelor MOS,
s nu fie lsate n gol;
n cazul transportului sau depozitrii, circuitele integrate MOS
s aib terminalele scurt-circuitate;
viteza de comutare este mai mic dect la bipolare, lucru datorat i
rezistenei interne mari; frecvena maxim de lucru scade i ea.

4.4.3.1 Caracteristicile
tranzistorului MOS

de

intrare

de

ieire

Figurile 4.27 i 4.28 redau formele aproximative

caracteristicilor de intrare i de ieire ale tranzistorului MOS.

79

ale

ale

IDS
[mA]

Regiunea
liniar

IDS[mA]

VDS=VGS-VT
Regiunea de saturaie

16
12

VGS3<VGS4

8
4

VGS2<VGS3

VT
VGS[V]
1

VGS1<VGS2

VDS[V]

Figura 4.28.

Figura 4.27.

Caracteristica de ieire, ce d variaia curentului de dren IDS

funcie de potenialul drenei VDS, pentru diverse poteniale n gril VGS,
delimiteaz dou regiuni, situate n dreapta i respectiv stnga caracteristicii
pentru care VGS-VT=VDS; aceste regiuni corespund regimului de funcionare
liniar (de triod), respectiv de saturare.
Cum se observ din caracteristica de intrare, se poate defini o
tensiune de prag, notat VT, definit ca tensiunea de intrare ntre poart i
surs, de la care ncepe conducia tranzistorului MOS. Conducia unui
tranzistor MOS ncepe deci cnd VGS > VT. Valoarea tensiunii de prag
depinde de tensiunea cu care se alimenteaz substratul de baz i doparea
acestuia cu impuriti.
Dac substratul de baz este slab dopat cu impuriti, n jurul
canalului sursei i drenei se formeaz o regiune cu o concentraie a
sarcinilor electrice majoritare mai redus dect cea din volumul
semiconductorului. S-a obinut astfel un tranzistor MOS cu canal obinut n
regim de srcire. Dac regiunea din vecintatea canalului are o concentraie
a sarcinilor electrice majoritare mai mare dect cea a volumului
semiconductorului, se obine un tranzistor MOS cu canal obinut n regim de
mbogire (sau regim de inversiune). Cele dou tipuri de tranzistoare MOS,
cu canal conductor n regim de srcire, respectiv n regim de mbogire,
prezint caracteristici de intrare-ieire similare, diferind doar valoarea
tensiunii de prag; astfel pentru tranzistor MOS n regim de mbogire cu
canal de tip n tensiunea de prag este pozitiv, pe cnd la tranzistorul MOS n
regim de srcire cu canal n, tensiunea de prag este negativ. Aa cum s-a
specificat n partea introductiv a acestui subcapitol, pentru tranzistoarele
MOS cu canal tip p, lucrurile stau n mod opus, deci tensiunea de prag
pentru tranzistorul n regim de srcire va fi pozitiv i cea a tranzistorului
n regim de mbogire va fi negativ.

80

Presupunnd c se lucreaz cu tranzistoare MOS cu canal n n

regim de mbogire i avnd borna substratului legat n scurt-circuit cu
borna sursei, din caracteristica de ieire se pot determina i analiza cele trei
regiuni (regimuri) de funcionare:
regiunea de blocare, pentru care curentul de ieire, curentul drensurs IDS este aproximativ nul iar tensiunea de intrare, VGS este mai
mic dect tensiunea de prag: VGS < VT
regiunea liniar sau regiunea de triod, regiunea din stnga
caracteristicii trasate pentru curentul de dren pentru cazul VDS =
VGS - VT; este regiunea pentru care curentul de dren IDS crete
rapid funcie de potenialul dren-surs VDS, relaia fiind (4.23) iar
ntre potenialele din dren i poart exist relaia: 0 VDS VGS VT

V 2DS
(4.23)
)
2
regiunea de saturare a funcionrii tranzistorului, regiunea din
dreapta caracteristicii trasate pentru egalitatea VGS-VT=VDS; este
regiunea pentru care au loc relaiile (4.24) i (4.25):
(4.24)
0 VGS - VT VDS
I DS = K ((VGS - | V T |) V DS -

K
(4.25)
(V GS - V T ) 2
2
n relaiile precedente ce dau variaia curentului de dren funcie de
potenialul dren-surs i gril-surs, s-a introdus un factor K (4.26), factor
de conducie, ce depinde de geometria i tehnologia folosite n realizarea
tranzistorului (vezi figura 4.29):
K ( W / L)
(4.26)
I DS =

Grila
L

W
Contact
metalic

Figura 4.29.

este factorul de conducie intrinsec i este dependent de

tehnologie; ca valoare aproximativ poate fi luat valoarea 10A/V2
W reprezint limea canalului tranzistorului MOS (10-200m).
L reprezint lungimea canalului (1-10m).

81

Se remarc faptul c saturarea are aici o semnificaie diferit fa

de tranzistorul bipolar, i anume la tranzistorul MOS curentul de dren IDS
nu crete nelimitat funcie de creterea tensiunii, canalul n regiunea drenei
intrnd ntr-un proces de stagnare. Deasemenea el este modulat de
potenialul grilei, valorile de limitare depinznd cresctor de potenialul VGS.
Electrodul metalic al porii tranzistorului MOS formeaz mpreun
cu substratul de care este izolat prin stratul de oxid de siliciu, un
condensator (o capacitate parazit) a crui mrime este dat de relaia (4.27)
depinznd de permitivitatea dielectricului, suprafaa canalului S=WL i
grosimea dielectricului, d.
S
C= 0 r
(4.27)
d
Cu ct dimensiunile canalului scad, capacitatea parazit scade i ea,
crescnd corespunztor viteza de comutare a tranzistorului.

respectiv descrcarea capacitilor de intrare ale tranzistoarelor comandate.

Notnd cu Cp, suma capacitilor de intrare ale tranzistoarelor comandate,
timpii de comutare ai tranzistorului MOS se pot asocia timpilor de
ncrcare/descrcare ai capacitii concentrate de sarcin Cp. Relaiile pentru
constantele de timp ale circuitelor RC de sarcin sunt (4.28) unde RT este
rezistena de trecere a tranzistorului T2., iar Rs rezistena de sarcin.
inc = RsCp
(4.28)
desc = RTCp
Se alege, pentru ca tensiunea de ieire pentru nivelul cobort s fie
ct mai aproape de mas, Rs >> RT. n aceste condiii timpii de ridicare i
coborre ai tranzistorului MOS se dau dup formula (4.29).
tr = 2,2RsCp
(4.29)
tc = 2,2RTCp
Se observ c pentru tranzistoarele MOS timpii de comutare depind
foarte mult de sarcina capacitiv, performanele dinamice fiind astfel
afectate.

4.4.4 Parametrii dinamici de comutare

Pentru un tranzistor MOS, timpii de comutare depind n primul
rnd de sarcina capacitiv pe care trebuie s o comande. Pentru un tranzistor
MOS (reprezentat n figura 4.30), cei doi timpi de comutare sunt
reprezentai n figura 4.31.
Tranzistorul T1 are rolul rezistenei din drena tranzistorului T2.
Aceast rezisten se numete rezistena de sarcin i ea trebuie s aib o
valoare mult mai mare (de un ordin de mrime) dect rezistena de trecere a
tranzistorului T2. Acest lucru este necesar pentru a se asigura la ieire o
tensiune de nivel inferior mai mic dect tensiunea de prag.
VD

Ui
VD
Vr

T1
I1

RS

Ue

T2
I2
Ui

Cp

Ue

U
t

ti
VD

0.9VD
0.1VD

t
tc

tr

4.5 Proiectarea circuitelor logice realizate cu componente

discrete
Realizarea circuitelor logice pe baza componentelor discrete are ca
principal criteriu de proiectare dimensionarea corespunztoare a
componentelor electronice ale circuitului, nct acesta s asigure funcia
logic dorit i s prezinte parametrii statici i dinamici admisibili.
Etapele reprezentative ale proiectrii sunt:
proiectarea circuitelor logice n regim static, urmrind realizarea
funciilor logice propuse
proiectarea circuitelor logice n regimul static, cu analiza cazului
cel mai defavorabil de funcionare
analiza funcionrii circuitului n regim dinamic, cu estimarea
parametrilor dinamici.
Se prezint un exemplu de proiectare a unui circuit inversor realizat
cu tranzistor bipolar i componente pasive, descriindu-se toate aspectele de
proiectare care intervin n fiecare din cele trei etape enumerate mai sus.

Figura 4.31.

Figura 4.30.

Dac se presupune c un tranzistor MOS trebuie s comande n

gril unul sau mai multe tranzistoare MOS, el trebuie s asigure ncrcarea,

82

83

4.5.1 Proiectarea n regim static

Figura 4.32 reprezint o schem tipic de circuit inversor realizat
cu tranzistor bipolar. Circuitul trebuie proiectat pentru a asigura urmtoarele
condiii de funcionare n regim staionar:
dac la intrare se aplic nivel logic '0', Ui 0V, la ieire trebuie s
se obin nivelul logic ridicat, deci Ue EC, sau tranzistorul s fie
blocat
dac la intrare se aplic nivelul logic '1', Ui EC la ieire trebuie s
se obin nivel logic cobort, sau Ue 0V, lucru ce impune ca
tranzistorul T s fie saturat.
Pentru ca circuitul s ndeplineasc condiiile de mai sus, trebuie
proiectat corespunztor divizorul rezistiv format din rezistenele R i RB,
pentru ca tranzistorul T s funcioneze n cele dou regimuri, pentru valorile
corespunztoare ale tensiunii de la intrare.
Condiia de blocare a tranzistorului T este ca jonciunea bazemitor s fie polarizat invers UBEb 0V i IB = IC0. Dar din suma curenilor
n baz rezult (4.30) sau (4.31).

Pentru a fi saturat este necesar ca valoarea curentului din baz s

fie superioar valorii de saturaie, IBd IBs = IC/N0.
Prin calcul va rezulta relaia pentru rezistena R (4.34).
R

E C - U BEs
U + EB
EC
+ BEs
N0 R C
RB

(4.34)

Relaiile obinute pentru dimensionarea rezistenelor R i RB

trebuiesc ndeplinite i pentru valorile extreme IC0 = IC0max i N0 = N0min.
Pentru calculul rezistenei RC se folosete formula (4.35) unde ICso
reprezint un curent de colector de saturaie 'optim', pentru care factorul de
amplificare n curent are valoarea maxim.
RC =

E C - U CEs
ICso

(4.35)

Parametrii R, RB i RC ai circuitului inversor astfel dimensionai

vor asigura ndeplinirea condiiilor de funcionare static a circuitului,
respectiv vor oferi condiiile de blocare/saturare ale tranzistorului T n
condiiile de intrare impuse.

+EC

Ui

4.5.2 Studierea cazului cel mai defavorabil

RC

C
IR

IC0

IRB

IBd

Ue
T

RB
-EB
Figura 4.32.

IR + IC0 = IRB
U
U
+ EB
BEb + I C0 = BEb
R
RB

(4.30)
(4.31)

Din condiia UBEb 0, rezult o prim relaie pentru dimensionarea

divizorului (4.32).
EB
(4.32)
I C0
Pentru cazul de saturare a tranzistorului, suma curenilor n baz
are forma (4.33)
(4.33)
IR - IRB = IBd
RB

84

Analiza cazului cel mai defavorabil se impune a fi fcut datorit

multiplelor posibiliti de modificare a valorilor ce caracterizeaz
elementele unui circuit. Elementele circuitului nu au ntotdeauna valorile
calculate, ideale, iar o nsumare nefericit a anumitor abateri poate duce la
schimbarea regimului de funcionare a circuitului. Metoda ce folosete
studiul cazului cel mai defavorabil are ca obiective analiza influenei pe care
o are modificarea valorilor elementelor din schem asupra condiiilor de
funcionare i determinarea combinaiei cele mai defavorabile pentru un
anumit caz.
Pentru dimensionarea rezistenei RB, fcut n cazul blocrii
tranzistorului, cazurile extreme sunt:
tranzistorul funcioneaz la temperatura maxim admis, ceea ce
face ca valoarea curentului colector-baz la blocare s fie maxim
IC0max
tensiunea de alimentare EB este la valoarea minim (90% din
normal, spre ex.)
tolerana rezistenei RB este la limita superioar din cmpul de

85

tolerane.
Pentru analiza strii de saturaie i dimensionarea rezistenei R, se
iau n considerare:
curentul de colector are valoare maxim, dat de o valoare maxim
admis pentru tensiunea de alimentare EC i una minim pentru
rezistena RC, n cmpul de tolerane admis
factorii de amplificare iau valori extreme N0min
alimentarea bazei se face de la EBmin.
Uzual aceste relaii pentru dimensionarea rezistenelor se reprezint
grafic, prin dezvoltarea dependenei uneia fa de celelalte, cum ar fi
RB=f(R) sau R=g(RB) i din grafic se alege un punct de funcionare optim,
care s nu poat fi afectat grav de dispersii i tolerane.

RC. Cum aceast tensiune UCEb intervine n calculul rezistenei R, este de

preferat ca influena sarcinii s fie estompat. O modalitate este conectarea
n circuitul de colector al inversorului a unei diode D, avnd catodul
conectat la o tensiune de limitare EL (vezi figura 4.35). Aceast diod se
numete diod de limitare i are rolul stabilirii n colectorul tranzistorului T
n cazul regimului de blocare, al unui potenial care nu depinde de rezistena
de sarcin, ci numai de tensiunea de limitare EL i cderea de potenial pe
diod VCb EL+VD. Deasemenea are rolul micorrii timpului de blocare a
tranzistorului.

4.5.3 Comportarea n regim dinamic

+EC
RC

C
R

Ui

T
R

RB
-EB

Figura 4.33.

De o mare importan n proiectarea corect este studiul influenei

sarcinii asupra comportrii circuitului. figura 4.33 ilustreaz modul de
comand cu un circuit inversor a mai multor inversoare spre exemplu,
acestea fiind echivalate printr-o rezisten de sarcin Rs conectat la o
tensiune Es (vezi figura 4.34).
+EC

+EC

RC
IS
T

EL

RC

RS
ES

Figura 4.34.

Figura 4.35.

Cnd tranzistorul T este blocat, valoarea UCEb depinde de valoarea

rezistenei de sarcin care stabilete un curent de sarcin ce se nchide prin

86

Pentru studiul circuitului inversor n regim dinamic trebuie avui n

vedere parametrii dinamici de funcionare ai tranzistorului din schem,
respectiv timpii de comutare reprezentai funcie de curenii de baz: pentru
procesul de deblocare al tranzistorului, timpul de ridicare funcie de curentul
de baz direct tr=f(IBd), iar pentru procesul de blocare al tranzistorului,
timpul de cdere i timpul de stocare funcie de curentul de baz invers:
tc=f(IBi) i ts=f(IBi).
Pentru a asigura funcionarea optim a inversorului n regim
dinamic, pentru aceti timpi de comutare se iau n considerare valorile
maxime.
Relaiile de calcul pentru componentele schemei devin n aceste
condiii (4.36), (4.37).
RB

EB EB
=
IC0 I Bi

(4.36)

E C - U BEs
EC

(4.37)
E C U BEs + E B I Bd + I Bi
+
RC
RB
Pentru circuitul inversor, dac se impun anumii timpi de comutare,
din caracteristicile ce dau parametrii dinamici ai tranzistorului se determin
curenii direct i invers din baz IBd i respectiv IBi, pe baza acestor valori
calculnd valorile rezistenelor R i RB, conform relaiilor de mai sus.
Calculul capacitii C de accelerare a comutaiei tranzistorului,
prezente i n montajul circuitului inversor, se face dup relaiile date la
paragraful respectiv, cu urmtoarele consideraii de aproximare:
se consider c tensiunea la intrarea inversorului variaz de la 0V
R

87

la valoarea EC
se consider c deblocarea tranzistorului se face ntr-un interval de
timp t egal cu tdb (notat i timp de ridicare tr)
se consider c blocarea tranzistorului se face ntr-un interval de
timp dat t egal cu tbl+ts, mai precis tc+ts.
Pentru cazul deblocrii, neglijnd variaia tensiunii n baza
tranzistorului n timpul deblocrii, se obine relaia (4.38);

du c E C
dt
t

du c
E
=C C
dt
t db

(4.39)

Curentul prin capacitate la deblocarea tranzistorului este calculat ca

i diferena (4.40):
Ic=IBd0-IBd
(4.40)
n ralaia (4.40) semnificaia termenilor este:
IBd0 reprezint curentul de baz direct de supraacionare la
deblocare i se calculeaz dup formula (4.41) n care Nd reprezint
factorul de supraacionare la deblocare.
I Bd0 =

Aceste circuite modific forma impulsurilor utiliznd proprietile

neliniare ale dispozitivelor electronice. Studiul acestor circuite se face de
obicei pe baza caracteristicilor de transfer.

(4.38)

Curentul Ic prin capacitatea C n timpul aciunii frontului va fi (4.39);

Ic = C

5. CIRCUITE PENTRU TRANSFORMRI

NELINIARE

N d I Cs
N0

(4.41)

IBd reprezint curentul de baz direct la frontiera dintre regimul

activ normal i cel saturat.
Capacitatea C devine calculabil dup formula (4.42).
(I - I ) t
C = Bd0 Bd db
(4.42)
EC

5.1 Circuite de limitare

Circuitele de limitare sunt cuadripoli a cror tensiune de ieire
rmne practic constant dac tensiunea de intrare devine mai mare sau mai
mic dect o anumit tensiune de prag. Exist trei categorii de circuite de
limitare:
(5.1)
limitatoare de maxim: ue (t) = const, dac ui (t) > ur
(5.2)
limitatoare de minim: ue (t) = const, dac ui (t) < ur
limitatoare bilaterale: ue (t) = const, dac ui (t) > ur sau ui (t) <
(5.3)
ur
Pentru realizarea circuitelor de limitare se pot utiliza ca elemente
neliniare tranzistorul sau dioda. Cele mai simple circuite de limitare se
realizeaz cu diode semiconductoare. Un astfel de circuit, limitator de
maxim, este prezentat n figura 5.1. Caracteristica de transfer a circuitului se
poate trasa folosind caracteristica liniarizat a diodei.
ue

ue

Er+U

ui

n mod analog se calculeaz capacitatea de accelerare necesar

pentru blocarea tranzistorului ntr-un timp dat i format din suma tc+ts, sau
tbl+ts, n final pentru capacitatea C alegnd valoarea maxim.

ui

R
ui

D
Er

ue

Figura 5.1.

Caracteristica de transfer a circuitului prezint un punct de frngere

pentru ui =Er+U. Astfel pentru ui <Er + U dioda este blocat i tensiunea ui
va fi reprodus la ieire n absena unei rezistene de sarcin. Pentru ui >Er +
U dioda conduce, variaiile tensiunii de intrare fiind atenuate la ieire ue =

88

89

uiRd / (R+Rd). Dac Rd << R, atunci ue << ui obinndu-se deci o limitare

a tensiunii la ieire. Cum de obicei Er >> U, se poate considera c limitarea
se face la valoarea Er.
Pentru o diod cu Rd i Ri date se recomand alegerea unei
rezistene R R d R i , caz n care vor fi satisfcute condiiile R >> Rd i R
<< Ri.
n mod analog poate fi analizat funcionarea limitatoarelor de
minim i a celor bilaterale.
Circuitele de limitare cu tranzistoare se bazeaz pe neliniaritile
tranzistorului care pot fi folosite n scopuri de limitare. n figura 5.2. este
prezentat schema unui limitator simplu cu un tranzistor. Circuite de
limitare mai performante se pot realiza cu dou tranzistoare conectate ntr-o
schem de amplificator diferenial.
ui
U

RC

ui

ue
T

Uc
Ec

UCES
Figura 5.2.b.

Figura 5.2.a.

Dintre aplicaiile circuitelor de limitare pot fi amintite:

transformarea unei tensiuni sinusoidale ntr-un semnal trapezoidal;
formarea unor impulsuri de amplitudine standard dintr-o
succesiune de impulsuri de amplitudini diferite;
selectarea impulsurilor dup amplitudine.

5.2. Circuite pentru fixarea nivelului

Circuitele pentru fixarea nivelului sunt cuadripoli cu ajutorul crora
nivelul extrem al unor impulsuri sau componenta lor continu se fixeaz la o
valoare dorit. Studiul acestor circuite este important att n ceea ce privete
aplicaiile utile ct i datorit fenomenului nedorit de polarizare dinamic pe
care l pot produce.

90

Cuplarea n curent alternativ a dou etaje amplificatoare se face

printr-un circuit RC trece sus. n regim staionar condensatorul de cuplaj se
ncarc cu o tensiune egal cu componenta continu a semnalului transmis,
astfel c semnalul aplicat etajului urmtor are o component continu nul.
n unele situaii, existena unui element neliniar la ieirea
circuitului RC, cum ar fi jonciunea baz emitor a tranzistorului din etajul
urmtor, poate determina apariia unei componente continue suplimentare la
bornele condensatorului de cuplaj. Acest fenomen poart denumirea de
polarizare dinamic i el determin deplasarea punctului de funcionare al
etajului urmtor, datorit componentei continue suplimentare de pe
condensator.
R1

C
uc
ui

R2

ui
D ue

UC0

ue
t1

t2

t3

Figura 5.3.

ic
Ics

5.2.1 Polarizarea dinamic

Analiznd funcionarea circuitului din figura 5.3, n ipoteza c

valoarea condensatorului C este suficient de mare ca ui s nu fie
distorsionat, se observ c n intervalul de timp (t1, t2) ct dioda conduce
condensatorul C se ncarc prin rezistena R= R1 R2 /(R1+R2). (admitem
ipoteza R1 >> Rd)
n intervalul (t2,t3) dioda D este blocat, condensatorul C
descrcndu-se prin rezistena R = R2. Dac se noteaz cu UC0 nivelul
mediu al tensiunii pe condensatorul C, se pot scrie pentru fiecare interval de
timp relaiile pentru curentul prin condensator i pentru variaiile tensiunii
UC pe condensator:
n intervalul t1 -t2 curentul prin condensator va fi (5.4) iar variaia
tensiunii pe condensator (5.5).
u -U
i 'C = i ' C0
(5.4)
R
S'
1 t2 '
1 t2
(5.5)
i C 0 dt = '
(u i U C 0 )dt = '
C t1
R C
R C t1
n intervalul t2 -t3 curentul va fi dat de (5.6), iar tensiunea de (5.7).
u -U
i 'C' = i '' C0
(5.6)
R
u 'C =

91

t3

t3

''
1 ''
1
(5.7)
(u i U C0 )dt = S''
i C 0 dt = ''
C
R C
R C
Valoarea tensiunii UC0 se poate determina pe baza condiiei de
stabilire a regimului staionar n care uC = uC de unde se poate
determina raportul R2/R1=(S-S)/S. Cunoscndu-se acest raport se poate
stabili valoarea componentei continue UC0. Aceasta poate fi micorat dac
se micoreaz R2 i se mrete R1. Micorarea valorii rezistenei R2 ncarc
ns suplimentar etajul precedent.
O metod mai eficient const n introducerea unei diode
suplimentare D2 (fig.5.4) i egalarea constantelor de timp CR1 i CR2
pentru care se obine R1 = R2.

u 'C' =

R1

C
R2

ui

ue
D1

D2
Figura 5.4.

5.2.2 Fixarea nivelului extrem al impulsurilor

Funcionarea circuitelor de fixare a nivelului este asemntoare cu
a circuitelor de limitare.
Circuitul din fig.5.5 fixeaz nivelul maxim al semnalului de ieire
la zero. Schema poate fi privit ca un caz particular al schemei din fig.5.4, n
care R1 = 0. n aceast situaie tensiunea de polarizare dinamic este aproape
egal cu amplitudinea semnalului de intrare. Ca urmare, rspunsul
circuitului va fi deplasat cu valoarea Ui spre tensiuni negative.
Inversnd sensul de conectare a diodei se obine un circuit care
fixeaz nivelul minim al semnalului la 0V.
Pentru a fixa nivelul extrem al unui semnal la o valoare diferit de
zero se conecteaz n serie cu dioda o tensiune de valoare corespunztoare,
ca n fig.5.6.
C

C
ui

D ue

ui

ue
Er
Figura 5.6.

Figura 5.5.

92

6. CIRCUITE LOGICE INTEGRATE

6.1 Generaliti
Circuitele electronice numerice (uneori numite i circuite logice sau
digitale) sunt circuite care implementeaz funciile algebrei logice (algebra
boolean sau binar). Unei funcii logice caracterizat prin tabelul su de
adevr i se poate pune n coresponden un circuit care realizeaz n practic
operaiile funciei logice considerate. Un asemenea circuit realizeaz fizic
transformarea variabilelor de intrare n variabile de ieire ale circuitului,
conform funciei logice implementate.
Dup modul de funcionare, se pot deosebi dou clase mari de
circuite logice i anume, circuite logice combinaionale (CLC) i circuite
logice secveniale (CLS).
Circuitele logice combinaionale sunt acele circuite la care variabila
(sau mulimea variabilelor) de ieire la un moment dat este univoc
determinat de valori ale variabilelor de intrare prezente n acel moment.
Circuitele logice combinaionale au deci dou caracteristici
principale: sunt circuite fr memorie (variabilele de pe ieiri exist numai
n prezena variabilelor de pe intrare) iar variabila de ieire este o
combinaie a semnalelor de intrare.
Circuitele logice secveniale (CLS) sunt acele circuite la care
variabilele (sau variabila) de ieire la un moment dat depind att de
combinaiile de valori ale variabilelor de intrare aplicate n momentul
considerat, cat i de strile intermediare interne, sau de strile de memorie
ale circuitului.
Caracteristica principal a circuitelor logice secveniale este c ele
au memorie. Aceasta nseamn c, din examinarea semnalelor de ieire se
poate deduce ultima comand primit de circuit.

6.1.1 Reprezentarea fizic a variabilelor booleene

Circuitele logice sunt circuite de comutaie static i sunt realizate
cu dispozitive de regul electronice care pot prezenta dou stri limit
distincte i stabile nchis i deschis, corespunztor celor dou valori 0 i 1
ale variabilelor din logica binar. Asemenea dispozitive sunt diodele

93

semiconductoare, tranzistorii i circuitele integrate, dispozitive care pot

efectua operaia de comutare (nchis deschis; blocat saturat).
De regul, strilor logice 0 i 1 li se asociaz nivele de tensiune
(sau de curent) de la intrrile i ieirile circuitului. Cele dou valori 0 i 1
sunt puse n coresponden cu dou domenii disjuncte ale mrimii fizice
alese (tensiune sau curent). Datorit variaiilor produse de toleranele
surselor de alimentare i componentelor (mai ales n construcie integrat),
semnalele corespunztoare valorilor logice 0 i 1 nu apar ca nite valori
discrete de tensiune sau curent ci, ca nite domenii (benzi) aa cum se poate
observa n figura 6.1.

6.1.2 Circuite logice integrate

Nivele teniune
(current)

Domeniu de
valori S1

nivel H
S1S2=

Domeniu de
valori S2

nivel L

Figura 6.1.

Stabilirea unor valori precise pentru cele dou nivele logice nu este
convenabil deoarece circuitul care trebuie s realizeze acest lucru devine
mai complicat.
Pentru buna funcionare a circuitelor logice i a circuitelor de
comutaie, n general, este necesar s se realizeze condiiile n care cele dou
valori S1 i S2 s poat fi distinse uor. Aceasta se realizeaz cu att mai bine
cu ct intervalul ntre cele dou domenii permise, numit uneori i interval
de rezerv, este mai mare.
Reprezentarea valorilor funciilor booleene prin nivele de tensiune
este mai rspndit i n continuare vom considera aceast reprezentare.
Nivelele de tensiune din cele dou domenii de valori respect
relaia:
(V1S1 , V2S2) avem V1>V2
Datorit acestui fapt tensiunile din S1 se mai numesc nivele H
(High) iar cele in S2 se numesc nivele L (Low).
Pentru a defini i realiza funcia logic realizat de anumite circuite
este necesar stabilirea unor reguli de coresponden ntre simbolurile
algebrei binare 0 i 1 i domeniile de tensiune S1 i S2.
n logica pozitiv, valorile maxime de tensiune corespund la 1 logic
iar cele minime la 0 logic.

94

n practic se ntlnesc ambele tipuri de corespondene. Se poate

observa c schimbarea conveniei de coresponden este echivalent cu o
negaie a variabilei booleene.
Stabilirea nivelelor de tensiune corespunztoare domeniilor S1 i S2
depinde de modul de realizare a circuitului, de felul tranzistoarelor folosite,
de tehnologia utilizat, n cazul circuitelor integrate, de tensiunile de
alimentare utilizate.
n cele ce urmeaz se va folosi logica pozitiv, iar n caz contrar se
va specifica acest lucru.

Utilizarea unor piese discrete ca tranzistori, diode, rezistene etc.,

chiar sub form miniaturizat, implic un numr mare de elemente
electronice coninute ntr-o instalaie electronic complex.
Necesitatea realizrii unor echipamente ntr-un volum ct mai mic,
precum i nevoia reducerii numrului de conexiuni n scopul creterii
siguranei n funcionare (fiabilitii) i-au gsit rezolavarea cu ajutorul
microeletronicii.
Microelectronica reprezint ramura electronicii al carei obiect l
constituie realizarea circuitelor electronice cu nalt grad de miniaturizare
numite microcircuite. Prin micocircuit se inelege un dispozitiv
microelectronic cu o densitate mare de elemente active i pasive, realizat i
utilizat ca o singur unitate. Micrcircuitele se impart n dou grupe mari:
microcircuite integrate i microansamble.
Un microcircuit integrat reprezint un ansamblu de elemente
electronice alctuit din tranzistoare, diode semiconductoare, rezistoare,
condensatoare, conectate inseparabil n procesul tehnologic de fabricaie pe
sau n interiorul unui suport i ncapsulat ntr-un bloc protector de
dimensiuni standardizate, realizat din metal, material plastic, ceramic etc.
n mod curent, n literatura de specialitate se utilizeaz denumirea de circuit
integrat, denumire pe care o vom utiliza n continuare.
Circuitul integrat nu permite accesul direct la elementele sale.
Pentru utilizare, el dispune de un numr standard de contacte terminale
reprezentnd intrri i ieiri cu funciuni bine precizate, specifice fiecrui tip
de circuit n parte.

95

Microansamblul constituie un microcircuit alctuit din elemente

discrete i/sau circuite integrate, realizate i testate separat nainte de
ansamblare.
Din punct de vedere al tehnologiei de elaborare, circuitele integrate
se impart n urmatoarele clase:
circuite integrate semiconductoare, al cror suport fizic este alctuit
dintr-un material semicondutor;
circuite integrate peliculare, la care elementele componete sunt
pelicule depuse pe suprafaa unui material semiconductor;
circuite integrate hibride, avnd elemente pasive formate din
pelicule depuse pe suprafaa unui material semiconductor, iar
elementele active realizate sub form discret i montate pe un
substrat dielectric.
Utilizatorul dispune practice de o capsul care n majoritatea
cazurilor are una din formele prezentate n figura 6.2, marcat cu un
indicator specific tipului integratului i fabricii constructoare. Datele
referitoare la funcia logic realizat i caracteristicile electrice se gsesc n
cataloage.
Capsulele trebuie sa satisfac anumite cerine tehnice i economice:
pre de cost sczut, rezisten mecanic , compactitate bun, comoditate
pentru testare i utilizare, posibiliti de disipare a cldurii degajate n
funcionarea circuitului etc.

i b) respectiv n sensul acelor de ceasornic cnd capsula este vzut de jos

(6.3.c).

a.

b.

c.

Figura 6.3

6.2 Parametrii circuitelor logice

Parametrii circuitelor logice integrate precizeaz posibilitile de
interconectare ale circuitelor i performanele pe care le prezint acestea n
cadrul sistemelor numerice. n funcie de anumite caracteristici comune,
cum ar fi schema electronic, tehnologia de fabricaie, modul de definire a
parametrilor etc, circuitele logice integrate se clasific n familii de circuite
logice. Circuitele logice dintr-o familie se caracterizeaz prin aceleai nivele
logice de tensiune i n general prin aceleai tipuri de parametri. n
continuare se vor defini principalii parametri ai circuitelor logice care sunt
specifici diferitelor familii de circuite logice integrate. Pe msur ce vor fi
studiate diferite familii de circuite logice se vor prezenta parametrii
caracteristici fiecrei familii n parte.

6.2.1 Caracteristica static de transfer

Figura 6.2

Simbolurile tipurilor de capsule prezentate n figura 6.2 provin din

denumirea acestora n limba englez: tipul DIL (Dual In Line Package
capsul dublu aliniat); tipul TO5 (Typical Outline 5 contur tipic numrul
5 din standardul SUA); tipul PLCC (Plastic Leaded Chip Carrier).
Numerotarea pinilor se face ncepnd de la marcajul de pe capsul n
ordinea invers a acelor de ceasornic cnd capsula este vzut de sus (6.3.a

96

Caracteristica static de transfer (sau pe scurt caracteristica static)

a unui circuit logic reprezint variaia tensiunii de ieire funcie de tensiunea
de intrare n curent continuu. Aa cum am mai artat, nu se poate defini o
valoare de tensiune unic pentru nivelul logic 1, respectiv 0. n consecin
nici caracteristica de transfer nu va fi unic. n practic, aceast
caracteristic este cuprins ntre dou curbe limit, astfel c fiecrei
variabile de intrare sau de ieire i vor fi asociate dou intervale (domenii,
benzi) de tensiune permise i respectiv garantate.
Exist deci patru plaje de tensiune, dou de intrare
(corespunztoare la 0 i respectiv 1 logic) i dou de ieire, care sunt
determinate de 8 valori semnificative ale tensiunii de intrare i ieire:

97

VILmin - nivel de tensiune minim pentru 0 logic la intrare;

VILmax - nivel de tensiune maxim pentru 0 logic la intrare;
VIHmin - nivel de tensiune minim pentru 1 logic la intrare;
VIHmax - nivel de tensiune maxim pentru 1 logic la intrare;
VOLmin - nivel de tensiune minim pentru 0 logic la ieire;
VOLmax - nivel de tensiune maxim pentru 0 logic la ieire;
VOHmin - nivel de tensiune minim pentru 1 logic la ieire;
VOHmax - nivel de tensiune maxim pentru 1 logic la ieire;
Indicii au urmtoarele semnificaii: I,O - (input, output) intrare,
ieire; L,H - (low, high), nivel logic 0, respectiv 1, logica considerat fiind
cea pozitiv.
Un circuit logic va funciona corect, atta timp ct nivelele de
tensiune aplicate la intrare se ncadreaz n plaja admis, n acest caz
nivelele de tensiune obinute la ieire se ncadreaz n plaja garantat.
VO
Plaja
garantat
pentru
1 logic

V0=VI

VOHmax

Zona de funcionare
n prezena perturbaiilor
Zona de funcionare
normal n absena
perturbaiilor

VOHmin

Zona de tranziie
Plaja
garantat
pentru
0 logic

Vr

VOLmax
VOLmin

VIL1
VILmin

VIH1

VIL2
VILmax VIHmin

Plaja permis
pentru starea 0

VI

VIH2

Una dintre performanele cele mai importante ale oricrei familii de

circuite digitale o constituie stabilitatea la perturbaii, caracteristic
relevant printr-o mrime numit margine de imunitate la perturbaii sau
margine de zgomot. Aceast mrime se definete ca valoarea maxim a
tensiunii perturbatoare care nsumat cu semnalul util aplicat la intrare, n
cazul cel mai defavorabil, nu influeneaz negativ nivelul de tensiune de la
ieire.
Prin marginea tipic (garantat) de imunitate la perturbaie pentru o
stare logic se ntelege diferena dintre nivelul de tensiune tipic (garantat) la
ieirea circuitului de comand i nivelul cel mai defavorabil al tensiunii pe
care circuitul comandat l mai accept la intrare pentru meninerea la ieire a
strii dorite.
U perturbaie

Figura 6.4.

Considernd c tensiunea de ieire a unui circuit devine tensiune de

intrare pentru circuitul comandat, se pot definii cinci zone distincte de
funcionare:
zona de funcionare normal (n absena semnalelor perturbatoare)
pentru nivelul inferior (L) al tensiunii de intrare VIL2 - VIL1,
respectiv pentru nivelul superior (H) al tensiunii de intrare VIH2 VIH1.
zona de funcionare n prezena semnalelor perturbatoare pentru
nivelul inferior (L) VILmax - VILmin, respectiv superior (H) VIHmax VIHmin al tensiunii de intrare.

zona de tranziie VIHmin - VILmax. Aceast zon corespunde

tensiunilor de intrare care determin comutarea circuitului logic
dintr-o stare n cealalt.

1
U tipic (garantat)
la ieire

VOHmax
VOHmin

VIHmax
Plaja permis
pentru starea 1

98

6.2.2 Marginile de imunitate la perturbaii statice

VOLmax
VOLmin

U cel mai defavorabil

acceptat la intrare pentru
starea logic respectiv

VI2

VO1

VIHmax
MH

VIHmin
VILmax

ML
Figura 6.5.

VILmin

Marginile de imunitate reflect existena unor rezerve

antiperturbative la nivelul plajei de tensiune. n cazul strii logice "0", cazul
cel mai defavorabil apare atunci cnd circuitul 1 emite nivelul de tensiune
maxim pe nivelul "0", VOLmax, iar circuitul 2 accept la intrare, pe aceeai
stare, nivelul VILmax. n acest caz se definete marginea de imunitate la
perturbaii garantat de producator pentru starea logic "0":
M L = V ILmax - V OLmax
(6.1)
n mod asemntor se definete marginea de imunitate garantat
pentru starea logic "1":
M H = V OHmin - V IHmin
(6.2)

99

ntre marginile de imunitate la perturbaii statice exist o zon de

nedeterminare ale crei nivele de tensiune nu trebuie s apar staionar la
intrarea circuitului.

La interconectarea circuitelor logice dintr-o familie trebuie

respectate relaiile (6.5) corespunztoare cazurilor de funcionare cele mai
defavorabile.
n

| I OL min | | I ILmax |
i =1

6.2.3 Capacitatea de ncrcare la ieire a circuitelor logice

(6.5)

| I OHmin | | I IHmax |

Intrarea unui circuit logic constituie pentru circuitul care l

comand o anumit sarcin. Pentru ca un circuit logic s genereze la ieire
nivelele de tensiune garantate este necesar s fie comandat cu un curent
corespunztor la fiecare din intrrile sale.
Pentru a asigura interconectarea corect a circuitelor logice dintr-un
sistem, adic asigurarea nivelelor logice garantate, va trebui s se ia n
considerare curentul de ieire a circuitului logic de comand i suma
curenilor de intrare a circuitelor logice comandate.
Definirea factorului de ncrcare la intrare (FI - fan in) i la ieire
(FO - fan out) se face plecnd de la valorile curenilor corespunztori
tensiunilor limit admise la intrare, respectiv tensiunilor limit garantate la
ieire pentru cazul cel mai defavorabil. Aceste valori sunt specificate n
cataloagele de circuite logice integrate i sunt : IILmax i IIHmax pentru intrare,
respectiv IOLmin i IOHmin pentru ieire.
Se definete ca fiind fan-in-ul unei intrri, numrul N (N>1) de
intrri standard cu care este echivalent intrarea respectiv: FI=N.
n cadrul oricrei familii se definete elementul fundamental al
familiei iar valorile caracteristice capacitilor de ncrcare ale celorlalte
circuite se exprim ca multiplii ai caracteristicilor elementului de baz.
Pentru determinarea celor dou valori ale factorului de ncarcare la
ieire (FO) caracteristice celor dou stri logice, se utilizeaz relaiile din
(6.3):
FO L = |

I OLmin | ,
I OHmin |
FO H = |
I ILmax
I IHmax

(6.3)

i =1

6.2.4 Timpul de propagare

Timpii de ntrziere la propagarea informaiei logice prin circuite
se pot defini sugestiv reprezentnd formele de und ale semnalelor de intrare
i respectiv de ieire (figura 6.6).
Vi
0,9
0,5
0,1

ti
t

VO
0,9
0,5
0,1

tf

t
tpHL

100

(6.4)

tpLH

Figura 6.6.

Timpii de cretere (tr) i cdere (tf sau tc) se definesc ntre 0.1 i 0.9
din amplitudinea semnalului iar timpii de ntrziere (sau de propagare tpHL,
tpLH) la nivelul de 0.5 din amplitudinea semnalului.
Timpul de propagare mediu se definete ca

t pHL + t pLH
(6.6)
2
Pentru unele circuite timpii de ntrziere se definesc cu ajutorul
frecvenei maxime de tact care reprezint valoarea maxim a frecvenei
semnalului de intrare, conform unei secvene specificate.
t pd =

n aceste condiii se definete fan out-ul ca fiind (6.4):

FO = min (FOL , FOH )

tr

6.2.5 Consumul de putere

101

Consumul de putere al circuitelor numerice este caracterizat prin

urmtorii parametrii de catalog:
tensiunea de alimentare (Vcc);
curenii absorbii de circuit cnd ieirea este n starea 1 logic (ICCH)
respectiv 0 logic (ICCL);
curentul de ieire n scurtcircuit (Ios);
puterea medie consumat (Pm);
Puterea medie consumat depinde de starea n care se gsete
circuitul, de valoarea tensiunii de alimentare, frecvena de lucru, etc. n
curent continuu, puterea medie consumat se poate determina conform
relaiei (6.7):
P H + P L = I CCH + I CCL
(6.7)
V CC
P CC =
2
2
n regim de comutaie, puterea consumat de circuitul logic crete
datorit curentului necesar ncrcrii i descrcrii capacitilor parazite de
la ieirea circuitului Cp.
Puterea consumat suplimentar de circuitul logic n regim de
comutare se poate calcula cu relaia (6.8) unde f reprezint frecvena de
comutare a circuitului logic iar U variaia tensiunii pe capacitile parzite.
PC = f C p U 2

(6.8)

n aceste condiii, puterea total consumat de un circuit logic va fi

(6.9):
+
Pm = PCC + PC = I CCH I CCL VCC + f C p U 2
2

102

(6.9)

7. CIRCUITE LOGICE INTEGRATE TTL

7.1 Prezentare general
Circuitele integrate din familia TTL (Tranzistor-Tranzistor-Logic)
au cunoscut o larg rspndire, reprezentnd un important salt calitativ pe
linia evolutiv a familiilor de circuite integrate. Familia TTL s-a dezvoltat
plecnd de la schemele electronice ale circuitelor familiei DTL (DiodTranzistor-Logic) cu tranzistor de comand, prin modificrile aduse
obinnd o nou familie ce prezint parametri superiori. Dintre
performanele familiei TTL se remarc: putere disipat i timpi de propagare
redui, factor de ncrcare la ieire i imunitate la perturbaii relativ mari, iar
odat cu dezvoltarea seriei TTL Schottky, se ofer vitez de lucru n
comutaie performant.
n cadrul familiei de circuite integrate TTL s-au dezvoltat mai
multe serii de circuite, fiecare caracterizat printr-un parametru superior
valoric fa de seria de baz (standard); de fapt ele se deosebesc n principal
prin compromisul realizat ntre puterea disipat pe poart i timpul de
propagare. Un circuit logic ideal care s prezinte toi parametrii cu valori
performante (timp de propagare i putere disipat mici, imunitate la zgomot
i factor de ncrcare la ieire mari) este imposibil de realizat, deoarece
aceste cerine sunt contradictorii.
Seria TTL normal (7400) sau standard prezint pentru toi aceti
parametri valori de compromis; pe baza ei s-au dezvoltat seriile TTL:
seria TTL rapid (H), ce prezint un timp de propagare redus, dar
n detrimentul unei puteri disipate mai mari;
seria TTL de putere redus (L), avnd un consum redus, dar timp
de propagare mai mare dect seria standard.
Pe baza unor modificri n schema electronic a aprut seria TTL
cu diode Schottky (seria S), ce ofer un timp de propagare foarte mic, prin
evitarea fenomenului de saturaie a tranzistoarelor din schem. Pe baza
acestei serii, s-au dezvoltat:
seria TTL Schottky de putere redus (LS)
seria TTL Schottky avansat (AS)
seria Schottky mbuntit (avansat) de putere redus (ALS).

103

O alt serie TTL, serie 'special', este constituit din circuitele din
seria 5400, destinate aplicaiilor militare. Gama tensiunilor de alimentare
admise este (4.55.5) V ntr-o gam de temperaturi de lucru admise de
(-55+125)C.
Trebuie remarcat c toate seriile TTL sunt compatibile din punctul
de vedere al nivelelor logice.
Familia circuitelor logice integrate TTL cuprinde un numr mare
de tipuri de circuite integrate pe scar de integrare mic, medie i mare, mai
ales pe scar medie, temporal aceast familie avnd cel mai mare succes n
anii '70-80.

7.2 Seria standard TTL

7.2.1 Poarta fundamental TTL
Poarta fundamental TTL este prezentat de figura 7.1.
Funcionarea circuitului se descrie simplificat, prin prezentarea separat, a
regimului static, n curent continuu, i a regimului dinamic de funcionare.
VCC
R1
4k

R2
1k6

R4
130
T4

T1
T2
A
B

Y=AB

T3
D1

D2

R3
1k
Figura 7.1.

7.2.1.1 Funcionarea circuitului

n analiza porii fundamentale TTL se vor considera valorile tipice
de 0.75V pentru cderea de potenial pe o jonciune activ i valoarea de
0.65V pentru tensiunea de prag de deschidere a unei jonciuni.
Etajul de intrare este caracterizat de folosirea tranzistorului
multiemitor T1, a crui numr de emitori determin, direct, numrul de
intrri ale porii. Din cauza fronturilor abrupte ale semnalelor, caracteristice

104

funcionrii circuitelor TTL, pot aprea pe intrrile circuitului oscilaii

parazite, chiar dac firele de legtur ntre pori sunt scurte. Oscilaiile apar
deoarece aceste conexiuni se comport ca linii de transmisie i sunt
ncrcate cu sarcini neadaptate. Astfel, de exemplu, o tranziie din "1" n "0"
la ieirea porii de comand, poate genera la intrarea porii comandate salturi
negative mai mari de 2 V. Acestea pot duce la strpungerea jonciunii bazemitor corespunztoare, dac celelalte intrri ale porii sunt "1" logic,
atrgnd dup sine un consum suplimentar de curent i generarea
zgomotului. Ca remediu se folosesc diodele de limitare D1 i D2 pe intrrile
circuitului.
Tranzistorul T2 ndeplinete funcia de comand n contratimp a
etajului de ieire realizat cu tranzistoarele T4 i T3, i dioda D.
Pentru a explica funcionarea electric a circuitului, s presupunem
mai nti c una dintre intrri este conectat la mas (nivel logic "0"). Ca
urmare, tranzistorul T1 se satureaz i datorit scderii potenialului din
colectorul su, tranzistorul T2 se blocheaz. Potenialul sczut din emitorul
lui T2, legat cu baza lui T3, determin deasemenea blocarea tranzistorului T3.
Tranzistorul T4 va conduce, fiind comandat de potenialul ridicat
din colectorul tranzistorului T2 (VCC). La ieire se va obine o valoare
ridicat de tensiune, corespunztor nivelului logic "1".
Dac la ambele intrri se aplic o tensiune corespunztoare
nivelului logic "1", jonciunile baz-emitor ale tranzistorului T1 sunt
polarizate invers i tranzistorul lucreaz n regiunea activ invers. n acest
caz jonciunea baz-colector a tranzistorului T1 i jonciunile baz-emitor ale
tranzistoarelor T2 i T3 formeaz un lan de diode polarizate direct prin
rezistena R1 de la plusul sursei de alimentare. n consecin tranzistoarele
T2 i T3 se vor satura. n acelai timp, tranzistorul T4 se blocheaz deoarece
baza lui se afl la un potenial mai mic dect potenialul emitorului su
datorit decalajului de tensiune introdus de dioda D. Se obine astfel la ieire
o tensiune egal cu tensiunea de saturaie colector-emitor a tranzistorului T3,
corespunztoare nivelului logic "0".
Analiznd funcionarea porii, din punct de vedere logic, se observ
c ea realizeaz funcia I-NU, adic (7.1):
(7.1)
Y = AB
Tranzistoarele T4 i T3, constituite ntr-un etaj de ieire n
contratimp, permit nchiderea cii de curent ntre VCC i mas prin etajul
final, reducndu-se astfel puterea disipat de circuit. Comutarea
complementar a tranzistoarelor permite ca valoarea rezistenei R4 s fie

105

mic (130), obinnd o impedan de ieire redus, n oricare din strile

logice de la ieire. Etajul de ieire n contratimp, prin valoarea mic a
rezistenei R4, asigur deasemenea o constant de timp mic pentru
ncrcarea-descrcarea capacitilor parazite de la ieire, conectarea unei
importante sarcini capacitive neducnd la o nrutire accentuat a timpului
de comutare.

7.2.2 Parametrii porii fundamentale TTL

7.2.2.1 Nivelele logice
Parametrii circuitului din figura 7.1 se ncadreaz n valorile
standardizate pentru ntreaga familie de circuite integrate TTL. Nivelele
logice de intrare i ieire au garantate urmtoarele valori:
VIL - nivelul de tensiune necesar pentru a avea nivel logic "0" la
intrare. Valoarea maxim permis pentru a realiza sigur aducerea
ieirii n starea dorit este de VILmax = 0.8 V.
VIH - nivelul de tensiune necesar pentru a avea nivel logic "1" la
intrare. Valoarea minim permis este VIHmin = 2 V.
VOL - nivelul de tensiune la ieire n starea "0" logic. Valoarea
maxim garantat este VOLmax = 0.4 V.
VOH - nivelul de tensiune la ieire n starea "1" logic. Valoarea
minim garantat este VOHmin = 2.4 V.
VT - reprezint tensiunea de prag, la care tensiunile de intrare i de
ieire sunt egale. Are valoarea de 1.3V pentru condiii normale de
lucru (VCC = 5V, Ta =25C).

7.2.2.2 Marginea de zgomot

Marginea de zgomot este definit ca diferena ntre limitele de
tensiune garantat pentru strile logice ale unei pori care comand i
tensiunea necesar dispozitivului comandat cu acel nivel logic.
Se observ de mai sus c tensiunea de ieire maxim garantat
pentru nivelul "0" logic este cu 0.4 V mai mic dect tensiunea de intrare
maxim permis pentru acest nivel logic, iar tensiunea de ieire minim
garantat pentru nivel "1" logic este cu 0.4 V mai mare dect tensiunea de

106

intrare minim permis pentru acest nivel logic. Se definesc astfel dou
componente, pentru cele dou nivele logice:
ML = VILmax - VOLmax, i are valoarea standard de 400mV.
MH = VOHmin - VIHmin, i se calculeaz valoarea standard de 400mV.
Aceast marj de siguran de 0.4 V, pentru ambele stri logice,
margine de zgomot n curent continuu garantat, asigur astfel
compatibilitatea ntre orice ieire i intrare n cadrul familiei TTL.
Valoarea de 400mV este garantat, dar practic o poart TTL
realizeaz o margine de zgomot de peste 1V. Aceasta deoarece porile i
schimb starea cnd tensiunea de intrare depete valoarea tensiunii de
prag, VT = 1.3-1.5V. Valorile de tensiune tipice la ieire pentru strile logice
sunt VOH = 3.5V i VOL = 0.2V. Rezult c ieirea pentru starea '1' logic
poate tolera o tensiune negativ de zgomot de 2V, fr ca porile comandate
s-i schimbe starea n mod fals. n mod similar, pentru starea '0' logic la
ieire, se poate tolera un zgomot pozitiv de 1.1V, fr a afecta corectitudinea
comportrii logice a circuitelor comandate.
Rezult c marginea de zgomot tipic pentru porile TTL este mai
mare pentru starea '1' logic la ieire (valoarea MH este mai mare dect ML).
Aceasta implic preferina ca starea logic de repaus a unui circuit logic s
fie starea de '1' logic, iar comanda comutrii s se fac cu un semnal 'activ
zero', ce se modific de la '1' logic la '0' logic.

7.2.2.3 Curenii de intrare i de ieire

Convenional se stabilete semnul pozitiv pentru cureni de intrare
sau de ieire, dac poarta respectiv absoarbe acei cureni, i semn negativ
pentru curenii generai spre exterior de respectivul circuit.
Curenii de la intrarea i ieirea unei pori au urmtoarele valori
standard:
la intrare, pentru starea "1" logic, o poart TTL absoarbe maximum
IIH = 40 A, iar n starea "0" logic genereaz maximum IIL = -1,6
mA pe intrarea respectiv.
la ieire, pentru starea "1" logic, poarta genereaz minimum
IOH=-800A, iar pentru starea "0" logic absoarbe minimum
IOL = 16 mA.

107

7.2.2.4 Factorul de ncrcare

Acest parametru are valorile calculate pe baza curenilor definii
anterior. Factorul de ncrcare pentru un circuit se definete att pentru
intrare, ct i pentru ieire.
Factorul de intrare (notat FI) sau sarcina unitar selectat, se
definete printr-un circuit caracteristic familiei, aflat n cazul cel mai
defavorabil pentru asigurarea curentului ce comand tranzistorul
multiemitor de la intrare. El se definete pentru ambele nivele logice. Pentru
poarta fundamental TTL sarcina unitar are valorile:
FIL = 1, atribuit unui curent de intrare IIL = - 1,6mA
FIH = 1, atribuit unui curent de intrare IIH = 40A.
Factorul de ncrcare la ieire (fan-out) se calculeaz pe baza
curenilor definii n subcapitolul precedent. Este de remarcat c factorul de
ncrcare la ieire, notat FO, se prezint ca dat de catalog, sub form
normalizat, pentru a se evidenia capacitatea unui circuit de a comanda un
numr de sarcini selectate.
VCC

VCC
R4

R1

R4

T4

R1

T4
T1

IIL
D 2

T1
D

IOH

T2
T3
IOL

T2

IIL
2

T3

Figura 7.2.

IIH

Figura 7.3.

factorul de ncrcare la ieire pentru starea '0' logic, FOL = IOL/IIL =

10.
Factorul de ncrcare la ieire pentru '1' logic, FOH = IOH/ IOL = 20.
Faptul c n starea 1 logic la ieire o poart TTL poate comanda 20
de sarcini normalizate, faciliteaz conectarea intrrilor nefolosite la intrrile
folosite ale aceleiai pori.
n figurile 7.2 i 7.3 se prezint valoarea curenilor de intrare cnd
emitorii sunt legai mpreun pentru nivel 0 logic la ieire, respectiv 1 logic.
Aa cum se poate observa, curentul necesar pentru a comanda N emitori
multipli ai aceluiai tranzistor de intrare conectai mpreun pentru a fi
comandai de aceeai ieire rmne la aceeai valoare, IIL pentru starea
logic 0 i crete proporional cu N, respectiv NIIH pentru starea logic 1.

108

Curentul de comand necesar se calculeaz diferit, dup cum este

starea logic a intrrii i depinde de numrul de emitoare ale tranzistorului
multiemitor de la intrare; astfel, pentru starea logic '0', curentul de ieire IOL
este curentul din baza lui T1 (IIL) i el se divide n curenii de emitor ai
tranzistorului T1. Pentru starea logic '1', curentul de ieire IOH va fi curentul
total absorbit de intrri adic suma curenilor (IIL) absorbii prin fiecare
emitor al tranzistorului T1, deci valoarea sa depinde de numrul de emitoare.

7.2.2.5 Caracteristica static de transfer

Caracteristica static de transfer la o poart TTL prezint
particularitatea existenei unor zone distincte, determinate de asocierea
modurilor de funcionare a tranzistoarelor din schem. Analiza teoretic a
caracteristicii se va face pe zone de funcionare, determinate prin valoarea
tensiunii de intrare.
Caracteristica de transfer a porii I-NU standard este prezentat n
figura 7.4.
Descrierea teoretic a caracteristicii este urmtoarea: la aplicarea
unei tensiuni la intrare Vi de 0V, jonciunile baz-emitor ale tranzistorului
T1 sunt n conducie, tranzistorul lucrnd n regim de saturaie. n baza lui T2
se stabilete un potenial redus, fcnd ca T2 s fie blocat.
VO
5
4
3,4
3

B
C

2
1
0,2

0,5

1,3

0,65 1

D
1,5

VI[V]

E
2

Figura 7.4.

Potenialul la ieire se stabilete n jurul unei valori de 3,4V.

Valoarea tensiunii de ieire este independent de variaia intrrii,
att timp ct tranzistorul T2 rmne blocat, pe caracteristic aflndu-ne pe
poriunea AB.
La creterea potenialului VI peste valoarea corespunztoare
punctului B, valoare de 0.6V, curentul de baz al tranzistorului T1 este
treptat transferat din emitor n colector, iar tranzistorul T2 ncepe s conduc
uor, intrnd n regiunea activ normal. Amplificarea realizat pe poriunea

109

BC de tranzistorul T2 este -R2/R3. Tranzistorul T4 funcioneaz ca

repetor pe emitor, iar T3 este blocat, deoarece potenialul n baza sa nu
depete nc 0.6V. Pe caracteristic ne aflm n poriunea BC.
Pentru valori VI > 1.3V, tranzistorul T2 ncepnd s conduc,
determin o variaie mai rapid a tensiunii de ieire cu tensiunea de intrare
(poriunea CD). Aceast variaie rapid a lui VO, prin intrarea n conducie a
tranzistorului T3 se datoreaz att scderii potenialului colectorului acestuia
ct i reducerii impedanei de emitor a tranzistorului T2, care duce la
creterea amplificrii sale. Tranzistoarele T2, T4 i T3 conduc n regiunea
activ normal, ceea ce duce la nchiderea unei bucle de reacie pozitiv
(colectorul lui T2 - baza lui T4 - dioda D - colectorul lui T3 i emitorul lui T2)
i dac frontul impulsurilor aplicate pe intrarea porii este mare (>100ns), la
ieire apar oscilaii de nalt frecven. Pe de alt parte, pe aceast poriune a
caracteristicii de transfer (1.3 1.5 V pentru VI), crete consumul de la sursa
de alimentare, curentul absorbit de etajul final fiind limitat doar de rezistena
R4. Ca efect al acestui fenomen sunt oscilaiile tensiunii pe liniile de
alimentare, pentru nlturarea crora se monteaz capaciti de decuplare.
Pentru tensiuni de intrare mai mari de 1.5 2.25V, prin blocarea lui
T4 i saturarea lui T3 tensiunea de ieire rmne practic constant i egal cu
VCEsat 0.2V, a tranzistorului T3 (regiunea DE de pe caracteristic).
Influena tensiunii de alimentare VCC asupra caracteristicii de
transfer se manifest doar asupra valorii tensiunii de ieire pentru nivelul
superior i nu are efect asupra zonelor de tranziie.
n schimb zonele de tranziie sufer modificri funcie de
temperatura ambiant Ta, care are efect asupra parametrilor tranzistoarelor
din schem.
Pentru a se asigura o funcionare sigur, circuitele sunt testate i
garantate pentru situaiile defavorabile, n general valorile de catalog fiind
garantate pentru un fan-out (factor de ncrcare la ieire) de FE = 10, n
gama temperaturilor ambiante i n gama tensiunilor de alimentare
recomandate.
Practic, caracteristica de transfer se determin printr-o schem
ilustrat de figura 7.5.

110

VCC

VIH
D1

VO

VI

R1
400
D2

C1
15pF

D3
D4

Figura 7.5.

Circuitul format din R1, D1-D4, conectat la ieirea porii simuleaz

o impedan echivalent cu 10 sarcini TTL. Diodele sunt de tipul 1N4148
iar C1 include capacitile de ieire a sondelor i ale sistemului de conectare.

7.2.2.6 Caracteristica de intrare

Cunoaterea caracteristicilor de intrare i de ieire este necesar
pentru o utilizare optim a circuitelor TTL, mai ales la interconectarea
circuitelor din serii diferite.
Figura 7.6 ilustreaz variaia curentului de intrare funcie de
tensiunea de intrare, Ii = f(Ui). Pentru determinarea experimental, se
utilizeaz pentru msurtori doar o intrare, celelalte fiind conectate printr-o
rezisten R (1K) la +VCC (figura 7.7).
II[mA]
0,1
0,2

28A U [V]
I
1

1,5

0,4
0,6
0,8
1,0

Figura 7.6.

111

VIH

VO[mV]
500

VI

400
300

200
100

Figura 7.7.

IOL[mA]
5 10

Pentru o tensiune de intrare corespunztoare strii de '0' logic (Vi <

0,8V), curentul de la intrare IIL este determinat n principal de rezistena R1,
dup formula
II =

30

40

50

Figura 7.8.

VCC - VBE(T3) - VCEs(T2)

= 2.5mA
R2

(7.3)

VCC - V BC(T1) - VBE(T2) - VBE(T3)

= 0.7mA
R1

(7.4)

IE(T2) = IB(T2) + IC(T2) =3.2mA

(7.5)

IC(T2) =

V CC - V BE(T1) - V I

(7.2)
R1
Se observ c valorile curentului de intrare depind de tensiunea de
alimentare, de temperatura ambiant i de tensiunea de intrare, pe
caracteristic aflndu-ne pe prima pant.
Dac VI crete peste valoarea de 0.8V, curentul de intrare va scdea
n valoare absolut, iar pentru VI > 1.3V, va tinde abrupt spre valori
apropiate de 0. Pentru VI=1.7V el va deveni nul. Acesta se datoreaz
comutrii curentului de emitor a lui T1 n colectorul su (baza lui T2), i deci
scderea curentului de intrare.
Pentru tensiuni de intrare VI > 22.25V, tranzistorul T1 intr n
regim invers de funcionare, curentul de intrare schimbndu-i sensul i
stabilizndu-se la o valoare mic, dar pozitiv de 28A.
Ca date de catalog se dau valori adaptate pentru cazurile cele mai
defavorabile, IIL = -1.6mA i IIH = 40A.

20

IB(T2) =

V BE(T3)
= 2.45mA
(7.6)
R3
Tranzistorul T3 va fi puternic saturat, rmnnd astfel pn la
atingerea factorului de amplificare extrem N=20, curentul de ieire atingnd
valoarea:
IOL = NIB(T3) = 202.45 = 49mA
(7.7)
Pentru caracteristica de ieire VOH = f(IOH) se prezint n domeniul
pozitiv caracteristica VOH=f(IS), unde curentul de sarcin IS se definete ca
IS=-IOH. Caracteristica este ilustrat de figura 7.9.
IB(T3) = IE(T2) - I3= IE(T2)

VO[V]
5
4

7.2.2.7 Caracteristica de ieire

3
1

Exist dou caracteristici de ieire, funcie de nivelul logic al ieirii.

Caracteristica VOL = f(IOL) este ilustrat de figura 7.8.
Dac la intrare se aplic nivelul de tensiune ridicat, T4 se va bloca,
iar T2 i T3 intr n saturaie. Calculul lui IOL se face funcie de curentul n
baza lui T3, care depinde de curentul de emitor a lui T2.

112

IS[mA]
5 10

20

30

40

50

Figura 7.9.

Dac la cel puin o intrare se aplic potenial cobort, tranzistorul

T3 se blocheaz iar T4 intr n conducie i tinde spre saturaie. Pentru T4 n
regiunea normal de lucru, pe caracteristic ne aflm pe dreapta 1, relaia
dintre VOH i IS, fiind determinat dup relaiile (7.8), care va duce la (7.9)

113

ecuaia dreptei 1. Relaiile (7.10 i 7.11) sunt valabile n momentul n care

T4 intr n saturaie. Dreptele 1 i 2 se intersecteaz la IS5mA.
VO = VCC R 2

IS
V BE(T4) VD
N + 1

(7.8)
(7.9)

IS = IE(T4) = IB(T4) + IC(T4)

VCC VO VD VBE(T4) VCC VO V D VCE(T4)
+
IS =
R2
R4

(7.10)

VO 4,5 - ISR4

(7.11)

n practic se admite o gam de variaie pentru curentul de sarcin

cuprins ntre 20 i 50 de miliamperi. O valoare prea mare poate distruge
poarta, iar o valoare prea mic poate afecta nivelul logic 1 prin incapacitatea
circuitului de a ncrca rapid o sarcin capacitiv.
Caracteristica de ieire VOL=f(IOL) se poate ridica cu ajutorul
schemei din figura 7.10, iar caracteristica VOH=f(IOH) cu schema din figura
7.11.
400
150

IOL

VIH

Figura 7.10.

VIH
VIL

VO

V
Figura 7.11.

7.2.2.8 Puterea disipat

114

ICCH + ICCL
(7.13)
V CC
2
Din schema porii fundamentale, innd cont de starea
tranzistoarelor, se determin:
pentru starea '1' la ieire, singura cale de curent de la VCC ctre
mas este prin rezistena R1 i jonciunea baz-emitor a
tranzistorului T1:
PC =

VO = 3.7 32IS

VO

Puterea disipat n regim static depinde n primul rnd de curentul

absorbit de la sursa de alimentare, curent calculat n ambele cazuri ce
caracterizeaz starea logic a ieirii circuitului.
Formula de calcul devine (7.13):

1k
IOH
10k

VCC

(7.13)
ICCH = IR1 = (VCC -VB(T1))/R1 1mA
pentru starea '0' a ieirii, calea de curent este de la VCC ctre mas
prin rezistena R2 i colectorul tranzistorului T2 aflat n conducie,
i prin rezistena R1 i jonciunea baz-colector a tranzistorului T1
aflat n conducie invers, curentul absorbit fiind curentul din
emitorul lui T2:

ICCL = IE(T2) = IC(T2) + IB(T2) = (VCC - VC(T2))/R2 + (VCC (7.14)

VB(T1))/R13,3mA
De la aceste valori se poate aproxima PC 10mW.
n regim dinamic, o a doua component a puterii disipate este
puterea PD consumat pentru ncrcarea capacitilor parazite de la ieire; ea
se definete la un factor de umplere al semnalului de la intrare de 50% i la
o frecven f acceptabil pentru funcionarea normal; PD se calculeaz dup
formula (7.15):
(7.15)
PD = CpVCC2f
Pentru valori uzuale pentru Cp = 15pF i o frecven f = 1MHz, se
calculeaz PD 0,4mW, deci neglijabil, dar la o frecven de 20MHz, ea
devine 7,5mW, deci consumul n regim dinamic se dubleaz.
n afara celor dou componente, se poate aduga o component a
consumului datorat momentului conduciei simultane al tranzistoarelor T3 i
T4 din etajul de ieire. Variaia curentului ICC consumat de poart funcie de
variaia tensiunii de intrare este ilustrat de figura 7.12.
Se observ un salt brusc i serios al consumului n intervalul de
variaie al Vi, cuprins ntre 1,3 i 1,5V, interval n care au loc procesele
tranzitorii. n acest interval, n care tranzistoarele etajului final conduc,
singurul element care fixeaz curentul absorbit este R4, de valoare mic.

115

Aceasta permite atingerea pentru ICC a unor valori foarte mari, pn la

30mA, cu un ordin de mrime mai mare dect cel obinuit. Aceast variaie
maxim nu se ntmpl ns n practic pentru ambele tranziii ale porii,
datorit modului de comutare al tranzistoarelor. n cazul comutrii porii de
la '1' logic la '0' logic la ieire, pentru intervalul critic 1.3 1.5V, T4 va
ajunge n starea blocat, iar T3 n regiune normal de conducie, ceea ce va
face ca valoarea curentului suplimentar ICC s fie jumtate din valoarea
maxim ce s-ar putea nchide prin ele (ICCmax). Pentru comutarea de la '0'
logic la '1' logic la ieire, starea etajului final va fi pentru poriunea critic:
T3 saturat i T4 n comutaie, deoarece timpul necesar eliminrii sarcinilor
stocate n baza lui T3 saturat este mai mare dect timpul necesar comutrii
lui T4; n aceast stare, curentul consumat ajunge la valoarea maxim.
Surplusul de consum n regim dinamic, notat PDS se calculeaz dup formula
(7.16):
ICCmax t c + ICCmax t r )
(7.16)
22 T
2 T
Formula demonstreaz c pentru frecvene de ordinul
megahertzilor, adaosul de putere disipat este mic, de ordinul a 1.125mW,
dar pentru frecvene de zeci de MHz, consumul crete substanial.
PDS = VCC(

ICC[mA]
ICCmax=30mA

I CCmax
(7.17)
u/t
O valoare tipic este CC = 10nF. Capacitatea de decuplare trebuie
s fie de nalt frecven, de tantal sau ceramic i n general se monteaz
una pentru 2 - 4 circuite. Pentru eliminarea zgomotului de joas frecven,
se recomand plasarea unei o a doua capaciti de decuplare, avnd valori
ntre 10 i 50F.
n general, pentru reducerea zgomotelor pe barele de alimentare se
recomand ca traseele de alimentare s fie de lime mai mare; tehnologia
multistrat, care ofer planuri separate pentru mas i alimentare prezint
pentru barele de alimentare cele mai sczute rezistene i inductiviti.
CC =

ICCL

3
2

ICCH

VI[V]
0,5 0,65

1,0

1,3 1,5

Figura 7.12.
Vi

0,9
t

0,1
ICC
30
15
1

t2

t1
tc
ICCmax
2

t1

Figura 7.13 reprezint modul de variaie a curentului de alimentare

n timp, comparativ cu variaia tensiunii de la ieirea circuitului.
Apariia curenilor de alimentare suplimentari poate pune o serie de
probleme legate de nrutirea imunitii la perturbaii a circuitelor logice.
Astfel cnd dou sau mai multe circuite sunt legate la bara de mas
comun sau la bara de alimentare comun, potenialul barelor de alimentare
sufer variaii datorate curenilor absorbii de circuite. Traseele de
alimentare nu pot fi considerate impedane perfect nule, curenii
suplimentari de alimentare ai unei pori influennd, prin tensiunea
perturbatoare produs prin intermediul traseului, potenialul bornelor de
alimentare al altor circuite. Cele mai periculoase sunt perturbaiile pe barele
de mas, sesizate i chiar amplificate de etajul final al circuitelor TTL.
Pentru eliminarea zgomotelor perturbatoare de pe barele de alimentare se
plaseaz condensatoare de decuplare. Capacitatea de decuplare, mpreun cu
rezistena barei de alimentare i rezistena de ieire a sursei de alimentare
formeaz un circuit RC trece-jos, ce duce la filtrarea semnalului de zgomot
parazit de pe bar. Capacitatea de decuplare trebuie plasat ct mai aproape
de terminalele de alimentare ale circuitului integrat i ea se calculeaz dup
formula de mai jos, ce implic curentul maxim absorbit ICCmax, nivelul
maxim de zgomot pe bara de alimentare admis u, i timpul ct se manifest
acest curent t (7.17):

t3 t 4
tr
ICCmax

ICCL=
3mA

t2

ICCH=1mA

t3

7.2.2.9 Timpul de propagare

t4

Figura 7.13.

116

117

Timpul de propagare la o poart TTL este determinat de timpul de

ncrcare i descrcare a capacitii parazite de la ieirea porii, precum i de
timpul de comutare a tranzistoarelor schemei dintr-o stare stabil n cealalt.
Se definesc doi timpi de propagare, pentru cele dou situaii de
comutare la ieire, precum i timpul de propagare mediu (7.18):
tpHL = tc1 + tdes
(7.18)
tpLH = tc2 + tinc
tpd = (tpHL + tpLH)/2
Pentru o poart TTL, timpii de comutare ai tranzistoarelor au
valorile tc1 = 5ns i tc2 = 8ns, iar timpii de ncrcare/descrcare ai capacitii
parazite se calculeaz dup formulele (7.19):
V - V OL
t des = C p OH
I OL
(7.19)
V -V
t inc = C p OH OL
I OH
Pentru calculul timpului de ncrcare, deoarece valoarea
considerat teoretic IOH, datorit valorii sale mici ar duce la valori mari ale
timpului, inconforme cu realitatea, n formula pentru tinc, se consider
curentul de scurt-circuit IOS, deoarece aa cum s-a artat, n comutarea de la
'0' la '1' logic, exist un interval pentru care T4 este saturat iar T3 nu a
comutat, curentul absorbit prin R4 fiind foarte mare, apropiat de IOS. Pentru
o valoare IOS = 18mA, se obine tinc = 2.5ns. Timpii de comutare iau valorile
teoretice: tpHL = 8ns i tpLH = 10.5ns, n catalog ei fiind dai cu valorile:tpHL =
8ns i tpLH = 12ns, iar tpd = 10ns.

Caracteristicile dinamice ale circuitelor TTL se pot determina cu

ajutorul circuitului din figura 7.14, care simuleaz ncrcarea unei pori cu
10 sarcini TTL.

7.3 Alte circuite integrate TTL

Se prezint n continuare, comparativ fa de poarta fundamental a
seriei normale, alte circuite integrate TTL. Se prezint porile I, SAU-NU,
SAU, I-SAU-NU, de fapt cele mai folosite n implementarea schemelor cu
ajutorul porilor logice.

7.3.1 Poarta I
La nivelul circuitelor integrate realizate, cea mai rspndit poart
din familia TTL a fost poarta I-NU, analizat n paragrafele anterioare; pe
lng circuitul I-NU cu dou intrri (circuitul 7400), s-au realizat circuite
cu 3,4 sau 8 intrri (7410, 7420, respectiv 7430). Pentru a se realiza funcia
logic neinversat I, mai util dect cascadarea a dou circuite I-NU s-a
dovedit includerea n schem a unui etaj inversor suplimentar. O schem
posibil pentru circuit de tip I este ilustrat de figura 7.15.
VCC
R1
4k

R5
2k

R2
1k6
D1

VCC

T4

T1

VIH

T5

R1
D1

D2

D3

D4

T2

A
B

R4
130

T6

D
T3

GI
CS
15pF

R6
800

R3
1k

OSC
Figura 7.15.

Figura 7.14.

Timpii de propagare depind puternic de sarcina de la ieirea

circuitului i mai puin de temperatur i de tensiunea de alimentare.

118

Tranzistoarele T1, T2, T3 i T4 au acelai rol ca la schema porii

fundamentale I-NU. Suplimentar, tranzistorul T5 realizeaz inversarea
necesar trecerii de la circuitul I-NU la unul de tip I, iar tranzistorul T6 i
dioda D1 asigur o deplasare de nivel necesar funcionrii corecte a porii.

119

Funcionarea porii este apropiat de cea a porii fundamentale.

Dac la intrare se aplic nivel de tensiune inferior, tranzistorul multiemitor
de intrare T1 este n conducie la saturaie, n baza sa existnd un potenial
de 1V, insuficient deblocrii jonciunilor baz-emitor ale tranzistoarelor T5
i T6 aflate n stare de blocare. n colectorul lui T5 se stabilete un potenial
ridicat, de 2.1V, care face ca tranzistoarele T2 i T3 s conduc, fixndu-se
la ieire un potenial sczut, corespunztor nivelului logic '0'.
Dac la ambele intrri se aplic nivel de tensiune ridicat,
corespunztor lui '1' logic, tranzistorul T1 lucreaz n regim invers, n baza
lui stabilindu-se un potenial de 2.1V, dat de cderile de potenial pe
jonciunile baz-colector a lui T1 i jonciunile baz-emitor ale
tranzistoarelor T5 i T6. Acestea, avnd jonciunile baz-emitor polarizate
direct, conduc la saturaie, iar tranzistoarele T2 i T3 vor fi blocate,
potenialele n bazele lor fiind mici (de 0.2V). Tranzistorul T4 va conduce,
deci la ieire sunt condiiile necesare fixrii nivelului logic '1'.
Schema fiind mai complex dect cea a porii I-NU, parametrii
porii I sunt inferiori n domeniul puterii disipate i a timpilor de
propagare, ca spre exemplu: PD = 20mW, tpHL = 12ns, tpLH = 17ns, tpd =
15ns, ceilali, referitori la caracteristicile de intrare-ieire fiind asemntori.

7.3.2 Poarta SAU-NU

Schema porii SAU-NU este ilustrat de figura 7.16; se observ
asemnarea la nivelul etajelor cu poarta I-NU, singura deosebire
constituind-o nlocuirea tranzistorului multiemitor de la intrare cu montajul
format de perechile T1', T2', respectiv T1", T2". Caracteristica circuitului
const n faptul c tranzistorii T2' i T2" au emitorii i colectorii legai
mpreun, ceea ce face ca unul aflat n conducie s determine scurtcircuitarea celuilalt.

120

VCC
R1
4k

R2
1k6

R1
4k

R4
130
T4

T1'
A

T1"
T2'

T2"

D
T3

R3
1k
Figura 7.16.

Astfel, dac la cel puin o intrare se aplic nivel de tensiune

superior, tranzistorul de intrare corespunztor va fi blocat iar unul din
tranzistorii T2' sau T2" va conduce la saturaie. Aceasta va stabili un
potenial mic n baza lui T4, care va rmne blocat, deci la ieire se va stabili
nivel de tensiune ridicat, corespunztor nivelului logic '1'.
Dac la ambele intrri se aplic nivel cobort, tranzistoarele de
intrare T1' i T1" vor conduce la saturaie, iar perechea T2'-T2" va fi blocat,
ceea ce va duce la deschiderea lui T3 i stabilirea nivelului '0' la ieire.
Parametrii de consum i dinamici ai porii SAU-NU sunt mai puin
performani ca ai porii I-NU, dar prezint valori asemntoare porii I:
PD = 13mW, tpd = 10ns. Circuitul integrat corespunztor este SN 7402.

7.3.3 Poarta SAU

Schema porii SAU, prezentat de figura 7.17, aduce peste schema
porii SAU-NU montajul inversor realizat prin tranzistorul compus T5, cu rol
identic ca cel din schema porii I, i grupul T6 - D1 necesar deplasrii de
nivel. Circuitul integrat corespunztor este SN 7432.

121

VCC

VCC
R1
4k

R5
2k5
D1

T1'
A

R1
4k

R2
1k6

R1
4k

R4
130

T5"

R1
4k

R4
130
T4

T4
T1'

T1"
T5'

R2
1k6

T2
T6

R6
1k

D
T3

T1"
T2'

A
B

T2"

C
D

Y
T3

R3
1k

R3
1k

Figura 7.18.

Figura 7.17.

Cum ieirea se obine din emitorul lui T4 i acesta este un repetor

pe emitor, funcia logic a circuitului se obine Y = (A B + C D )

7.3.4 Poarta I-SAU-NU

Circuitul prezentat de figura 7.18 permite efectuarea unor operaii
logice mai complexe ntr-un timp competitiv (tpd = 10ns), implementnd
funcia logic I-SAU-NU. Circuitul integrat corespunztor este SN 7451.
Funcionarea sa prezint asemnare cu cele prezentate la porile
SAU-NU, n sensul c tranzistorii pereche (paraleli) T2' i T2" realizeaz
funcia logic SAU n emitorul comun i funcia logic SAU-NU n
colectorul comun, iar tranzistoarele multiemitor de la intrare T1' i T1"
realizeaz funcia I n baza lor. Cazurile de studiat n funcionare sunt:
cnd la intrrile A i B exist nivel ridicat (logic se exprim prin
relaia AB=1), tranzistorul T1' lucreaz n regim invers, n baza sa
se stabilete potenial ridicat (2.1V) i potenialul ridicat din
colectorul su duce la conducia lui T2'.
analog pentru perechea de intrri C i D (CD=1), se stabilete
acelai regim de funcionare pentru tranzistoarele T1" i T2"
tranzistorul T3 va conduce cnd exist cale de curent n baza sa,
deci cnd cel puin unul din tranzistoarele T2' sau T2" va conduce.
Expresia logic corespunztoare este AB+CD=1
tranzistorul T4 va conduce numai cnd n baza sa va exista potenial
corespunztor, deci cnd ambele tranzistoare T2' i T2" vor fi
blocate. Logic, condiia pentru intrri care ndeplinete aceast

7.3.5 Poarta TTL cu colector n gol

Poarta TTL cu colector n gol (poarta open-collector) s-a dezvoltat
din poarta fundamental, oferind n plus posibilitatea realizrii funciei
logice cablate, care permite legarea n scurt-circuit a mai multor ieiri,
putnd astfel forma magistralele de informaie (de date, adrese, comenzi)
aferente structurii calculatoarelor numerice. Poarta fundamental nu permite
cuplarea n paralel a ieirilor mai multor pori, deoarece un calcul simplu
arat c dac una din ieiri este la '0' logic i celelalte la '1' logic, ea ar
prelua toi curenii de sarcin ai celorlalte, ducnd la creterea nivelului de
tensiune pentru starea de '0' logic sau chiar distrugerea etajului su de ieire
datorit prelurii unui numr mare de cureni de sarcin.
VCC
R1
4k

R5
1k6

T1
T2
A
B

T3
R6
1k

cerin este AB+CD=0 sau (A B + C D ) = 1 .

Figura 7.19.

122

Y=AB

123

Poarta TTL cu colector n gol ( a crei schem este dat de figura

7.19), nlocuiete etajul de ieire standard cu un etaj format doar din
tranzistorul T3. Pentru funcionarea corect, n colectorul su, ctre VCC,
trebuie adugat o rezisten exterioar notat RC i care se calculeaz de
proiectant funcie de numrul porilor legate mpreun (fie el n) i de
numrul porilor TTL care trebuiesc comandate de ctre ieirea comun (fie
el N). Valoarea lui RC se alege pe baza unui compromis, deoarece o valoare
mare ar avea avantajul unui consum redus de putere i o impedan mare de
ieire, dar ar duce la un timp superior de propagare i o cretere a
sensibilitii la zgomot. Rezistena se alege cu o valoare cuprins ntre dou
limite: RCmin < RC < RCmax, valorile extreme fiind calculate pentru situaiile
limit ale ieirii n starea de '0' logic, respectiv '1' logic. Figurile 7.20 i 7.21
ilustreaz modul de calcul.
n cazul cnd ieirea comun dorim s se gseasc la nivelul logic
superior, pentru a menine un nivel minim pentru aceast stare logic
(2.4V), toate ieirile porilor legate mpreun trebuie s fie n starea logic
'1' (tranzistoarele T3 blocate). n acest caz, de la sursa de alimentare, prin
rezistena RC va circula un curent egal cu suma curenilor reziduali IOH ai
porilor open-collector i suma curenilor de intrare ai porilor comandate
IIH. Rezult valoarea (7.20):
R Cmax =

V CC - V OHmin
nIOH + NI IH

(7.20)

VCC
RC
extern
P1
VIL

VIL

P2
*

VIL

Pn
*

IRC
IIH

P1
*

VOL

IOH

IIH

P2
*

VOL

IOH

IIH

PN

IOH

*
Figura 7.20.

VOL

VCC
RC
extern
P1

IRC

P1

VIH

IOL

IIL

VOH

VIL

P2
*

IOH

IIL

P2
*

VOH

Pn

IOH

IIL

PN

VIL

VOH

Figura 7.21.

Rezistena RCmin se determin n cazul cnd ieirea comun se

gsete n starea logic '0', cazul cel mai defavorabil fiind cnd doar o ieire
a porilor open-collector legate mpreun este n aceast stare, restul ieirilor
fiind n starea '1' logic. Conform cazului artat de figur, valoarea extrem
minim pentru RC se determin dup formula (7.21):
R Cmin =

V CC - V OLmax
I OLmax + (n - 1) IOH - NI ILmax

(7.21)

n practic se alege o valoare pentru RC, valoare cuprins ntre cele

dou limite, funcie de tipul aplicaiei, care solicit vitez de lucru mai mare
sau putere consumat mai mic. Indiferent de opiune, rezistena RC va avea
o valoare mai mare dect cea din etajul final al porii normale TTL, ceea ce
face ca circuitele cu colector n gol s prezinte timpi de propagare mai mari
i imunitate sczut la zgomot. n cataloage se dau tabele de dimensionare a
rezistenei RC, funcie de numrul n al porilor open-collector legate
mpreun i a numrului N de pori comandate. La modul general, o valoare
de 1,6K pentru RC asigur posibilitatea comandrii a pn la 8 pori TTL.
Parametrii porii TTL open-collector diferii de cei ai porii
fundamentale sunt n general: PD = 20mW i tpd = 13ns.
Ca exemple pentru circuite integrate cu colector n gol, cele mai
reprezentative sunt: poarta I-NU cu 2 intrri 7403, circuit inversor
CDB405, poarta I cu dou intrri 7409.

7.3.6 Poarta de putere

Pentru cazurile cnd se dorete ca o poart TTL s comande mai
mult de 10 alte pori (se dorete realizarea unui circuit cu un factor de

124

125

ncrcare la ieire, fan-out, superior lui 10), sau ca poarta s comande

dispozitive electro-mecanice alimentate la alt nivel (relee alimentate la 30V
), s-au proiectat pori TTL speciale, numite pori de putere sau de comand.
n cazul familiei TTL se folosesc ca pori de putere (amplificatoare de
putere), circuitele 7407, neinversor i 7406, inversor. Schema porii de
putere este ilustrat de figura 7.22.
VCC

VCC
R1
4k

R2
1k6

R2
3k4

R5
1k6

RC
extern

T2
A
B

T1
T2

Y=AB

T3
D1

R4
130
T4

T1

VA
R1
6k

este din nou prezentat n figura 7.23 i a crei analiz s-a fcut detaliat n
subcapitolele precedente.

D2

R3
1k

T4

Figura 7.23.

R3
100
T3

7.4.1 Seria TTL rapid

R4
1k
Figura 7.22.

Se observ c circuitul de putere are ca etaj de intrare tranzistorul

T1 iar ca etaj de comand tranzistorul T2, la fel ca poarta fundamental.
Etajul de ieire este format din tranzistorul T4 cu colector n gol, comandat
suplimentar de circuitul format din tranzistorul T3 i rezistena sa din
colector, cu rolul asigurrii unui curent de comand relativ mare n baza lui
T4. Tranzistorul de ieire T4 va putea intra adnc n saturaie, va putea
absorbi de la ieire un curent important i astfel se va asigura posibilitatea
comandrii unui numr superior de circuite. Circuitul inversor va prevedea
la ieire un tranzistor suplimentar T5.
Parametrii acestor pori sunt asemntori cu cei ai porii opencollector obinuite.

Seria TTL rapid (high speed TTL) constituie o variant a seriei

normale, la care s-au efectuat modificri pentru obinerea unor timpi de
propagare mai mici, lucru realizat n detrimentul puterii consumate. Astfel
timpii de propagare tipici pentru seria rapid sunt: TpLH = 5.9ns, TpHL =
6.2ns, iar timpul mediu de propagare tp = 6ns, deci prevede o mbuntire
cu peste 40% fa de seria normal. n schimb puterea consumat este dubl
fa de cea corespunztoare seriei normale, PC = 22mW.
VCC
R1
2k8

R2
760
T5

T4

T1
T2

7.4 Serii ale familiei de circuite TTL

Familia de circuite integrate TTL se compune din mai multe serii
de circuite integrate TTL, difereniate prin particulariti statice i dinamice.
Se prezint n continuare principalele serii de circuite integrate TTL,
analizndu-se caracteristicile constructiv-funcionale ale porii fundamentale
I-NU realizat pentru acea serie. Ele se raporteaz la caracteristicile
aferente porii fundamentale TTL din seria normal, poart a crei schem

126

R4
58

A
B

Y=AB

R5
4k
T3

R3
470
Figura 7.24.

Ca structur, poarta fundamental TTL din seria rapid (figura

7.24) este foarte apropiat de cea din seria normal, evideniindu-se
urmtoarele modificri:

127

toate rezistenele din schema porii TTL rapid au valori mai mici,
pentru ca ncrcarea i descrcarea capacitilor interne s se fac
mai rapid, pentru a se micora timpii de propagare. Aceste aciuni
se desfoar ns prin generarea unor cureni mai mari, ceea ce
duce la creterea puterii consumate. Astfel:
rezistena de colector a circuitului de ieire este de 58, fa de
130 la poarta normal, n acest fel scznd constanta de timp de
ncrcare a sarcinii capacitive de la ieire
rezistena de baz a tranzistorului multiemitor de la intrare este mai
mic, ducnd la creterea curentului din colectorul su, adic a
curentului direct de baz care comand deblocarea tranzistorului
T2, avnd de-a face cu o supraacionare mai mare la deblocare a
tranzistoarelor T2 i T3, ceea ce duce la obinerea valorii sczute
pentru tpHL
efect asemntor dat de valoarea sczut a rezistenei din emitorul
lui T2
poarta rapid nu conine dioda de deplasare de nivel de la ieire, n
schimb se folosete un tranzistor compus (montaj Darlington,
format din tranzistorul de comand T5 i tranzistorul T4) care nu
permite intrarea n saturaie a lui T4, reducnd astfel timpul de
deblocare al acestui tranzistor, obinnd timpul tpLH sub 6ns.
Ceilali parametri ai porii TTL rapide sunt asemntori celor de la
seria TTL normal. Astfel, tensiunea de alimentare VCC = 5V i tensiunile
nivelelor logice VIHmin = 2V, VILmax = 0.8V, VOLmax = 0.4V i VOHmin = 2.4V,
sunt identice la cele dou serii. De aici se deduce c i caracteristica de
transfer i marginea de zgomot sunt identice. Valori egale caracterizeaz
factorii de ncrcare ale circuitelor din cele dou serii (se consider valoarea
tipic a factorului de ncrcare la ieire de 10).
Valori diferite au ns curenii de intrare i ieire, datorate
mrimilor diferite ale rezistenelor din schem), ceea ce duce la obinerea de
caracteristici de intrare i de ieire diferite pentru cele dou serii. Pentru
seria TTL rapid avem valorile tipice: IILmax = -2mA, IIHmax = 50A, IOLmin =
20mA, IOHmin = -1mA.

7.4.2 Seria TTL de putere redus

128

Seria TTL de putere redus (low power TTL) este destinat

aplicaiilor care impun o putere consumat mic. Puterea medie disipat a
acestei serii scade la PC = 1mW. Scderea puterii disipate s-a fcut prin
mrirea valorilor rezistenelor din schem, ce a dus la micorarea valorilor
curenilor de ncrcare-descrcare. n schimb s-au micorat performanele
dinamice, valorile timpilor de propagare crescnd (tpLH = 35ns, tpHL = 31ns,
tp =33ns).
Constructiv, schema porii fundamentale TTL seria de putere
redus (figura 7.25 ilustreaz schema electric pentru poarta I-NU cu dou
intrri) este identic cu a porii TTL standard. Valorile rezistenelor sunt
mrite ns n medie cu un ordin de mrime.
Similar porii TTL rapide, modificarea valorilor rezistenelor din
schem duce la valori diferite ale curenilor, deci la diferene ntre
caracteristicile de intrare i ieire ale seriei de putere redus fa de cele ale
seriei normale. Valorile tipice sunt: IILmax = -0.18mA, IIHmaxn = 10A, IOLmin
= 3.6mA, IOHmin = 200A. n scheme care conin module din serii TTL
diferite este necesar verificarea condiiilor de ncrcare prin utilizarea
valorilor reale ale curenilor.
VCC
R1
40k

R2
20k

R4
500
T4

T1
T2
A
B

Y=AB

T3
R3
12k
Figura 7.25.

Ceilali parametri ai porii TTL de putere redus sunt asemntori

celor de la seria TTL normal. Astfel, tensiunea de alimentare VCC = 5V i
tensiunile nivelelor logice VIHmin = 2V, VILmax = 0.7V, VOLmax = 0.3V i
VOHmin = 2.4V, sunt aproape identice la cele dou serii.
Caracteristicile de transfer i marginea de zgomot sunt deasemenea
similare cu cele prevzute de seria TTL normal, pentru montaje ce cuprind
doar module ale seriei de putere redus. n aceleai condiii factorul de
ncrcare crete de la 10 la 20 sarcini.

129

7.4.3 Seria TTL Schottky

Pentru mrirea vitezei de comutare a circuitelor TTL (obinerea
unor timpi de comutare sub 10ns), o condiie important este evitarea intrrii
n saturaie a tranzistoarelor.
S-a ilustrat la capitolul referitor la accelerarea comutaiei
tranzistoarelor metoda de evitare a saturaiei prin reacie negativ neliniar,
folosind o diod D, de evitare a saturaiei. Este nevoie ca dioda nsi s
prezinte timpi de stocare redui. Dintre toate diodele, dioda Schottky
(format dintr-o jonciune metal-semiconductor, de regul aluminiu-siliciu),
prezint timpul de stocare cel mai mic. Tranzistoarele prevzute cu diod
Schottky pentru evitarea saturaiei se numesc tranzistoare Schottky i ele se
realizeaz din tranzistoarele obinuite, la care se adaug n paralel cu
jonciunea baz-colector, o diod Schottky. Aceasta va prelua din circuitul
bazei o parte din curent, mpiedicnd intrarea n condiia de saturaie a
tranzistorului. Folosirea acestor tranzistoare a dus la apariia seriei TTL cu
diode Schottky. Timpul de comutare a sczut la aceast serie la 3ns.
VCC
R1
2k8

R2
900

R4
50

de transfer prezentnd o pant relativ mic. Deabia dup potenialul de 1.3V

la intrare tranzistorul T3 comut i caracteristica de transfer prezint
comutarea abrupt.
La poarta fundamental a seriei TTL Schottky, prezena
tranzistorului T6, blocat pentru potenial la intrare sub 1.3V, face imposibil
deschiderea tranzistorului T2 n intervalul 0V 1.3V, caracteristica de
transfer prezentnd o form aproape ideal (vezi figura 7.27).
n afara timpului de comutare performant i de frecvena ridicat de
lucru de peste 100MHz, ceilali parametri ai seriei TTL Schottky sunt
apropiai de ai seriei normale. Astfel, puterea consumat PC = 19mW este
mai mare, dar inferioar seriei rapide, potenialele de intrare i ieire pentru
nivelele logice sunt aproximativ aceleai, iar ncrcarea la ieire tot de 10
sarcini. Curenii de intrare i de ieire tipici sunt: IILmax = -2mA, IIHmax =
50A, IOLmin = 20mA iar IOHmin = -1mA.
VO[V]
5
4

2
1

T5
T4

T1

TTL
normal
0,5

Y=AB
T2

A
B

TTL Schottky

VI[V]
1,5

Figura 7.27.

T3
R3
500

R6
250

R5
3k5

T6
Figura 7.26.

Poarta fundamental a seriei TTL Schottky (figura 7.26 ilustreaz

poarta I-NU cu dou intrri, implementat de circuitul SN7S400), este
asemntoare ca funcionare i structur cu poarta fundamental a seriei
TTL rapide, valorile rezistenelor fiind asemntoare. Schema prevede n
plus o rezisten neliniar n emitorul tranzistorului T2, realizat de
tranzistorul T6 i rezistenele R3 i R6, ce nlocuiete rezistena liniar R3 din
schema aferent seriei TTL normale. Prin aceasta se mbuntete forma
caracteristicii statice de transfer a circuitului. La poarta fundamental a
seriei normale, tranzistorul T2 intra n conducie dac tensiunea de la intrare
depea 0.55V, prin rezistena R3 curentul crescnd liniar, iar caracteristica

130

7.4.4 Seria TTL Schottky de putere redus

Seria TTL Schottky de putere redus este folosit n montajele
mixte, ce folosesc circuite logice din diverse serii TTL sau circuite logice
MOS, CMOS. O poart TTL Schottky de putere redus poate fi comandat
direct chiar de un circuit MOS sau CMOS. Dac puterea consumat este
numai PC = 2mW, timpii de propagare sunt medii, asemntori seriei
normale tp = 9.5ns, iar ceilali parametri sunt deasemenea apropiai seriei
TTL normale.

131

MZL
FO
PC
tpLH
tpHL
tp
FC
Frecv.

VCC
R1
17k

R2
8k

R4
200
T5
T4

A
B

D1

T2

Y=AB

D3
T3

D2

R3
15k

R6
3k

R5
6k

[V]
[mW]
[ns]
[ns]
[ns]
[pJ]
[MHz]

0.4
10
10
12
8
10
100
35

0.4
10
22
6
6
6
132
50

0.4
20
1
35
31
33
33
3

0.3
10
19
3
3
3
57
125

0.3
20
2
9
10
9.5
19
45

T6
Figura 7.28.

7.4.6 Seria TTL cu trei stri (TSL)

Constructiv, poarta fundamental TTL Shottky de putere redus

este ilustrat de figura 7.28, diferenele fa de schema electric pentru seria
Schottky constnd n valorile diferite, mult mai mari, ale rezistenelor i n
nlocuirea tranzistorului multiemitor T1 de la intrare cu diode Schottky, mult
mai rapide.

Seria TTL cu trei stri a fost proiectat special pentru realizarea

performant a funciei logice cablate, o necesitate pentru sistemele de calcul
prevzute cu magistrale. Seria se impune datorit asigurrii unor
performane de comutare superioare porilor TTL cu colectorul n gol.
VCC
R1
4k

7.4.5 Prezentare comparativ

R2
1k6

T1

Tabelul urmtor prezint cei mai importani parametri de catalog

ale circuitelor integrate TTL din seriile prezentate.

Parametrii

VCC
VIHmin
VILmax
VOHmin
VOLmax
IIH
IIL
IOH
IOL
ICH
ICL
MZH

[V]
[V]
[V]
[V]
[V]
[mA]
[mA]
[mA]
[mA]
[mA]
[mA]
[V]

Standard
.
5
2
0.8
2.4
0.4
0.04
1.6
0.8
16
1
3
0.4

High
Speed

Low
Power

5
2
0.8
2.4
0.4
0.05
2
1
20
2.5
6.5
0.4

5
2
0.7
2.4
0.3
0.01
0.18
0.2
3.6
0.11
0.3
0.4

132

Schotky
5
2
0.8
2.7
0.5
0.05
2
1
20
2.5
5
0.7

Low
Power
Schotky
5
2
0.8
2.7
0.5
0.02
0.36
0.4
8
0.2
0.6
0.7

T5
T4

T2
A
I

Seria

R4
58

Y=AB

I1

T3

R3
1k

R5
4k

Figura 7.29.

Schema de principiu este ilustrat de figura 7.29, fiind

asemntoare cu schema porii seriei TTL rapide. n plus ea prevede nc o
intrare I, numit intrare de inhibare (sau enable-intrare de validare), cu
urmtoarea aciune:
dac nivelul su este cobort, la ieirea inversorului I1 nivelul este
ridicat, fcnd ca dioda D s rmn blocat, poarta funcionnd ca
o poart TTL normal
dac se aplic pe intrarea I nivel ridicat de tensiune, la ieirea
inversorului se stabilete un nivel logic cobort, un potenial
apropiat de 0V, ce face ca tranzistorul T2 s nu se poat deschide,
cei doi tranzistori de la ieire (tranzistorul T3 i montajul

133

Darlington T5 i T4) s rmn blocai, poarta fiind astfel n starea

de nalt impedan.
n aceast stare, tensiunea de la ieirea porii nu este determinat iar
n funcie de sarcina conectat la ieire, poarta poate furniza sau absorbi
cureni reziduali.
Principalii parametri ai porii TSL sunt apropiai de cei ai porii
seriei TTL normale, astfel:
timpi de propagare tpLH = 12ns, tpHL = 8ns, tpd = 10ns.
putere disipat PD 16mW
aceleai nivele de tensiune la intrare i ieire (compatibilitate
perfect cu celelalte serii)
margine de zgomot tipic MH = ML = 1V
curenii de intrare i ieire IIL = -1.6mA, IIH = 40A, IOL = 16mA,
IOH = -5.2mA, acesta din urm mult mai mare dect
corespunztorul de la seria normal
rezult un factor de ncrcare la ieire pentru starea low apropiat
FOL = 10, dar pentru starea high mult mai mare, FOH = 130.
n afara acestor parametri cunoscui, la poarta TSL se definesc i
specific n cataloage timpii de stabilire ai impedanei ridicate, respectiv
timpii de revenire din starea de impedan ridicat, definii ca n figura 7.30.
1,5V

1,5V

1,5V

1,5V

1,5V
tpHL

1,5V

1,5V

1,5V
0,8V
tLZ

2,2V

2,2V
1,5V

0,8V

tZL

tpLH

1,5V
tHZ

tZH

Figura 7.30.

Valorile tipice ai acestor timpi sunt: tLZ = 25ns, tHZ = 19ns,

respectiv tZL = 17ns i tZH = 17ns.
Ca i circuite integrate TSL se exemplific circuitele SN74125,
poart comandat cu semnal activ 0 logic i SN74126, poart comandat
cu semnal activ 1 logic.

134

8. CIRCUITE LOGICE CU CUPLAJ N EMITOR

(ECL)
Familia de circuite logice integrate ECL a fost realizat i
comercializat prima dat de ctre firma Motorola ncepnd cu anul 1962. In
decursul anilor au aprut mai multe serii de circuite ECL, dar toate pstrnd
caracteristicile circuitului logic iniial.

8.1 Caracteristicile generale ale familiei ECL

Circuitele din familiile prezentate, TTL, MOS, au viteza de lucru
limitat, fa de cerinele pieei de calculatoare. Aceast limitare se
datoreaz sarcinii stocate care apare la saturarea tranzistorului, ceea ce
conduce la distorsionarea impulsurilor. ntruct aceste distorsiuni se
manifest la circuitele de comutare, prin lrgirea impulsurilor, ele limiteaz
viteza maxim de funcionare a circuitului. Circuitele logice integrate
prezentate au fost astfel proiectate nct toate tranzistoarele s fie comandate
la saturaie, rezultnd un timp de propagare relativ mare, datorat timpului de
stocare.
Pentru a nltura posibilitatea de saturare a tranzistoarelor, au fost
concepute cteva configuraii practice de circuite, crora li s-au aplicat
metodele cunoscute de evitare a intrrii n saturaie. Astfel, s-a adoptat
metoda evitrii saturaiei prin controlul curentului de colector n starea de
conducie activ a tranzistoarelor, n jurul unei valori pentru care tranzistorul
s nu se poat satura. n cazul circuitelor logice cu componente discrete,
controlul curentului de colector se poate realiza prin controlul corespunztor
al curentului de baz. La circuitele integrate aceast metoda nu poate fi
aplicat, deoarece factorul de amplificare n curent variaz de la un
tranzistor la altul, ceea ce impune ajustri suplimentare, pentru a asigura un
control precis al curentului de colector n starea de conducie, cu ajutorul
curentului de baz. Rezolvarea soluiei const n controlul curentului de
colector cu ajutorul curentului de emitor. Circuitele logice a cror structur
au la baz aceast idee, poart denumirea de circuite logice cu cuplaj n
emitor (ECL).
Dac n privina vitezei de lucru, familia ECL prezint
performanele de vrf, n privina puterii disipate i a densitii de integrare,
parametrii si sunt inferiori altor familii.

135

VCC
RC1
290

T1A

T1B

RC2
300

T1C

VBB
T2

VEE=-5,2V

R2
300

T3

D1
D2

RE
1k16

R1
8k

R3
2k36

T4

T5
V01

R4
1k5

V02
R5
1k5

Figura 8.1.

Poarta fundamental ECL, ilustrat de figura 8.1, are o schem

electronic ce se compune din trei grupe de circuite, avnd urmatoarele
caracteristici:
blocul funcional de baz, care este constituit dintr-un
a)
amplificator diferenial cu o surs de curent constant, format
din rezistena RE i sursa -VEE. Amplificatorul diferenial,
format din tranzistoarele T1A, T1B, T1C, pe de-o parte i
tranzistorul T2, mpreun cu rezistenele corespunztoare RC1 i
RC2, asigur funcionarea tranzistoarelor n regiunea activ, ceea
ce duce la creterea frecvenei de lucru a circuitului.
ieirile, notate VO1 i VO2, se realizeaz prin dou repetoare pe
b)
emitor, care asigur i o deplasare de nivel (tranzistoarele T4,
T5 )
circuitul de polarizare, care asigur tensiunea de referin din
c)
baza tranzistorului T2, format din tranzistorul T3, diodele D1 i
D2 i rezistenele R1, R2 i R3.
Caracteristica fundamental a acestui circuit o constituie faptul c
nivelele logice de tensiune difer puin ntre ele: astfel VL = -1.55V i
VH = -0.75V, saltul de tensiune tipic este V = 0.8V .
Amplificatorul diferential asigur o impedan de intrare mare a
circuitului i o bun stabilitate la fluctuaiile tensiunii de alimentare.
Amplificatorul diferenial mai conine o rezisten de 50K (nu
este trecut n figur), conectat ntre baza tranzistoarelor de intrare (T1A,
T1B, T1C), i sursa negativ de tensiune (VEE = -5.2V). Aceast rezisten are
rolul de a asigura descrcarea capacitii de intrare parazit i a permite
nchiderea prin ea a curentului rezidual al tranzistorului corespunztor
blocat, cnd la intrare se aplic nivelul logic "0". Totodat existena acestei

136

rezistene n baza tranzistorului elimin necesitatea conectrii intrrilor

nefolosite la nivelul de tensiune inferior.
Poarta fundamental ECL conine mai multe tranzistoare la intrare,
la bornele acestora fiind aplicate semnalele logice. Pentru stabilirea funciei
logice a circuitului se poate porni de la constatarea c starea tranzistorului T2
este comandat de tranzistoarele T1A, T1B i T1C, legate n paralel.
Tranzistorul T2 poate conduce numai dac toate tranzistoarele de la intrare
sunt blocate, adic dac la toate intrrile se aplic nivelul de tensiune
inferior: VL. Este suficient ca la o singur intrare s se aplice nivelul VH,
pentru ca tranzistorul respectiv s conduc, blocnd astfel tranzistorul T2.
Tabelul de adevr pentru funcionarea circuitului este dat mai jos.
A

VO1

VO2

L
L
L
L
H
H
H
H

L
L
H
H
L
L
H
H

L
H
L
H
L
H
L
H

H
L
L
L
L
L
L
L

L
H
H
H
H
H
H
H

n colectoarele tranzistoarelor T1 i respectiv n colectorul lui T2 se

obin ieirile complementare, la care se obin simultan funciile SAU,
respectiv SAU-NU, ceea ce constituie un avantaj important al circuitelor
ECL, mai ales n cazul utilizrii lor n sisteme logice complexe. n unele
sisteme logice, acest avantaj se traduce printr-o reducere cu 30% a
numrului de circuite logice, fa de cazul cnd ar fi disponibil o singur
ieire. Acest avantaj devine foarte important n circuitele logice MSI i LSI
realizate n tehnologia ECL, deoarece duce la reducerea suprafeei de siliciu
ocupat, a puterii disipate i creterea vitezei de lucru a circuitului logic.
Circuitul de deplasare al nivelului de tensiune, pe lng rolul de a
asigura o deplasare de nivel de 0.7V, mai prezint o impedan de ieire
mic (aproximativ 7), deci se asigur un factor de incrcare la ieire (fanout) foarte ridicat i un timp de propagare redus, datorit ncrcrii rapide a
capacitilor parazite.
Circuitul de polarizare elimin necesitatea unei surse separate de
tensiune i prezint avantajul c reglementeaz n mod automat tensiunea

137

VBB astfel nct, la variaia nivelelor logice cu temperatura, valoarea ei s se

menin la jumtatea zonei de tranziie a caracteristicii de transfer.
Variaia nivelelor de tensiune este puin influenat de variaia
tensiunii de alimentare, datorit modului de alimentare a circuitului:
circuitul de colector se conecteaz la borna de mas, iar circuitul de emitor
la borna negativ a sursei. Acest mod de conectare folosete faptul c, n
toate schemele electronice, conductorul de mas prezint rezistena cea mai
mic, astfel c perturbaiile care apar pe aceast cale sunt minime. In
consecin, nivelele logice de ieire ale porii ECL, care se obin din
colectorul tranzistoarelor T1, respectiv a lui T2, prin repetoarele pe emitor
formate din tranzistoarele T4, respectiv T5, sunt bine protejate mpotriva
perturbaiilor; aceasta se datorete raportului dintre rezistena de colector a
tranzistoarelor amplificatorului diferenial i rezistena sa de emitor, raport
foarte mic, care nu face posibil propagarea perturbaiilor de pe bara de
alimentare VEE, iar aa cum s-a artat, influena tensiunii de alimentare VCC
= 0V este minor.
Circuitele ECL conin un numr mare de tranzistoare, fa de
celelalte familii de circuite integrate, reprezentnd un dezavantaj important
n cazul integrrii.
Un alt avantaj al circuitelor ECL l constituie faptul c nivelele
logice de tensiune sunt obinute, nu prin raportare la o rezisten (sau grup
de rezistene nseriate), prin produs rezisten-curent, ci pe baza raporturilor
de rezistene, cum ar fi RC1/RE, respectiv RC2/RE. Avantajul const n faptul
c, n tehnologia circuitelor integrate, toleranele raporturilor a dou
rezistene pot fi obinute la valori mai mici de 2%, n timp ce valorile
nominale ale unei rezistene integrate sunt afectate de tolerane mai mari de
20%.

8.2 Descrierea componentelor schemei

8.2.1 Blocul funcional de baz
Blocul funcional de baz al circuitelor ECL este constituit dintr-un
amplificator diferenial cuplat n emitor. Pentru simplificare, s considerm
T1 tranzistorul echivalent de intrare (format de fapt din tranzistoarele de
intrare legate n paralel T1A, T1B i T1C).

138

Rezistena RE mpreun cu tensiunea de alimentare VEE formeaz

un generator de curent constant. Curentul IE se mparte ntre curentul din
emitorul tranzistoarelor T1, respectiv T2, tranzistoarele ce alctuiesc
amplificatorul diferenial, ntr-un mod determinat de tensiunea de intrare, fie
ea Vi.
Presupunem c iniial Vi este mai mic dect potenialul de
referin VBB. n aceast situaie T1 este blocat datorit polarizrii inverse a
jonciunii baz-emitor. Pentru tensiunea de polarizare se poate scrie relaia:
V BE1 = V I - V E = V I - (V BB - V BE 2) = V BE 2 + (V I - V BB)

(8.1)

Cum Vi < VBB rezult c VBE2 > VBE1 i ntreg curentul IE se

nchide prin tranzistorul T2. Tensiunea de referin VBB, rezistena RC2 i
curentul de emitor sunt astfel dimensionate nct tranzistorul T2 s lucreze n
regiunea activ. Tensiunile de ieire VO1 i VO2 au n acest caz valorile (8.2).
VO1 = VCC ;

VO 2 = VCC - I C 2 R C 2 = VCC - I E R C 2

(8.2)

Situaia de la ieire se menine constant pn cnd tensiunea de la

intare Vi ajunge la valoarea V1, apropiat de tensiunea de referin VBB, care
nu mai asigur blocarea ferm a tranzistorului T1. Tensiunea V1 se poate
defini ca acea tensiune pentru care tranzistorul T1 este la limita de deblocare,
curentul su IE1 0,1IE, iar tranzistorul T2 conduce, curentul su IE2 0,9IE.
Tranzistorul T1 ncepe s conduc, iar curentul IE se divide ntre cele dou
tranzistoare.
Pentru Vi = VBB, curentul de emitor prin cele dou tranzistoare va fi
egal (se presupune c tranzistoarele au parametri identici).
n momentul n care Vi crete peste o valoare V2, cu V2 > VBB
jonciunea baz-emitor a tranzistorului T2 devine mai mic dect tensiunea
de prag i T2 se blocheaz (8.3).
V BE 2 = V BB - V E = V BB - (V I - V BE1) = V BE1 + (V BB - V I)

(8.3)

Analog se poate defini V2 ca potenialul pentru care T1 conduce

(IE1 0.9IE), iar tranzistorul T2 este blocat (IE2 0.1IE).
Cum Vi > VBB rezult c VBE2 <V BE1 i ntreg curentul IE se
nchide prin T1. Tensiunile de ieire VO1 i VO2 au n acest caz valorile (8.4).
V O1 = V CC - I C1 R C1 = V CC - I E R C1 ;

139

(8.4)

V O2 = V CC

Cum se constat, n funcie de valoarea tensiunii de intrare,

curentul IE este comutat s circule prin unul din cele dou tranzistoare T1,
respectiv T2. Din acest motiv circuitul se numete i comutator de curent n
emitor.
Dac n continuare tensiunea de la intrare ar crete peste valoarea
V3, V 3 = V CC - I E R C1 , atunci tranzistorul T1 ar intra n regiunea saturat
datorit polarizrii directe a jonciunii colectorului. Se cunoate c la
saturaie valorile tensiunilor VBEs i VCEs rmn aproximativ constante.
Rezult c dac Vi ar crete n continuare peste valoarea V3, tensiunea VE ar
crete proporional cu VI: VE = VI-VBEs; ceea ce face ca i tensiunea de ieire
s creasc proporional cu Vi: VO1 = VE+VCES = Vi-VBEs+VCEs.
Circuitele ECL sunt proiectate astfel nct tranzistoarele s
funcioneze n zona inferioar tensiunii V3, prin restrngerea gamei de
variaie a tensiunii de intrare Vi.
Zona de tranziie (comutare) delimitat de tensiunile V1 i V2, V =
V2 V1, pentru valori standard ECL, o lrgime de 228mV, fiind simetric
fa de tensiunea de referin VBB.

8.3 Funcionarea porii fundamentale ECL

Nivelele logice tipice cu care lucreaz circuitele ECL sunt (8.5),
saltul de tensiune fiind (8.6).
VH = -0.75V i VL = -1.55V
V = VH VL = 0.8V

(8.5)
(8.6)

Tensiunea de referin VBB din baza tranzistorului T2 este situat la

mijlocul intervalului dintre VL si VH, fiind VBB = -1.1V.
Tranzistoarele din circuitele ECL prezint dimensiuni fizice mai
mici dect la celelalte familii, ceea ce asigur micorarea capacitilor
parazite, deci o cretere a vitezei de lucru. Pe de alt parte aceast micorare
duce la creterea tensiunii de comand n baza tranzistorului. Valorile
caracteristice ale tensiunii baz-emitor VBE ale tranzistoarelor din circuitele
ECL, la temperatura de 25C sunt:
VT = 0,7V, tranzistorul se deblocheaz
VBEa= 0,75V tranzistorul lucreaz n regiunea activ

140

VBEs= 0,8V tranzistorul se satureaz

Cu temperatura aceste tensiuni se modific cu -2mV/C.
Funcionarea porii fundamentale este descris n continuare.
Dac la intrare se aplic nivelul logic inferior Vi = VL = -1,55V,
atunci tranzistorul T1 se blocheaz, iar tranzistorul T2 va conduce. In acest
caz, se pot scrie relaiile (8.7).
VE = VBB - VBE 2 = 1.90V
IE =

V E - V EE
= 2.84mA
RE

(8.7)

VC 2 = I C 2 R C 2 I E R C 2 = 0.85V
VBE1 = VI - VE = 0.35V

Ultima relaie denot c tranzistorul T1 este polarizat direct, iar

tensiunea UBE1 < UT, (UT = 0.7V), astfel c se poate aprecia c n colector
curentul IC1 este neglijabil.
Tensiunile obinute n colectoarele celor dou tranzistoare au valori
diferite de VL i VH, astfel c nu ar putea fi folosite pentru comanda unor
circuite similare. In acest scop sunt necesare deplasri de tensiune spre
valori negative att a potenialului lui VC1 ct i a lui VC2. Rolul de deplasare
de nivel a celor dou poteniale l joac jonciunea baz-emitor a
tranzistoarelor T4 i T5.
VO1 = VC1 - VBE 4 0 - 0.75 = 0.75V = VH
VO 2 = VC 2 - VBE 5 -0.85 - 0.75 = 1.6V = VL

(8.8)

Dac la intrare se aplic nivelul logic superior Vi = VH = -0.75V,

atunci tranzistorul T1 conduce, iar tranzistorul T2 se blocheaz. In acest caz,
se pot scrie relaiile (8.9).
VE = VH - VBE1 = 0.75 - 0.75 = 1.50V
-1.50 + 5.2
I E = VE VEE =
= 3.19mA
1.16 103
RE

(8.9)

VC1 I E R C1 = 3.19 0.29 0.9V

Tranzistorul T2 este polarizat direct cu o tensiune de 0.35V, mai

mic dect UT=0.7V, astfel c se poate aprecia c are un curent de colector
neglijabil.

141

innd seama de deplasarea de nivel introdus de jonciunile bazemitor ale repetoarelor pe emitor T4 i T5, se obine la ieirea circuitului
(8.10).

-1.55

-1.26 -1.16 -0.93 -0.75 -0.47

VO1
VI
-0.75
-1.16

VO1 = VC1-VBE4 = -0.9-0.75 = -1.65V = VL

VO2 = VC2-VBE5 = 0-0.75 = - 0.75V = VH

-1.46

(8.10)

-1.65
-1.72

VO2
VI

Regiunea de tranziie poate fi determinat innd cont de relaiile

anterioare. n acest caz, variaia tensiunii de intrare pentru care are loc
tranziia celor dou tranzistoare T1 i T2, este (8.11).

Vi = V1 V2

-1.15

-1.6

(8.11)

Cele dou tensiuni din baza tranzistorului T1 exprim valoarea

tensiunii de intrare: V1 cnd trece curent prin tranzistorul T2 (IE2=0.9IE),
respectiv cnd T1 este blocat; V2 cnd prin T1 trece curent (IE1=0.9IE) i T2
este blocat.
Cunoscnd valoarea lui V1, respectiv valoarea lui V2 se va obine n
final (8.12).
Vi 228mV
(8.12)
Avnd n vedere c regiunea de tranziie este simetric fa de
tensiunea de referin VBB, rezult c aceasta este cuprins ntre VBB-114mV
i VBB+114mV pentru tensiunea de intrare, adic de la 1.264V la 0.936V.

8.4 Caracteristica static de transfer

Caracteristica static de transfer pentru cele dou ieiri se
reprezint n figura 8.2.
Puncte de referin cunoscute sunt: tensiunea VBB=-1,15V; zona de
tranziie delimitat de tensiunile V1= -1.264V i V2= -0.936V; nivelele
logice VH= -0.75V; VL= -1.55V.
Caracteristica se determin pornind de la valori mici pentru intrare.
Se presupune iniial c Vi < -1.55V. In acest caz, tranzistorul T1 este blocat
i T2 conduce. La ieirea VO2 se obine o tensiune de -1.6V iar la VO1 0.75V.

142

-0.75

Figura 8.2.

Cnd tensiunea de intrare Vi crete de la 1.55V (VL) spre 0.75V

(VH), la valoarea V1 = -1.264V, tranzistorul T1 ncepe s conduc, ceea ce
determin creterea curentului de emitor IE1, concomitent cu scderea
curentului de emitor prin tranzistorul T2.
Acest fapt determin scderea tensiunii VO1 de la 0.75V spre
1.65V, respectiv creterea tensiunii VO2 de la 1.6V spre 0.75V. Procesul
tranzitoriu se ncheie pentru VI = V2= -0.936V, cnd T1 intr n conducie i
T2 se blocheaz.
Continund scderea tensiunii de intrare (n valoare absolut), se
constat existena a dou regimuri de funcionare pentru tranzistorul T1,
ceea ce va afecta caracteristica static de transfer de la ieirea VO1. Regimul
de funcionare al tranzistorului T2 nu se modific.
n prima etap tranzistorul T1 lucreaz n regiunea activ, astfel c
tensiunea de ieire este (8.13) unde VC1 este dat de (8.14).
VO1 = VC1 - VBE 4
VC1 = VCC

V I - V BE1 - V EE
RE

(8.13)
R C1

(8.14)

Rezult panta de modificare a tensiunii de ieire ca fiind (8.15).

R
VO1
0.290
A=
= C1 =
= 0.25
(8.15)
V1
RE
1.16
Semnul minus indic faptul c la o cretere a tensiunii de intrare,
tensiunea de ieire scade.

143

Valoarea tensiunii de ieire VO1 pentru care tranzistorul T1 se

satureaz, se poate determina cu aproximaie. Se consider 0.3V tensiunea
de colector a tranzistorului T2 la limita dintre regiunea activ i saturat. n
acest caz, tensiunile VC1 i VE sunt date de (8.16).
VC1 = (5.2 - 0.3)

R C1 = 4.9(0.290) = 0.97V
1.47
R C1 + R E

(8.16)

VE = 0.97 0.3 = 1.27V

Tensiunile de ieire i intrare sunt date de (8.17), valori ce sunt

trecute pe caracteristica static de transfer. Pentru o tensiune de intrare mai
negativ de 0.47V tranzistorul T1 nu se satureaz, iar pentru o tensiune mai
pozitiv de 0.47V, tranzistorul T1 se satureaz. Cnd Vi = 0, tranzistorul
T1 este puternic saturat.
VO1 = VC1 - VBE 4 = 0.97 0.75 = 1.72V
VI = VE + VBEsat = 1.27 + 0.8 = 0.47V

(8.17)

Valoarea tensiunii de ieire Vo1 pentru Vi=0 se obine din (8.18)

unde este valabil (8.19) cu VE dat de (8.20).
VO1 = VC1 VBE 4

(8.18)

VC1 = VE + VCE S

(8.19)

VE = Vi VBE1S = 0 0.8V = 0.8V

(8.20)

Presupunem VCE S = 0.1V ceea ce face ca VC1 s fie (8.21) i VO1

s fie (8.22).

Valorile tipice: VOH= -0.75V; VOL= -1.55V.

Marginea de zgomot poate fi specificat cunoscnd caracteristica

de transfer i valorile limit ale tensiunilor de intrare/ieire.
Rezult (8.23), valori ce sunt apropiate de cele indicate n cataloage.
M H = VOH min VIH min = 0.75 + 0.936 = 0.186V
M L = VOL max VIL max = 1.45 + 1.264 = 0.196V

8.6 Timpul de propagare

Timpul de propagare la porile ECL se reduce considerabil fa de
circuitele logice ce lucreaz cu tranzistoarele n regim de saturaie. Ordinul
de mrime al timpului de propagare este de 1-2ns, fiind limitat inferior de
timpul de tranziie de la un nivel logic la altul. La rndul su, timpul de
tranziie este condiionat de constanta de ncrcare i descrcare a capacitii
parazite de ieire. Aceast capacitate se ncarc prin impedana de ieire a
circuitului ECL, care este de aproximativ 7 i se descarc prin rezistena
de emitor de 1.5k. Timpul de tranziie ntre nivelele logice poate fi
determinat teoretic.
Pentru cazul cnd la ieire tensiunea variaz de la nivelul logic
superior la nivelul logic inferior, se obine variaia tensiunii pe capacitatea
parazit cu relaia cunoscut (8.24) unde sunt valabile (8.25).
U C (t) = U C () +[U C (0) - U C ()] e

VC1 = 0.7V

(8.21)

U C () = VEE = 5.2V

VO1 = 1.45V

(8.22)

U C (0) = VOH = 0.75V

R = 1.5K

8.5 Marginea de zgomot

Nivelele de tensiune limit se pot lua din caracteristica static de
transfer i au urmtoarele valori pentru exemplul considerat:

VOHmax= -0.47V; VOHmin= -0.75V; VOLmax= -1.45V; VOLmin= -1.72V

VIHmin= -0.936V; VILmax= -1.26V;

144

(8.23)

C = C P = 5pF

t
RC

(8.24)

(8.25)

UC(tc) = VOL

nlocuind n relaiile precedente, se obine timpul de propagare din

starea "1" logic n starea "0" logic, sau timpul de coborre al porii (8.26),
respectiv timpul de ridicare (8.27), cu specificaiile R = 120 i C = Cp =
5pF.
-0.75 + 5.2
t pHL = t c = R C ln VOH VEE = 1.5 10 3 5 10 12 ln
1.5ns
- 1.55 + 5.2
VOL - VEE

145

(8.26)

t pLH = t r = R C ln

-1.55V
V OL - V CC
= R C ln
R C ln 2 0.42ns
- 0.75V
V OH - V CC

(8.27)

Astfel, timpul de propagare are valoarea din (8.28).

t pHL + t pLH
(8.28)
1ns
2
Timpul de propagare este proporionl cu numrul de pori
comandate.
t pd =

Factorul de ncrcare FOL fiind mult mai mare, datorit faptului c

tranzistorul de intrare T1 din amplificatorul diferenial este blocat, rezult c
valoarea factorului de ncrcare la ieire (fan-out) este dat de FOH=50.
Creterea factorului de ncrcare la ieire afecteaz foarte mult
asupra timpului de propagare, care reprezint principalul parametru a
circuitului ECL.
Concluzia ce se desprinde este faptul c factorul de ncrcare la
ieire trebuie limitat superior la o valoare optim, astfel nct s nu
influeneze hotrtor asupra timpului de propagare.

8.7 Factorul de ncrcare

8.8 Puterea disipat
Factorul de ncrcare la ieirea unei pori ECL este foarte mare,
fiind limitat de sarcina capacitiv de la ieire ce trebuie comandat.
Crescnd numrul de pori comandate se va reduce i sensibilitatea la
zgomot a porii de comand.
Pentru a ilustra modul de determinare a factorului de ncrcare la
ieire se consider exemplul din figura 8.3, unde o poart ECL trebuie s
comande alte N pori ECL. Se impune ca marginea de zgomot s nu fie mai
mic de 0.136V.
VCC

VCC
RC2
300
IB5

VC2
VBB

RC1
290

T2

VBE5

T5
IE5

II

-0.75V

T1

RC2
300
T2

VEE=-1,55V
VBE1

I0

(N-1) pori

R5
1k5
VEE=-5,2V

Figura 8.3.

VBB

IE
RE
1k18

VEE=-5,2V

Se determin curenii de intrare i de ieire ai porii fundamentale,

rezultnd valorile din (8.29).
(8.29)
IIH = 75A, IOH = 3.8mA
Factorul de ncrcare la ieire pentru starea logic "1" este dat de

Puterea consumat de o poart ECL este mare n comparaie cu

puterea consumat de la sursele de alimentare de celelalte familii de circuite
integrate.
Astfel,
puterea
disipat
n
regim
static
este:
PEE = (VCC - VEE ) I EE
Valoarea curentului de alimentare IEE este mare, de peste 10mA,
ceea ce face ca puterea consumat n regim static s fie de 60mW. La
aceasta se adaug puterea consumat n regim dinamic, pentru ncrcarea
capacitilor parazite.
Circuitele logice ECL sunt astfel concepute nct temperatura de
lucru s nu influeneze asupra nivelelor logice. Mai mult, pentru a nu
modifica marginea de zgomot, tensiunea de referin trebuie s fie
permanent la mijlocul zonei de tranziie, adic (8.31).

VBB = VOH VOL + VOL

(8.31)
2
Stabilitatea cu tensiunea de alimentare a circuitelor ECL: n general
se admit tensiuni de alimentare cuprinse ntre 4.7V i 6.2V. In acest caz
tensiunea de la ieire pentru nivelul logic inferior este cea care se va
modifica ntre VOL = -1.46V pentru VEE= -4.7V i VOL = -1.8V pentru VEE =
-6.2V.

8.9 Realizarea funciei logice cablate

(8.30).
3.8
FO H = N = IOH =
50
IIH 0.075

146

(8.30)

Fie ieirile a dou pori ECL legate mpreun, ca n figura 8.4. Se

constat c cele dou tranzistoare T1 i T2 practic alctuiesc un amplificator
diferenial, unde tesiunea din emitorul comun este dat de tensiunea din

147

baza cea mai pozitiv. Rezult c n emitor avem tensiunea cea mai negativ
numai cnd, att n baza tranzistorului T1 ct i a tranzistorului T2, exist
tensiunea cea mai negativ.
VCC
T1

F1

T2

R1

F2

R2
VEE

Figura 8.4.

Rezult c funcia de la ieirea comun este un SAU cablat.

8.10 Poarta I
nafara porii ECL fundamentale, familia de circuite logice ECL
ofer posibilitatea obinerii funciei logice I i I-NU, direct de la cele
doua ieiri, prin nlocuirea rezistenei RE cu un alt amplificator diferenial. In
acest caz se obin circuite ECL n serie. Un exemplu tipic l constituie
schema de principiu prezentat n fig.8.5.
VCC
RC1

RC2

T7

R3

T1

R1

T3

F2 = AB

(8.32)

T2

T6

8.11 Poarta SAU-Exclusiv

T4
V01

F1 = A B

T5
A

In aceste condiii, poarta ECL n serie funcioneaz n felul

urmtor:
Dac la ambele intrri A i B, se aplic nivel logic superior (-0.7V),
tranzistoarele T1 i T1' conduc, fiind polarizate direct i curentul de
emitor IE va circula prin rezistena RC1. n colectorul tranzistorului
T1 se obine un potenial de aproximativ VC1 = -0.8V, iar n
colectorul tranzistorului T2 un potenial de aproximativ VC2 =0V,
deoarece tranzistoarele T2 i T2' sunt blocate.
Dac la cel puin o intrare se aplic nivelul logic inferior (-1.5V),
unul din tranzistorii T1 sau T1' va fi blocat, iar unul din tranzistorii
T2 sau T2' va conduce. In acest caz curentul de emitor va circula
prin rezistena RC2 pe una din urmtoarele ci:
prin tranzistoarele T2 i T1', dac la intrare se aplic
urmtoarele nivele logice: VA = VL(-1.5V) i VB = VH(-0.7V).
prin tranzistorul T2', dac la intrare se aplic urmtoarea
combinaie a nivelelor logice: VB=VL(-1.5V) i VA orice nivel
logic. In acest caz tranzistorul T1' este blocat.
Dac la ambele intrri, A i B, se aplic nivelul logic inferior,
tranzistoarele T2 i T2' conduc, iar curentul de emitor va circula prin
rezistena RC2.
La cele dou ieiri se obin funciile logice din (8.32).

T1' T2'

V02

RE

R2

R4

R5
VEE

Figura 8.5.

Conectarea n serie a dou amplificatoare difereniale trebuie

nsoit de o deplasare a nivelului tensiunii de intrare i de referin a noului
amplificator, pentru ca tranzistoarele T1' i T2' s nu se satureze. Deplasarea
de nivel se realizeaz cu ajutorul cderilor de tensiune pe jonciunea bazemitor ale tranzistoarelor T6 i T7. In acest caz tranzistoarele T1' i T2' sunt
comandate n baz cu o tensiune mai negativ fa de tensiunea de intrare,
respectiv prima tensiune de referin (VBB).

148

In figura 8.6 se reprezint schema de principiu a circuitului de intrare a unei

pori ECL, SAU-exclusiv. Se observ c realizarea unei funcii mai
complexe nu duce la creterea complexitii circuitului, ceea ce reprezint
un avantaj al circuitelor ECL. Parametrii porii din figur au valori foarte
apropiate de cei ai porii ECL fundamentale.

149

1.
RC1
VC1

RC2

T1 T1'

T2

T2'

VBB

A
B

2.

VC2

T3"
T3

T3`

VBB

IE
Figura 8.6.

3.
4.
5.

Modul de alimentare asigur performane foarte bune i o bun

comportare la zgomote.
Nivelele logice se modific neglijabil cu tensiunea de alimentare
(pentru VEE variabil cu 10%) i temperatura de lucru (ntre
0 - 75C ).
Genereaz zgomote foarte mici.
Intrarea este conectat printr-o rezisten de 50k la VEE, ceea ce
permite lsarea intrrilor neutilizate n gol.
n comparaie cu familia TTL, raportul dintre saltul de tensiune i
zgomot este mai bun; 15.6% pentru ECL i 10% pentru TTL.

8.12 Reguli de utilizare a circuitelor ECL

8.13 Seria ECL cu impedan redus la ieire

Sistemele numerice realizate cu circuite ECL trebuie s asigure

trasee de mas corespunztoare pentru a asigura o bun imunitate la
perturbaii pe bara de VCC=0V. Un zgomot pe bara de alimentare VEE este
transmis la ieire cu un raport de 1/4 din amplitudinea lui. O tensiune
perturbatoare pe bara de mas se va transmite integral la ieire.
n mediile cu zgomot, utilizarea unei fee a circuitului imprimat ca
mas d excelente rezultate.
Decuplarea tensiunii de alimentare este necesar pentru reducerea
efectului capacitilor parazite i a ncrcrii asimetrice a ieirilor. n acest
caz se impune plasarea n paralel ntre VCC i VEE a dou condensatoare de
decuplare de 1F , respectiv de 100nF pentru fiecare plachet. Dup

La seria ECL fundamental impedana de ieire se modific

substanial n funcie de nivelele logice; pentru VO=VL impedana de ieire
este 1.5k , pentru VO=VH impedana de ieire este 7 . In aceast situaie
cnd se comand o sarcin capacitiv (cablu coaxial lung) timpul de
descrcare a capacitii parazite este mult mai mare dect timpul de
ncrcare. Pentru a accelera procesul de descrcare a acestei capaciti s-a
nlocuit rezistena din emitorul tranzistorului de ieire printr-un tranzistor
pnp dotat cu circuitul su de comand (fig.8.7). In acest fel se obine o ieire
cu impedan mic pentru ambele nivele logice.

implantarea circuitelor integrate pe plachet, la 4-5 circuite ECL se va plasa

ntre VCC i VEE condensatoare de decuplare de inductan redus de 10nF.
Circuitele ECL din noile serii sunt prevzute cu dou alimentri la
mas (VCC1 i VCC2) separate, V C 2 alimenteaz amplificatorul diferenial i
circuitul de polarizare VBB, circuite la care variaia curentului de alimentare
se modific nesemnificativ i V CC1 alimenteaz circuitele de ieire. Sarcina
de ieire este variabil, ceea ce duce de asemenea la fluctuaii
corespunztoare ale curentului. Pentru a elimina diafonia ntre cele dou
pri ale circuitului, ele se alimenteaz separat. Cele dou borne de mas
trebuie s fie conectate de la acelai punct al planului de mas, ct mai
apropiat de circuit. In particular se va evita untarea direct a celor doi pini
de VCC ntre ei.
Circuitele ECL prezinta urmtoarele caracteristici:

150

VCC
RC2

T4
T5

A
T2

VBB

V0

D
T6
R5

VEE
Figura 8.7.

Pentru funcionare considerm c T2 este blocat, ceea ce face ca n

nodul A s avem 0V. In acest caz T4 este n conducie i Vo = -0.75V. Pentru
situaia c T2 este n conducie n nodul A se fixeaz 0.8V care determin
n baza tranzistorului T6 o tensiune de 2.3V. T6 este n conducie i la ieire
avem Vo= -1.55V. Rezult c n ambele stri unul din tranzistoarele de ieire
(T4, T6) se gsete n conducie.

151

8.14 Circuite de interfa

La interconectarea circuitelor ECL cu oricare dintre circuitele
logice studiate pn n prezent (TTL, MOS), principala problem care apare
const n incompatibilitatea nivelelor logice de la intrare i ieire. Pentru
rezolvarea acestei probleme firmele productoare de circuite ECL au
prevzut circuite speciale de translatare a nivelelor logice, cu performane
privind timpul de propagare i puterea disipat, apropiate de a porilor ECL.

Circuitul pentru conversia nivelelor logice ECL n nivele logice

TTL se reprezint n figura 8.9.
Circuitul realizeaz la ieire fie funcia logic SAU, fie funcia
logic SAU-NU, n funcie de combinaiile logice de la intrare. La intrare se
aplic nivele logice ECL, iar la ieire se obin nivele logice TTL.
Dac se dorete la iesirea VO funcia logic SAU-NU, atunci
intrrile VC i VD se leag mpreun la tensiunea de referin exterioar
VBB=-1,15V. In acest caz dac la una din intrrile A sau B se aplic nivel
superior VH= -0.7V, unul din tranzistorii T1 va conduce, deci tranzistorii T2
vor fi blocai. In baza tranzistorului T3 se va fixa un potenial de +0.7V i T2
va fi comandat cu un curent de baz determinat de rezistena RC2. T3 va
conduce fixnd la ieire un nivel logic TTL inferior VL=0.2V.

8.14.1 Circuite de interfa TTL-ECL

VCC1=0V

In fig.8.8 se prezint schema de principiu a unui circuit translator

de nivele logice, proiectat s converteasc nivelele logice TTL (DTL) n
nivele logice ECL. Practic, circuitul de translaie din figur este realizat
dintr-un circuit ECL cu o singur intrare i o singur ieire. Tranzistorul T1
nu are rezisten de colector i funcioneaz la conducie n regim activ.
VCC1=0V
R2
300

VCC2=5V

VA
VB

D4

RA
2k2
IA

1,1V

T1

T2

R
2k9

D3
Ii

IR

R1
4k7

VEE=-5,2V

R4
284

RE
1k2

T3
VBB

D1

R3
2k

R5
2k2

D2

VCC2=5V

R1
100
VA
T1

RC2
3k

VB

VC

T1`

VCC2=5V

T2`

RC
2k
VO

VD

T3

T2

RE
1k5

D1

VEE=-5,2V Figura 8.9.

T4
V0
R6
1k5

Dac la ambele intrri A i B se aplic nivelul logic inferior VL= 1.5V tranzistorii T1 se vor bloca, iar T2 vor conduce curentul de colector
prin aceste tranzistoare, ceea ce va determina o cdere de tensiune pe
rezistena RC2, fixnd n baza lui T3 un potenial negativ limitat de dioda D1.
T3 se va bloca i la iesire se stabilete un nivel logic TTL superior, VH = 5V.

Figura 8.8.

8.14.3 Circuite de interfa MOS-ECL

Amplificatorul diferenial T1,T2 este comandat de o poart I la
intrarea creia se aplic nivelele de tensiune TTL. Rezistena R introduce o
deplasare de nivel, ntre ieirea porii i intrarea amplificatorului diferenial,
de aproximativ 2.45V.

8.14.2 Circuite de interfa ECL-TTL

152

Pentru a asigura interconectarea MOS-ECL se poate utiliza

receptorul de linii MC10115 ce reprezint particularitatea c cele dou
intrri ale amplificatorului sunt disponibile utilizatorului. n fig.8.10 se
prezint o schem posibil de interfa NMOS (CMOS)-ECL. Receptorul de
linii MC10115 are prevzute la dispoziia utilizatorului cele dou intrri ale
amplificatorului diferenial: V1 i V2 ct i cele dou ieiri complementare:
VO1 i VO2. Cum se rat n fiogur, ieirea VO1 se leag cu V2 i intrarea V1

153

are conectate un numr de diode pentru deplasarea de nivel funcie de

nivelele logice NMOS sau CMOS folosite.
Condiiile de funcionare se consider:
Vi = 0V, face ca T1 s fie blocat, T2 s fie n conducie, iar la ieire
VO1 = -0.75V
Vi = 5V, T1 este n conducie, T2 este blocat, iar la V2 = -1.55V.

Circuitele din familia ECL se pot interfaa cu circuitele CMOS sau

TTL prin intermediul circuitelor 10124 i 10125 (figura 8.12). Acest mod de
interfaare impune circuitelor CMOS s funcioneze alimentate la o surs
VDD=5V.
0V -5,2V
VCC

0V

VEE

+5V

RC1

RC2

-5,2V 0V

0V

VCC

VEE

VEE

TTL
CMOS

ECL

VCC=0V

0V

VCC
ECL

10125

10124
Figura 8.12.

D1
N MOS
(C MOS)
VEE=-5,2V

D2 V1

T1 T2

V2

T4

T5
V02

V01

R3
8k2

RE

R1

R2

Figura 8.10.

8.14.4 Circuite de interfa ECL-MOS

Cnd circuitele CMOS funcioneaz alimentate la o tensiune de

alimentare mai mare, pentru interfaare se poate folosi schema din figura
8.13, n care terminaleul VDD este conectat la masa sistemului ECL iar
terminalul VSS este conectat la 12V. Dioda D1 fixeaz ieirea circuitului
CMOS n starea LOW la valoarea sursei VEE Pentru tensiuni de alimentare
VDD-VSS mai mari de 12V puterea disipat pe diod ar putea depi valorile
admise. n acest caz se poate conecta o rezisten n serie cu ieirea
circuitului CMOS pentru limitareacurentului prin diod.
0V

n figura 8.11 se prezint un exemplu de interfa ECL-PMOS.

Funcionarea este simpl. Pentru cazul c la ieirea porii ECL se fixeaz
VL= -1.55V tranzistorul T1 i dioda D1 sunt n conducie, ceea ce duce la
fixarea n colectorul lui T1 a unei tensiuni VC1 date de (8.33), care asigur
nivelul logic inferior pentru poarta PMOS. In situaia c la ieirea porii
ECL avem 0.75V, tranzistorul T1 este blocat, deoarece 0.75V nu este
suficient de a deschide cele dou jonciuni nseriate: jonciunea baz-emitor
i dioda. La ieire se fixeaz -15V care asigur nivelul logic superior pentru
circuitele PMOS.
VC1 = VCC VD1 VCE = 0.95V
(8.33)
D1
ECL

VCC
D2

VDD

CMOS
VSS

D1

ECL

-5,2V

-12V
Figura 8.13.

VCC=0V

T1
R1

510
VEE

VDD=-15V

PMOS

Figura 8.11.

154

VSS

510
VEE

-12V

VDD
CMOS

155

9. CIRCUITE LOGICE MOS

Dei familiile de circuite PMOS i NMOS, bazate pe folosirea
tranzistoarelor MOS cu canal indus p, respectiv n, au fiecare avantajele i
dezavantajele proprii, n circuitele de comutaie se folosesc cu precdere
circuite din familia NMOS, datorit vitezei de comutaie superioare. De
aceea circuitele logice prezentate vor fi exemplificate ca implementare doar
n tehnologie NMOS.
Aceste circuite constau exclusiv din tranzistoare NMOS, folosind
att cele cu canal obinut n regim de srcire, ct i cele cu canal obinut n
regim de mbogire. Aceste circuite funcioneaz alimentate de la o singur
surs de tensiune pozitiv (tensiunea de alimentare se aplic n dren i se
noteaz VDD), iar nivelele logice vor depinde de tensiunea de alimentare
folosit.

realizate simplu printr-un tranzistor MOS dar comandate cu tensiune de

intrare diferit. Sarcina extern a acestui inversor este n general constituit
tot din intrri de tranzistoare NMOS, ce prezint o rezisten de intrare
foarte mare, deci sarcina are practic un caracter capacitiv.
Analiza comportrii circuitului se face pe zone de funcionare,
analiznd strile celor dou tranzistoare, funcie de tensiunea de intrare. Se
presupune o variaie a tensiunii de intrare de la 0V la tensiunea de
alimentare VDD.
Se pun n eviden patru zone de funcionare distincte, marcate
corespunztor pe caracteristica de transfer, ilustrat de figura 9.2.
Vo
VDD
VDD
2

b
c

VDD
2
4

VI

VDD VDD
VDD
(1+ 2 )
4
4

9.1 Inversorul NMOS static

Figura 9.2.

Schema inversorului NMOS static este dat n figura 9.1.a.

Tranzistorul T1 este cu canal n cu imbogire i are caracteristica de intrare
din figura 9.1.b, iar tranzistorul T2 este cu canal obinut n regim de srcire,
avnd caracteristica de intrare din figura 9.1.c. Acesta implic ca tensiunile
de prag ale celor dou tranzistoare s nu fie aceleai, pentru T1 tensiunea de
prag VT1 va fi pozitiv, iar pentru T2, cu canal n regim de srcire, VT2 va fi
negativ.
VDD
ID

T2
V0
VI

T1

ID

VT>0

VT<0

Cp
VGS

a.

b.

VGS
c.

Figura 9.1.

Tranzistorul T2 funcioneaz ca sarcin activ nlocuind o rezisten

fix. Conductana unui tranzistor MOS depinde de tensiunea de gril, ceea
ce permite ca n tehnologia MOS rezistenele de valori diferite s fie

156

Zona a, pentru care tensiunea de intrare este inferioar tensiunii de

prag a tranzistorului T1, Vi < VT1. n acesat situaie tranzistorul T1 este
blocat, deci curentul su de dren va fi nul IDS1 = 0, iar tensiunea de ieire va
fi Ve = VDD. Potenialul din grila tranzistorului T2 va asigura ca acesta s
funcioneze n regiunea liniar.
Zona b, pentru care tensiunea de intrare va fi superioar tensiunii
de prag a tranzistorului T1, Vi > VT1, iar tranzistorul T2 va lucra tot n
regiunea liniar. Intrarea n conducie a tranzistorului T1 ncepe cnd
tensiunea de intrare depete valoarea de prag. Din calculul condiiilor de
saturare pentru T1 se deduce c este satisfcut relaia VDS1 > VGS1 - |VT1|,
deci tranzistorul T1 funcioneaz saturat. Pentru ca tranzistorul T2 s rmn
n zona liniar, trebuie satisfcut relaia (9.1) unde VGS2=0, iar VDS2 = VDDVO, deci tensiunea de ieire trebuie s rmn superioar valorii VDD- |VT2|,
ce implic la intrare VT1 < Vi < VT1(1+ 2 ).
(9.1)
0 VDS2 VGS2 - |VT2|
Zona c, pentru care tensiunea la intrare are valoarea Vi =
VT1(1+ 2 ). Pentru aceast valoare a intrrii, tranzistorul T2 va fi saturat, T1
va fi i el saturat, aceast stare a tranzistorului T1 fiind valabil pentru gama
tensiunii la ieire (9.2).

157

V DD 2
V DD
(9.2)
VO
4
2
Pentru aceast regiune, caracteristica de transfer va avea forma unei
drepte verticale.
Zona d, corespunde scderii tensiunii de ieire, ducnd la ieirea
din saturaie a tranzistorului T1 i trecerea n regimul de triod. Ieirea din
saturaie a lui T1 are loc pentru o valoare a lui Vi (9.3).

Vi =

V DD 1 + V DD + V 0
16 V 0
8
4

(9.3)

Caracteristica static de transfer, pe lng dependena ei de

regimurile de funcionare ale tranzistoarelor, mai depinde de factorul de
conducie a celor dou tranzistoare: tranzistorul inversor T1 i tranzistorul de
sarcin T2.
Tensiunea de prag VT a unui tranzistor MOS depinde la rndul ei
de tensiunea la care se alimenteaz substratul de baz, ct i de doparea
acestuia cu impuriti.
n majoritatea aplicaiilor borna substratului unui tranzistor MOS
se leag cu borna sursei. Sunt cazuri pentru care tensiunea substrat-surs
(VBS) se alege diferit de zero. n acest caz tensiunea VBS poate servi la
modificarea tensiunii de prag n jurul valorii date n catalog cu o mrime
VT (9.4)
(9.4)
VT(VBB) = [ (|VBB| + 2f)1/2 - (2f)1/2 ]
unde:
VBB - potenialul substratului

- factorul de dopare cu impuriti a substratului, care n general

are valori cuprinse ntre 0.5 i 2.0.
f - potenialul Fermi al substratului
n concluzie, vom avea (9.5) unde tensiunea VTo este tensiunea de
prag iniial care este dat de (9.6).
(9.5)
VT(VBB) = VTo + VT(VBB)
XO (
QSS - Q B)
V To = ms + 2 f +
(9.6)
EO
n relaia (9.6) semnificaia termenilor este:
ms - este potenialul de contact.
QSS - densitatea de sarcini fixe de la interfaa siliciu-dioxid de
siliciu. Depinde de procesul tehnologic i de orientarea
cristalografic a siliciului.

158

QB - cantitatea de sarcin a atomilor acceptori (respectiv donatori n

cazul tranzistorului PMOS) ionizai din volumul de siliciu.
X0 - grosimea dielectricului porii.
E0 - constanta dielectric.
Starea aproximativ a tensiunii de prag se poate lua ca fiind (9.7).
V T = V T 0 + V BS

(9.7)

Rezistena de sarcin la un inversor MOS, este realizat tot cu un

tranzistor MOS. Conectarea tranzistorului de sarcin implic o serie de
probleme att la conducie ct i la blocarea tranzistorului inversor.
n figura 9.3 se consider dou cazuri de conectare a bornelor
substratului tranzistorului de sarcin T2, primul caz corespunznd legrii
bornei substratului la borna sursei, iar al doilea legrii bornei substratului la
un potenial fix.
VDD
VGG
G

D
B
S

D
B
S

VDD
VGG
T2

D
G

T2

V0
VI

T1

V0
VI

D
B
S

T1

Figura 9.3.

n cazul c tranzistorul T1 conduce, pentru ca la ieire s existe un

potenial ct mai apropiat de zero, se impune ca rezistena de trecere a
tranzistorului de sarcin T2 s fie mult mai mare dect rezistena de trecere a
tranzistorului T1 (n fapt aceast relaie trebuie s fie valabil pentru orice
stare a tranzistoarelor). Rezistena de trecere se definete n mod dinamic,
dup relaia (9.8) i se calculeaz pentru o anumit tensiune VGS.
Rt =

V DS
ID

(9.8)

Pentru a satisface relaia ntre rezistenele de trecere ale celor dou

tranzistoare, cel inversor (driver) i cel de sarcin, dimensiunile canalului
indus trebuie s fie alese corespunztor pentru tranzistoarele T1 i T2,
respectnd relaia (9.9).
W1 / L1
<< 1
(9.9)
W 2 / L2
Se spune c circuitul inversor depinde de raportul geometriilor
tranzistoarelor integrate.

159

Rezistena de trecere a tranzistorului T1 are valori cuprinse ntre 0,5

i 10K. Dac se consider rezistena de trecere a tranzistorului T1 de 10K
(notaia pentru ea ar fi RT1) i a tranzistorului T2 de 250K (fie ea notat
RS), va rezulta c la ieire se va fixa un potenial (9.10).
V0 =

V DD
R T1
R S + R T1

(9.10)

Pentru VDD = 15V rezult c VO = 0.5V, deci o valoare acceptabil.

Dac tranzistorul inversor T1 este blocat, pentru cazul din figura
9.3a, tensiunea de ieire va fi (9.11).
(9.11)
VO = VGG - VT2
Pentru VGG = VDD = 15V i VT2 = 4V, rezult c VO = 11V.
Pentru ca la ieire s existe un potenial egal cu VDD, ar trebui
mrit tensiunea aplicat pe grila tranzistorului T2, cu valoarea tensiunii de
prag VT. n exemplul luat VGG = VDD + VT = 15+4=19V.
Dac tranzistorul T1 este blocat, pentru cazul din figura 9.3b,
tensiunea la ieire va depinde de VGG i tensiunea de prag dup relaia
(9.12).
VO = VGG - (VT + VT ) = VGG - (VT + VSB )

(9.12)

Pentru configuraia dat, tensiunea substrat-surs VSB2 este egal cu

tensiunea de ieire VO, rezultnd o relaie de calcul pentru VO (9.13).
VO = VGG - (VT + VO )

(9.13)

Pentru tensiuni de prag mai mari, valoarea tensiunii de ieire va

scdea. Din acest motiv, pentru asigurarea nivelelor logice la ieire, se caut
reducerea tensiunii de prag prin msuri tehnologice de fabricare a
tranzistoarelor MOS.

9.2 Poarta SI-NU static

n figura 9.4 se reprezint poarta I-NU static realizat cu
tranzistoare NMOS. Ea conine dou tranzistoare NMOS, T1 i T2 pe ale
cror grile se aplic semnalele de intrare, tranzistoare ce sunt conectate n
serie. Ca rezisten de sarcin se folosete tranzistorul T3. Pentru asigurarea
la ieire a nivelelor logice, ndeosebi a unui nivel inferior al tensiunii de
ieire, suficient de apropiat de mas, este necesar ca rezistena activ s fie
de 20 ori mai mare dect rezistena de trecere a tranzistoarelor; din aceast
cauz, nu se recomand legarea n serie a mai multor tranzistoare.

160

VDD
VGG
D
G

T3
F

S
D
S

V0

T2
T1

Figura 9.4.

Se consider urmtoarele valori pentru nivelele logice: VL = 0V i

VH = VDD.Funcionarea porii este urmtoarea:
dac la ambele intrri se aplic o tensiune mai mare dect tensiunea
de prag VT, mai precis VIH = VDD, ambele tranzistoare T1 i T2
conduc i la ieire se obine nivelul inferior de tensiune (VL 0V)
dac la cel puin o intrare se aplic o tensiune mai mic dect VT
(de obicei VIL = 0V), tranzistorul respectiv se blocheaz i la ieire
se obine nivelul superior de tensiune.
Funcionarea porii este descris n tabel.
La ieirea porii se obine deci funcia logic SI-NU (9.14).
(9.14)
F = AB
De menionat c rezistena de sarcin, format de tranzistorul T3 se
poate modifica prin modificarea tensiunii de poart VGG aplicat acestui
tranzistor. Creterea exagerat a rezistenei de sarcin duce la creterea
corespunztoare a timpilor de comutare.
Dac se utilizeaz tranzistoare MOS cu canal p, tensiunile VDD i
VGG trebuie s fie negative fa de mas. Poarta I-NU cu tranzistoare
PMOS are o structur identic, cu deosebirea c pentru a obine funcia INU se folosete logica negativ, funcia I-NU n logic negativ fiind
echivalent n logica pozitiv cu funcia logic SAU-NU.

9.3 Poarta SAU-NU static

n figura 9.5 se reprezint o poart SAU-NU cu tranzistoare
NMOS, format prin legarea n paralel a tranzistoarelor crora li se aplic
semnalele logice la intrare. Rezistena de sarcin este realizat tot cu un
tranzistor NMOS.

161

VDD
VGG
D
G

T3

F
T1
G

V0

T2
G

L
L
H
H

L
H
L
H

H
L
L
L

F=A(C+B) A
B
C

A
B
C
Figura 9.6.c.

Figura 9.6.d.

9.5 Porile I, SAU i SAU-Exclusiv statice

Figura 9.5.

Funcionarea porii este urmtoarea:

dac la ambele intrri se aplic o tensiune mai mic dect tensiunea
de prag VT (VIL = 0V), tranzistoarele T1 i T2 sunt blocate i la
ieire se obine nivelul superior de tensiune (VO = VOH = VDD).
dac la cel puin o intrare se aplic o tensiune mai mare dect
tensiunea de prag, VT (VIH = VDD), tranzistorul respectiv conduce i
la ieire se obine nivelul inferior de tensiune (VOL 0V).
n cazul utilizrii tranzistoarelor MOS cu canal p, poarta SAU-NU
are o structur identic, dac se folosete logica negativ. n logica pozitiv
se va obine funcia logic I-NU.

n figura 9.7 i figura 9.8 sunt reprezentate porile I, respectiv

SAU cu tranzistoare MOS. Aceste circuite sunt realizate prin inversarea
semnalelor obinute de la ieirea unor pori I-NU respectiv SAU-NU,
folosind suplimentar un circuit inversor realizat cu perechea de tranzistoare
T4-T5.
VDD
T5

T4

Prin combinarea procedeelor de legare n serie i n paralel a

tranzistoarelor MOS se pot obine pori cu funcii complexe, meninnd o
structur simpl a circuitului (vezi figura 9.6).
Funcionarea porilor din figura 9.6 se explic simplu pe baza celor
artate anterior.

F=A(C+B)

D
G

T4

T1
G

D
S

T2
G

VO

T3
T4

T4

T3

T1
C

Figura 9.6.a.

T1 T2

D
S

T2
G

Figura 9.8.

Poarta din figura 9.9 este o poart SAU-Exclusiv.

Figura 9.6.b.

162

S
D

T5

F=AB+C

T3

T1

VDD

VGG
D

T2

Figura 9.7.

VDD

VDD
VGG

VO

T3

9.4 Poarta I-SAU-NU static

F=AB+C

163

Figura 9.10 reprezint schema inversorului MOS dinamic cu dou

VDD

faze.

T7

T3

Vp2

VDD

VO

A
B

Vp1

T4

T2
T1 A

T2
Vout

T3

T 5 T6

Vin

T1

C1

C2

Figura 9.10.

Figura 9.9.

Analiznd schema porii, ieirea sa este zero atunci cnd

tranzistoarele T1 i T2 conduc, adic dac semnalele A i B sunt simultan pe
1 logic, sau dac tranzistoarele T5 i T6 sunt simultan blocate (intrrile A i
B la 0 logic). n acest ultim caz n grila tranzistorului T4 se fixeaz o
tensiune VDD care deblocheaz acest tranzistor.

9.6 Poarta MOS dinamic

Aceste pori au ca principiu de baz utilizarea capacitilor de
intrare ale tranzistoarelor MOS pentru memorarea semnalelor logice. Un
condensator descrcat (tensiune zero la borne) va reprezenta semnalul logic
zero, iar un condensator ncrcat la o tensiune mai mare dect tensiunea de
prag (o tensiune apropiat de tensiunea de alimentare VDD), va reprezenta
semnalul logic "1". Semnalele sunt transmise prin poart, de la un
condensator la altul prin intermediul unor tranzistoare a cror secven de
conducie este realizat cu ajutorul unor impulsuri de comand. Porile MOS
dinamice opereaz ntr-un regim de mic putere consumat i prezint
avantajul unei suprafee ocupate mai mici dect circuitele MOS statice
omoloage. Deasemenea performanele tranzistoarelor folosite nu depind de
geometriile lor (raportul lime/lungime canal indus).
Ca dezavantaj al porilor dinamice se amintete faptul c sunt
necesare un numr de semnale de comand mai numeroase, ceea ce impune
o logic de comand mai complex.

9.6.1 Inversorul MOS dinamic

164

Schema conine inversorul obinuit format din tranzistoarele T1 i

T2, mpreun cu capacitatea asociat C1 i un circuit de ieire format din
tranzistorul T3 i capacitatea de stocare asociat C2. Impulsurile de ceas, de
eantionare, sunt:
Vp1, aplicat n poarta lui T2, eantionnd valoarea de intrare ui,
inversat de ctre tranzistorul T1 i memorat de capacitatea C1;
Vp2, aplicat n poarta tranzistorului de ieire T3, deschizndu-l i
permind transferul sarcinii ctre C2.
Descrierea funcionrii circuitului se face n continuare.
Presupunnd c la momentul t=t0, tensiunea de intrare vi este la nivel logic
"0", i acum se genereaz primul impuls Vp1. n aceste condiii tranzistorul
de intrare T1 este off, iar tranzistorul de sarcin T2 conduce, ncrcnd
capacitatea C1. La momentul t=t1, apare un impuls pe Vp2, permind
deschiderea tranzistorului T3 i transmiterea sarcinii de pe C1 pe capacitatea
C2. Dei ambele capaciti sunt parazite, de obicei C1 >> C2, astfel c
transferul de sarcin se face fr mari pierderi de sarcin, deci pe capacitatea
de ieire C2 se va stabili potenial corespunztor nivelului logic "1". n
continuare, pentru intervalul t2 < t < t3, la intrare se aplic nivel de tensiune
ridicat, ceea ce face ca tranzistorul T1 s conduc, ceea ce va produce
descrcarea capacitii C1, la momentul t4, cnd se aplic impuls de tact pe
Vp2, tranzistorul T3 se va deschide i el, descrcndu-se C2, ceea ce va face
ca pe bornele acestei capaciti s nu fie cdere de potenial, memorndu-se
astfel la ieire starea logic "0". Se observ c circuitul funcioneaz ca un
inversor, rspunsul la ieire fiind ntrziat fa de intrare cu un interval t1- t0
sau t4- t2.
De remarcat rolul impulsurilor de tact de pe intrrile Vp, care fac,
temporal, mprosptarea (refresh) informaiei stocate pe capacitile
parazite. De aceea este necesar asigurarea unei frecvene minime de
mprosptare, pentru meninerea informaiei corecte pe capaciti, care altfel

165

se descarc n timp prin jonciunile tranzistoarelor (capacitatea C1 se poate

descrca prin jonciunea dren-substrat a tranzistorului driver T1).
Puterea disipat de circuitele MOS dinamice poate fi n continuare
redus, n detrimentul ns al complexitii circuitelor de comand, deci al
numrului de tranzistoare i capaciti folosite. Figura 9.11 ilustreaz o
variant de invertor MOS dinamic de putere redus, circuitul prevznd
suplimentar un circuit de intrare realizat de tranzistorul T1 i capacitatea C1,
comandate de semnalul de pe Vp1. Tactul aplicat pe Vp1 are rolul prelurii
semnalului de intrare pe capacitatea C1 i n acelai timp al meninerii
capacitii C2 la un potenial echivalent cu informaia de intrare negat. n
acest mod, consumul de putere la intrare intervine doar pe durata tactului de
comand Vp1 al tranzistorului de intrare T1.

Vp2

VDD
T3

Vp1

Vout

T4
A
B

T2

C1

C2

T1
Figura 9.12.

Vp2

VDD

Vp1

T3

Vp2

T1

T3

Vp1

A
T4

Vin

T4

T2
T1

Vout

C1

T2

Vout
C2

B
Figura 9.13.

C2

C1
Figura 9.11.

9.6.3 Poarta I-SAU-NU dinamic

n figura 9.14 se reprezint schema unei pori dinamice care

9.6.2 Porile I-NU i SAU-NU dinamice

Figurile 9.12 i 9.13 ilustreaz porile MOS dinamice n dou faze
I-NU, respectiv SAU-NU, a cror funcionare se explic simplu pe baza
porilor statice echivalente i a inversorului MOS dinamic, a crui
funcionare a fost prezentat n subcapitolul anterior.

166

realizeaz funcia logic I-SAU-NU, expresia ieirii fiind Y = A B + C .

Acest circuit lucreaz sincron, rspunsul apare la ieire odat cu
aplicarea impulsului de tact pe Vp2.
La aplicarea impulsului de tact pe borna Vp1 nivelele logice aplicate
pe intrrile A, B, C sunt stocate de capacitile grilelor tranzistorilor T4, T3,
T6 care formeaz poarta propriu- zis.
Tranzistoarele care primesc nivelele logice '1' vor conduce, iar cele
care primesc nivelele logice '0' vor fi blocate. La aplicarea impulsului de tact
pe borna Vp2 se deschide tranzistorul T7 ce reprezint sarcina porii. La
ieire se va fixa potenialul 0V sau VDD, depinznd de strile tranzistoarelor
T4, T5, T6. La ieire vom avea "0" logic dac conduce tranzistorul T6 sau T4
i T3.
Trebuie menionat din nou c frecvena impulsurilor de tact nu
poate fi luat orict de mic deaorece capacitile parazite de gril, de
memorare, se descarc lent prin tranzistoarele de ncrcare a semnalelor, i
anume prin jonciunile dren-substrat ale acestora. Curentul de descrcare a
capacitilor reprezint practic un curent rezidual al jonciunii respective. Ca

167

urmare, pentru ca informaia s nu se piard exist o frecven minim de

lucru a acestor circuite.

1, acesta reinnd valoarea ei. Dup dispariia impulsului pe Vp1, C1 rmne

ncrcat cu acea tensiune.
VP 1
VDD

VDD

S1

S3

S5

S7

T7

Vp1

Vp2

Y=AB+C

VP 2
VDD

T4
A

C1

S6

UC1
VDD

Vp1
T3

S4

T1

Vp1

S2

T2

T6
C

T5

C2

UC2
VDD

C3

t
Figura 9.14.

VO
VDD
VA

9.6.4 Registre de deplasare dinamice

VDD

T3

T6

Vp1

Vp2
VO Vp1

Vp1
T2
VI

T1

T4

T5
C2

C1
Celula 1

T2
T1

Dac presupunem c am avut la intrare Vi = VDD, sarcina

acumulat de C1 va deschide tranzistorul T2. n caz contrar (Vi = 0), T2
rmne blocat. La aplicarea impulsului de tact S2 pe Vp2, se deschid
tranzistoarele T3 i T4. Tranzistorul T3 lucreaz ca sarcin pentru T2 formnd
mpreun cu acesta un inversor, iar T4 permite ncrcarea condensatorului C2
la valoarea potenialului drenei lui T2. Pentru cazul considerat T2 conduce i
deci VD2 = 0, C2 rmne descrcat. Tranzistorul T5 rmne blocat.
La aplicarea urmtorului impuls de tact S3 pe Vp1, ieirea VO va
deveni egal cu VDD, adic cu intrarea Vi, dar ntrziat cu durata unei
perioade a impulsului de tact. n figura 9.16 s-au reprezentat formele de
und la funcionarea unui registru NMOS dinamic dac la intrare se aplic
secven binar 101.

C1

Celula 2
Figura 9.15.

Aplicarea primului impuls de tact S1 pe Vp1 determin deschiderea

tranzistoarelor comandate de acesta, respectiv T1 i T6. n aceast situaie
tensiunea prezent pe intrarea Vi se va aplica condensatorului C1 din celula

168

V0 =0 V0 =1

Figura 9.16.

n figura 9.15 a fost reprezentat un registru de deplasare cu dou

faze. Acest circuit reprezint o interconectare n cascad a inversoarelor
formate de perechile de tranzistoare T1 - T2, T5 - T6 pentru celula 1, apoi
pentru celula 2, .a.m.d. Semnalele de tact sunt aplicate la intrrile Vp1 i
Vp2.
Se consider nivelul logic "1" reprezentat prin tensiunea VDD i "0"
prin tensiunea nul.
VDD

V0 =1

169

VDD

10. CIRCUITE LOGICE INTEGRATE CMOS

Circuitele CMOS (structuri metal-oxid-semiconductor cu simetrie
complementar) reprezint familia de circuite logice cu parametrii cei mai
apropiai de aceia ai unei familii ideale. De la apariia circuitelor CMOS
4000A (fr etaj de separare la ieire), au fost elaborate numeroase alte serii
CMOS dintre care menionm:
4000B - prevzute la ieire cu circuite de separare;
4000UB (unbuffered) - o reluare modern a seriei 4000A;
74C/54C - de dou ori mai rapid dect seria 4000B dar i cu
consum dublu; sunt compatibile cu familia TTL din punct de
vedere al terminalelor dar nu i al semnalelor;
seria rapid HCMOS i seria ACL de trei ori mai rapid dect
HCMOS.
Concomitent cu avantajul principal al circuitelor CMOS ce const
ntr-un consum extrem de redus (10 nW / poart, n regim static), seriile
CMOS mai prezint i alte avantaje, cum ar fi:
acceptarea unei game largi a tensiunilor de alimentare: 3-15V (318V pentru unele tipuri) pentru seria 4000;
posibilitatea ca n regim static numrul sarcinilor comandate s fie
foarte mare (peste 100); n regim dinamic, sarcina de circa 5pF a
fiecrei intrri CMOS necesit realizarea unui compromis ntre
numrul sarcinilor comandate i vitez;
o gam larg a temperaturilor ambiante de funcionare (ntre 40 C
i +85 C pentru seria 4000);
nivele ale semnalelor de ieire extrem de apropiate de 0V pentru
starea 0 logic i, respectiv, de valoarea tensiunii de alimentare
pentru starea 1 logic.

10.1. Inversorul CMOS

n figura 10.1 este prezentat o pereche de tranzistoare MOS cu
canal n i cu canal p, care reprezint un inversor, elementul fundamental pe
baza cruia se pot realiza porile logice i, deci, toate celelalte funcii
necesare n circuitele logice CMOS.

170

Qp
A

A
Qn
VSS
Figura 10.1.

O tensiune pozitiv de valoare ridicat (+VDD), adic "1" logic,

aplicat pe terminalul comun al grilei deschide tranzistorul MOS cu canal n,
Qn i blocheaz tranzistorul MOS cu canal p, Qp, ceea ce face ca ieirea s
fie comutat la o valoare cobort a tensiunii (VSS), adic "0" logic.
Similar, o tensiune de valoare cobort sau nul (VSS), adic "0"
logic, aplicat pe gril va deschide Qp i va bloca Qn, ieirea comutndu-se
la o valoare ridicat a tensiunii (+VDD), adic "1" logic.
Caracteristica de transfer a circuitului este puternic dependent de
tensiunea de alimentare VDD. Aceast caracteristic (figura 10.2) poate fi
mprit n cinci regiuni distincte n care funcionarea tranzistoarelor Qn i
Qp este prezentat rezumativ n tabelul 1. Cu VTN s-a notat tensiunea de prag
a tranzistorului MOS cu canal n (Qn) iar cu VTP tensiunea de prag a
tranzistorului MOS cu canal p (Qp). Dac valoarea tensiunii de alimentare
VDD este mai mic dect
VDDmin = VTN+VTP,
(10.1)
inversorul va prezenta o caracteristic de transfer cu histerezis (figura 10.3)
i circuitul nu va mai putea fi utilizat ca poart logic. Cum valoarea tipic a
tensiunii de prag pentru structurile CMOS standard este
(10.2)
V TN | V TP | 1.5 V
rezult VDDmin=3V, valoarea minim a tensiunii de alimentare pentru
circuitele CMOS din seria 4000.
Considernd conveniile logicii pozitive, se definesc nivelele logice
de intrare i de ieire, caracteristice seriei 4000:
V0H - nivelul de tensiune la ieire n starea 1 logic. Valoarea sa
minim garantat este VDD-0.5V (valoarea tipic: VDD - 0.01V);
V0L - nivelul de tensiune la ieire n starea 0 logic. Valoarea sa
maxim garantat este 0.05V (tipic: 0.01V);
VIH - nivelul de tensiune la intrare n starea 1 logic, pentru care
nivelul logic de la ieire nu se schimb. Valoarea minim permis
este 70%VDD;

171

VIL - nivelul de tensiune la intrare n starea 0 logic, pentru care

ieirea rmne neschimbat. Valoarea maxim permis este
30%VDD.

II III IV

VDD

Tensiunea de ieire, VOUT

Tensiunea de ieire, VOUT

VTP

VTN
V*IN

VDD

VDD

VTN
VTP

Tensiunea de intrare, VIN

Tensiunea de intrare, VIN

Figura 10.2.

Figura 10.3.

TENSIUNEA DE INTRARE VIN REGIUNEA

VDD

QP

QN

Cnd unul din tranzistoarele inversorului este comandat n stare de

conducie, sarcina sa format din tranzistorul complementar comut n
starea de blocare. n consecin, n regim static schema nu consum curent,
cu excepia curentului de fug prin rezistene de ordinul megaohmilor,
rezistenele tranzistoarelor n regim de blocare. Dac tensiunea de intrare ia
i alte valori n afara nivelelor logice permise, consumul de putere crete. De
asemenea, n regim dinamic, pe fiecare front de comutaie crete consumul
de putere. La aceasta contribuie dou cauze. n funcie de mrimea frontului
impulsului de comand ambele tranzistoare MOS complementare se afl n
regim de conducie. Pe de alt parte apare necesitatea ncrcrii sau
descrcrii capacitilor parazite de la ieirea circuitului i eventual a
capacitii de sarcin la fiecare tranziie spre potenialul corespunztor
tensiunii de alimentare, VDD, sau cel al masei, 0V, prin rezistenele de ieire
ale circuitului.
n figura 10.4 se poate observa forma rspunsului circuitului
inversor ncrcat cu o capacitate de sarcin CS, la un impuls de comand cu
fronturi ideale, cu amplitudine egal cu VDD i de durat suficient de mare.
Cu tf i tr s-a notat durata fronturilor de cdere i respectiv de cretere a
impulsurilor la ieire.

0<VIN<VTN

SATURAT

BLOCAT

VOUT-VTP > VIN > VTN

II

SATURAT

LINIAR

VOUT-VTP< VIN < VOUT+VTN

III

LINIAR

LINIAR

VOUT+VTN< VIN < VDD-VTP

IV

LINIAR

SATURAT

VI

VDD-VTP< VIN < VDD

BLOCAT

SATURAT

VDD
t

Marginea de imunitate la perturbaii statice pentru o stare logic se

definete ca diferena dintre nivelul de semnal garantat la ieirea circuitului
de comand de ctre firma productoare corespunztor celor mai
defavorabile condiii de funcionare (temperatur, tensiune de alimentare,
ncrcare, etc.) i nivelul de tensiune cel mai defavorabil pe care circuitul
comandat l mai accept la intrare pentru meninerea la ieire a strii logice
dorite.
Marginile de imunitate la perturbaii (zgomot) garantate rezult din
relaiile (10.3).
MZL = VILmax - VOLmax
(10.3)
MZH = VOHmin - VIHmin
Pentru configuraiile logice din seria 4000B marginile tipice de
imunitate la perturbaii precizate de firmele productoare sunt egale cu 45%
din valoare tensiunii de alimentare VDD, iar marginile garantate cu 30%.
Practic, imunitatea la zgomot este 45..50% din valoarea tensiunii de
alimentare.

172

V
VOH
VOL

t
tf

tr

Figura 10.4.

ntre factorii ce influeneaz viteza de comutare a circuitelor

CMOS se numr valoarea tensiunii de alimentare, modul de realizare a
configuraiei (cu sau fr circuit de separare la ieire) i tehnologia de
elaborare a structurii logice.

10.2 Parametrii circuitelor CMOS

173

curentul de ncrcare i descrcare a capacitii parazite de la ieirea

circuitului.

10.2.1 Puterea disipat

VI

Puterea total disipat de un circuit CMOS are 3 componente

VDD
90%
VDD-VT

(10.4):
Pt = Pcc + Pdc + Pdf
(10.4)
Pcc puterea static, disipat cnd circuitul este ntr-o stare stabil,
datorit curentului rezidual prin tranzistorul blocat;
Pdc puterea dinamic disipat datorit ncrcrii i descrcrii
sarcinii capacitive a circuitului;
Pdf puterea dinamic n momentul comutrii circuitului, cnd
fronturile semnalului de comand sunt nenule, datorit conduciei
simultane a tranzistoarelor MOS complementare.
Puterea disipat n regim static, Pcc, de ordinul nanowailor (nW)
este datorat curenilor reziduali ai jonciunilor pn dintr-un circuit CMOS.
Valoarea curentului rezidual se poate considera proporional cu valoarea
sursei de alimentare i i dubleaz valoarea cu fiecare cretere cu 10 C a
temperaturii.
n regim de comutare, puterea consumat de circuitele CMOS
crete considerabil, la aceasta contribuind dou cauze. Prima se refer la
situaia n care, pentru o durat mai ndelungat sau mai scurt, n funcie i
de mrimea frontului impulsului de comand de la intrare, ambele
tranzistoare MOS complementare se afl n regim de conducie, fapt ce
determin extragerea unui vrf de curent din surs. A doua cauz const n
necesitatea ncrcrii sau descrcrii capacitilor parazite de la ieirea
circuitului CMOS la fiecare tranziie a acestuia, prin rezistenele de ieire.
Aceste cauze determin creterea accentuat i, n general, liniar a
consumului de putere odat cu mrirea frecvenei de lucru.
La frecvene ridicate, ntre 5 i 10 Mhz, consumul circuitelor
CMOS standard este identic cu cel al circuitelor TTL echivalente. Pe msur
ce frecvena de lucru scade, consumul configuraiilor CMOS raportat la cel
al structurilor TTL echivalente se micoreaz ajungnd s fie de numai 1/106
la frecvena de 10 Hz.
Puterea consumat n regim dinamic de circuitele CMOS ca urmare
a deschiderii simultane a celor dou tranzistoare din etajul de ieire, Pdf,
reprezint doar 10 % din puterea dinamic consumat. Aceast component
a puterii disipate poate fi estimat conform relaiei (10.5) unde Iddmax
reprezint curentul datorat comutrii circuitului, fr a ine seama de

174

tr

tf

VT
10%

IDD
IDDmax
t

Irezidual
Figura 10.5.

1
Durata frontului
Pdf = VDD I DD max
Perioada semnal
2

(10.5)

Deoarece durata ct cele dou tranzistoare conduc simultan este determinat

de durata ct frontul semnalului se ncadreaz ntre valorile VT i VDD-VT,
unde VT reprezint tensiunea de prag, se poate scrie (10.6) unde T reprezint
perioada semnalului.
Durata frontului VDD - 2 VT t r + t f
=

Perioada semnal
VDD
T

(10.6)

Puterea consumat n regim dinamic pentru ncrcarea i

descrcarea capacitii parazite de ieire, component numit de natur
dinamic capacitiv, poate fi evaluat conform relaiei (10.7).
2
C VDD
2
(10.7)
= C VDD
f
T
Pentru simplificarea calculelor i a modului de folosire a datelor de
catalog, puterea disipat ca urmare a deschiderii simultane, pe fronturi, a
celor dou tranzistoare MOS complementare se consider egal cu puterea
necesar ncrcrii i descrcrii unei capaciti imaginare echivalente ce se
nsumeaz cu capacitatea parazit de la ieirea circuitului, adic (10.8).
Valoarea capacitii echivalente a fiecrui circuit CMOS, CPD, este
n mod normal indicat n catalog.

Pdc =

2
2
Pt = C sarcina VDD
f + C PD VDD
f + PCC
2
Pt = (C PD + C sarcina ) VDD
f + I rezidual VDD

10.2.2 Factorul de ncrcare

175

(10.8)

Datorit impedanei de intrare foarte mari o poart CMOS necesit

un curent de intrare foarte sczut (10 pA). O component a curentului de
intrare de valoare mai mare o reprezint curentul de ncrcare-descrcare a
capacitii de intrare a structurilor CMOS. Capacitatea total de intrare este
determinat de capacitatea terminalelor capsulei, de capacitatea reelei de
protecie de la intrare i de capacitatea parazit gril-dren, inerent
tehnologiei MOS. Capacitatea de intrare depinde de semnalul aplicat la
intrare. n timpul comutrii, capacitatea static (tipic 5 pF) crete de 5 pn
la 10 ori datorit reaciei prin capacitile parazite.
Curentul de ieire la o poart CMOS este de: IOL=0.44mA respectiv
IOH=-0.5 mA pentru VDD=5V i IOL=0.9 mA iar IOH=-0.9 mA pentru VDD=10
V.
Aceti cureni de ieire ar putea comanda un numr foarte mare de
pori CMOS. Avnd n vedere sarcina capacitiv, care este proporional cu
numrul de pori comandate i care poate avea efecte negative asupra
timpului de propagare i a puterii disipate, n practic se limiteaz factorul
de ncrcare la ieire la valori maxime de 50.
Capacitatea total de ieire este determinat de capacitatea sarcinii
conectat la ieire i de capacitatea tranzistorului de ieire. Valoarea
capacitii de ieire se poate considera maxim 8 pF pe ieire.
La conectarea unor capaciti externe de valori mari (peste 1 F)
vrfurile de curent pot atinge valori relativ mari. n acest sens se recomand
s nu se depeasc, pentru vrful de curent valoarea de 30 mA pentru
porile standard i 100 mA pentru circuitele buffer.

NMOS

300pJ

PMOS

1000 pJ

TTL

100pJ

STTL

60pJ

n mod evident factorul de calitate depinde de frecvena de lucru i

de tensiunea de alimentare. Odat cu creterea tensiunii de alimentare,
factorul de calitate se degradeaz, urmare a influenei parametrului VDD2 ce
intervine n calculul puterii dinamice.

10.3 Circuite de protecie

Deoarece, pe de o parte, electrodul de comand al porii CMOS
este izolat de substrat printr-o rezisten de valoare imens iar, pe de alt
parte, grosimea stratului de oxid izolator dintre gril i substrat este extrem
de redus, sub 1000 , apare posibilitatea distrugerii iminente i ireversibile
a stratului de oxid la anumite tensiuni dependente de serie i tehnologie (70100 V). Rezultatul acestui proces poate consta n scurtcircuitarea
permanent a regiunii cuprins ntre poart i substrat, sau ntre poart i
zonele p sau n. n cazul unei capaciti de intrare a circuitului CMOS de
circa 4 pF sarcina electric la intrare poate atinge, pentru o tensiune de
numai 250 V, valoarea dat de (10.9), sarcin care la impedana de intrare
de valori ridicate este suficient pentru generarea unor defeciuni
ireversibile.
Q = CU=410-12 F 250 V=10-9C

10.2.3 Factorul de calitate

Factorul de calitate, Qf, reprezinta produsul dintre timpul de
propagare i consumul de putere i se exprim n pJ sau n mWns. El
reprezint un element important n estimarea performanelor diferitelor serii
de circuite logice. n acest sens se pot meniona valori din tabelul 10.2 ale
factorului de calitate pentru diferite familii logice:

CMOS-SOS

3 pJ

CMOS

60 pJ

176

(10.9)

Cunoscnd faptul c tensiunile electrostatice ce apar ntre corpul

uman i terminalele circuitului pot avea, n cazul unei capaciti a corpului
uman ce depete 300 pF, valori mai mari de 10 kV, sarcina electric
rezultat depete posibilitile de anihilare ale circuitelor de protejare a
intrrilor, care, pot fi distruse. n aceast situaie apare aa numita cerin de
protecie a proteciilor.
n circuitele CMOS se afl nglobate reele de protecie contra
descrcrii sarcinilor electrice care pot aprea ntre dou terminale ale
circuitului. n figura 10.6 este prezentat o astfel de reea de protecie ce
poate evita distrugerea stratului izolator contra descrcrilor electrostatice
de pn la 1 kV.

177

substrat n

Circuitele CMOS care se pot comanda cu nivele de intrare Vi >VCC

cum ar fi circuitele buffer 4049 i 4050 sunt prevzute cu o reea de
protecie modificat (figura 10.8), ce se caracterizeaz prin lipsa diodei
distribuite D1 de pe intrare.

VDD

p+

p+
D1

D1

Q1

VI

VO
Q2

D2
n+
insula p

D2
n+
insula p

Figura 10.6.

VDD
D1

Dioda D1 reprezint o reea distribuit diod rezistor i are o

tensiune de strpungere n domeniul 30-50V, iar dioda D2 este o diod de
separare (insul p) i are o tensiune de strpungere de ordinul 30-40 V.
n figura 10.7 se prezint o reea de protecie evoluat, utilizat
aproape n toate circuitele seriei 4000 care extinde protecia oxidului de
poart pn la tensiuni de 4 KV.
substrat n
p+
D1

Q1

p+

insula p

D1

D2
R0

VI

Vox
D2
n+
insula p

Q2

D2
n+
insula p

Figura 10.7.

D2
n+
insula p

VDD

D2

MMC4049
MMC4050

VO
D2

D2

VSS

Figura 10.8.

n figura 10.9 sunt prezentate 12 moduri posibile n care

dispozitivul CMOS poate primi o descrcare electrostatic.
VDD

Intrare

Dispozitiv
CMOS

Ieire

VO
VSS
Figura 10.9.

VSS

mbuntirea proteciei se realizeaz prin adugarea unei rezistene

distribuite diod-rezisten la ieirea circuitului, iar cea de-a doua diod din
reeaua de protecie a intrrii permite fixarea intrrii pentru semnale
Vi < (Vss-0.7V).
Cea mai important mbuntire const n includerea unei diode
Zener (tensiunea de strpungere de 25 V) ntre Vdd i Vss care protejeaz
circuitul cnd acesta nu este conectat la sursa de alimentare.
Datorit prezenei circuitului de protecie, la oprirea sistemului
realizat cu circuite CMOS este necesar deconectarea mai nti a semnalului
de intrare, iar apoi a tensiunii de alimentare, VDD. n caz contrar, tensiunea
de la sursa de semnal este injectat prin dioda D1 pe bara de alimentare,
ceea ce poate duce la distrugerea acestei diode (prin diod, la unele circuite,
curentul trebuie limitat la 10 mA), sau a altor componente, fie la o
alimentare nedorit (aa numita alimentare pirat) a sistemului CMOS.

178

VI

VSS

D2

Dac vom considera, spre exemplu, o descrcare electrostatic ntre

intrare i ieire, sub aciunea reelei de protecie se limiteaz tensiunea dintre
grila comun a etajului de intrare i ieire la valoarea dat de (figura 10.7).
VOX max = VdirD 2 + VstrD 2 = 1 V + 40 V = 41 V
(10.10)

10.4 Comportamentul la ieire al circuitelor CMOS

Realizarea circuitului de ieire al configuraiilor CMOS prin
conectarea ntre potenialul sursei de alimentare i mas a unor tranzistoare
MOS complementare la care intensitatea curentului este comandat prin
intermediul cmpului electric, permite reprezentarea simbolic a
configuraiilor CMOS sub forma unor rezistene comandate n tensiune.
Configuraia unei pori logice n tehnologii CMOS este direct
legat de funcia logic implementat. Astfel pentru porile SAU-NU

179

tranzistoarele cu canal n sunt conectate n paralel de ctre VSS, iar

tranzistoarele cu canal p sunt conectate n serie ctre VDD (figura 10.10).
VDD

Qp

VO=A+B
Qn

Figura 10.14.

Qn

B
VSS

VSS
Figura 10.11.

Pentru porile I-NU configuraia structurii este imaginea n

oglind a porii SAU-NU. Astfel tranzistoarele cu canal p sunt conectate n
paralel ctre VDD, iar tranzistoarele cu canal n sunt conectate n serie ctre
VSS (figura 10.11).
Valoarea divizorului rezistiv ce decide nivelul tensiunii de ieire
este rezultatul diferitelor combinaii comandate pe intrri, ale impedanelor
canalelor n i p din canalul de ieire, blocate (>10M) sau deschise
(<1000). Rezult deci o asimetrie pronunat a valorilor impedanelor de
ieire corespunztoare strilor logice 0 i 1, n funcie de tipul circuitului i
numrul intrrilor comandate (figura 10.12 i respectiv 10.13).
VDD

VDD
p
>10M

p
500
n
>10M

VI

Qn

Figura 10.10.

VO =AB

1
2

1+2

Qp

Qp

Qn

VDD

Qp

VO

p
>10M
p
>10M

VO=AB

VO =AB
n
1000

n
1000

n
1000
VSS

VSS
Figura 10.13.

Figura 10.12.

Impedanele de ieire diferite, n funcie de numrul intrrilor

conectate, determin deplasarea caracteristicii de transfer. n consecin,
tranziia strilor diferitelor circuite nu mai are loc la circa VDD/2, ci, pe
msura multiplicrii numrului de intrri, ntre VDD /2 i VDD la circuitele
I-NU i ntre VDD /2 i VSS la circuitele SAU-NU, zona de tranziie fiind
decis de raportul dintre impedanele canalelor n conectate n serie i cele
ale canalelor p conectate n paralel (figura 10.14).

180

Deplasarea zonei de tranziie influeneaz negativ marginea de

imunitate la perturbaii a strii logice de care s-a apropiat zona de basculare
i favorizeaz marginea zonei de care s-a ndeprtat. n cazul n care
marginea de zgomot este exprimat ca avnd valoarea 40% din VDD, pentru
o poart SAU-NU, marginea de zgomot poate fi calculat cu formulele din
(10.11) unde:
ni - reprezint numrul de intrri utilizate/poat;
nc - numrul total de intrri/poart.

M H = VDD
0.1

ni

1.5 +
n
c

M L = VDD 0.9

ni
1.5 +

nc

(10.11)

n ceea ce privete scurtcircuitele la ieirea componentelor CMOS,

acestea pot fi admise n anumite condiii. Pe intervale mari de timp, valoarea
admisibil a curentului de scurtcircuit este limitat la 10 mA n cazul
circuitelor CMOS normale i la 45 mA sau chiar mai mult pentru circuitele
de interfaare de putere. n consecin, structurile CMOS cu impedane de
ieire n curent continuu mai mari de 500 , la VDD=5V pot accepta
scurtcircuite la ieire.
n cazul circuitelor HCMOS de tipul PC 74/54 timpul maxim
admis al scurtcircuitului la ieire este 1s. Pe intervale de timp reduse,
circuitele CMOS se autoprotejeaz la supracureni prin mrirea rezistenei
dren-surs ca urmare a creterii valorii tensiunii aplicate canalului
respectiv. n aceast situaie crete ns puterea disipat, periclitnd
integritatea circuitului. De aceea pentru VDD>5V se recomand evitarea
scutcircuitelor la ieirea componentelor CMOS.

10.5 Circuite tampon

181

Pentru a nltura neajunsurile create de conectarea n serie sau n

paralel a tranzistoarelor n etajul de ieire, la unele serii de circuite CMOS la
ieiri sau n unele cazuri la intrri i ieiri s-au introdus circuite tampon sau
buffere. Etajele de tip tampon (circuite de separare) sunt n esen inversoare
care asigur o separare a ieirilor i/sau intrrilor circuitului de etajele lui
interioare.
Circuitul separator de la ieire asigur semnale de ieire ferme, cu
forma independent de numrul intrrilor comandate, menin zona de
tranziie n limitele standardizate, asigur simetria funcionrii circuitului i
a marginilor de imunitate la perturbaii.
La intrri, etajele buffer asigur imunitate la zgomot sporit i
valori reduse ale capacitii de intrare.
Dezavantajul principal al dispozitivelor CMOS cu etaj buffer la
intrri i ieiri (bufferead) pare a fi timpul de propagare mai mare
comparativ cu al dispozitivelor CMOS fr etaje buffer (unbuffered). Cu
toate acestea, structurile respective, prevzute cu circuite tampon pot asigura
o vitez de lucru mai mare dect structurile fr circuite tampon. Explicaia
const n faptul c bufferul de la ieire asigur o impedan de ieire a
circuitului mai redus i independent de numrul intrrilor comandate, care
poate ncrca mai rapid capacitile de la ieire iar bufferul de la intrare
asigur o valoare sczut a capacitii de intrare fcnd posibil creterea
vitezei de lucru.

10.6 Agarea. Fenomenul de latch-up

Operarea circuitelor CMOS spre valorile maxime ale parametrilor
poate amorsa un efect parazit de tiristor, fenomen cunoscut n literatur sub
denumirea de latch-up (agare). Declanarea acestui fenomen poate
conduce la distrugerea dispozitivului.
Fenomenul de agare este definit ca parametrizarea unei ci de
rezisten sczut ntre sursa de alimentare i mas, ca urmare a unui impuls
electric. Datorit particularitilor tehnologiei CMOS se pot pune n
eviden doi tranzistori bipolari parazii. n figura 10.15 se arat o structur
tipic CMOS i tranzistorii parazii, unul pnp lateral i altul npn vertical. Cei
doi tranzistori parazii formeaz structura echivalent de tiristor, ilustrat n
figura 10.16.

182

Intrare

VDD

Sursa Drena

n+

p+

Ieire

p+

n+

p+

VDD
VSS

Drena Sursa

n+

n+

substrat n
T2

p+

T1
insula p
pnp lateral
< 0,2
Substrat n

npn vertical

insula p

= 20

Figura 10.16.

Figura 10.15.

Pentru amorsarea tiristorului parazit trebuie s se ndeplineasc

urmtoarele condiii:
pnp npn >1;
jonciunile baz-emitor ale celor dou tranzistoare s fie polarizate
direct, fapt posibil datorit curenilor tranzitorii mari care trec prin
substratul n;
sursa de alimentare s poat debita un curent cel puin egal cu
curentul de meninere al tiristorului parazit.
Msurile aplicate n vederea atenurii fenomenului de latch-up sunt
de natur tehnologic i funcie de modul de utilizare a circuitului n
sistemul numeric.
Datorit apariiei unei structuri parazite de tip tranzistor pnp ntre
dou intrri adiacente la tensiuni de intrare ce depesc cu 0.7 V tensiunea
de alimentare, curentul corespunzator unei intrri poate determina prin
intermediul intrrii adiacente comutri nedorite ale circuitului.

10.7 Interfaarea circuitelor CMOS

n proiectarea sistemelor numerice o problem aparte o reprezint
interfaarea circuitelor din familii diferite. n continuare se vor prezenta
diferite scheme de adaptare ntre circuitele CMOS i circuite din diverse
familii logice (TTL, ECL), precum i circuite NMOS sau dispozitive
discrete. n realizarea acestor scheme trebuie luat n considerare verificarea
condiiilor din relaiile de mai jos, n care mrimile din partea stng a
relaiei se refer la circuitul de comand iar cele din partea dreapt la
circuitul comandat:
a) IOH>IIH;
b) IOL>IIL;
c) VOLmax < VILmax;
d) VOHmin > VIHmin.

183

Trebuie de asemenea menionat c marginile de zgomot vor fi

indicate lund n considerare numai limitele garantate (30% din VDD).

10.7.1 Interfaarea CMOS-NMOS

Creterea simitoare a utilizrii memoriilor i microprocesoarelor
realizate n tehnologie MOS cu canal n a fcut necesar interfaarea ntre
circuite CMOS i NMOS. Interfaarea de tip CMOS-NMOS se realizeaz cu
scheme de tipul celei prezentate n figura 10.17.
VDD
R
VI

CMOS

NMOS

CMOS

Pentru a comanda o structur TTL standard cu un circuit CMOS se

observ c nu este ndeplinit condiia de curent n starea "0" logic chiar
dac ar trebui s fie comandat o singur poart TTL normal. Cu un curent
IOL=0.4 mA, un circuit CMOS poate comanda o poart LTTL sau LSTTL.
Pentru comanda circuitelor TTL din seria normal se pot utiliza numai
circuite CMOS de putere de tipul 4050, 4049 sau circuite cu drena n gol
40107 (figura 10.19).
+5V

VDD1

VCC

VDD
Rx

VI

CMOS

TTL

4049
4050

CMOS
406

VO

VO

Figura 10.19.
VSS

Figura 10.17.

Se folosete rezistena R (de pull-up), ntruct n starea "1" logic

circuitul NMOS nu asigur un nivel de tensiune suficient de ridicat pentru
comanda structurii CMOS.

n cazul n care se utilizeaz aceeai tensiune de alimentare,

interfaarea TTL-CMOS se poate realiza prin conectarea unei rezistene Rx
(figura 10.20) ntre alimentare i ieirea circuitului TTL, pentru a crete
nivelul de ieire n starea "1" logic.
VCC=5V
Rx
VI

10.7.2 Interfaarea CMOS-TTL

Prin dispunerea adiacent a diagramelor ce ilustreaz nivelele de
tensiune asigurate la ieire de circuitele TTL i acceptate la intrare de
circuitele CMOS, respectiv asigurate la ieire de circuitele CMOS i
acceptate la intrare de circuitele TTL (figura 10.18), se constat
compatibilitate reciproc pe starea logic "0". Pe starea logic "1" situaia
este incompatibil. Soluia corect pentru evitarea acestei situaii const n
comanda configuraiei CMOS cu circuite TTL cu colector n gol.
5V

5V

5V
4,99V

5V

3,5V
2,4V

2,0V

1,5V
0,4V
0V

Ieire
TTL

Intrare
MOS

0V

0,1V
0V

0,8V
Ieire
CMOS

Intrare
TTL

0V

TTL

CMOS

Figura 10.20.

Valoarea maxim a acestei rezistene este determinat de curentul

tranzistorului de ieire n starea blocat iar valoarea minim este fixat de
curentul maxim absorbit de ieirea circuitului TTL n starea 0 logic
(10.12).
V CC - V OH
R max =
IOH
(10.12)
V CC - V OL
=
R min
IOL
n condiii normale de lucru Rmin=300 i Rmax=4 K.

Figura 10.18.

184

VO

185

10.8 Aspecte ale interfarii circuitelor HCMOS

VDD

Evoluia circuitelor CMOS le confer acestora viteze mereu sporite

de operare, fr a afecta consumul energetic redus. Actualele serii CMOS
rapide HCMOS permit atingerea unei viteze de operare ridicate pe baz de
soluii tehnologice (n primul rnd prin reducerea lungimii canalului din
tranzistoarele MOS i a valorilor capacitilor parazite) i nu prin creterea
valorii tensiunii de alimentare.
Seria rapid PC 54/74 cuprinde:
subseria HC (high speed CMOS) ale crei circuite, alimentate cu
tensiuni cuprinse ntre 2 i 6 voli, posed niveluri de intrare i
ieire de tip CMOS;
subseria HCU (high speed CMOS unbuffered), destinat cu
precdere pentru aplicaii liniare;
subseria HCT (high speed CMOS TTL compatible) compatibil din
punct de vedere al nivelurilor de ieire cu familia TTL.
n consecin circuitele HCT pot fi conectate direct cu cele TTL i
cu configuraiile din seria 4000B, alimentate la 5 voli (figura 10.21).

VCC

4000B

4049B
4050

HCT
HC

Figura 10.23.

Componentele din seria HC alimentate la 5 voli pot fi direct

conectate cu structurile HCT, TTL i 4000B alimentate tot cu 5 voli.
Componentele TTL au posibilitatea de a comanda prin utilizarea unor
circuite cu colector deschis, componentele HC. Cteva situaii privind
interfaarea circuitelor HCMOS-TTL sunt prezentate n figura 10.24.
VCC
Rx
*
TTL

406

HC

LSTTL

Figura 10.24.

VCC=5V

10.8.1 Interfaa CMOS-dispozitive discrete i electromecanice

TTL
4000B

HCT

TTL
4000B

Figura 10.21.

Dac circuitele din seria 4000B sunt alimentate cu tensiuni

cuprinse ntre 0 i 15 voli atunci configuraiile HCT sau HC pot comanda
aceste circuite prin intermediul unor circuite de tip 4104 (fig 10.22) iar
comanda circuitelor HCT sau HC de ctre cele din seria 4000B se poate
realiza prin intermediul configuraiilor 4049 i 4050 (figura 10.23).
VDD1

VCC=5V

O poart CMOS poate comanda prin intermediul unui tranzistor

compus Darlington, o sarcin inductiv, n cazul de fa un releu comandat
cu un curent de anclanare de 1A (figura 10.25).
+V
D2
VDD1

Bobina releu
R

VDD

T1
R1
3k

4000B

4104B

HCT
HC

4000B

T2

D1

R2
75

BD643
Figura 10.25.

Figura 10.22.

186

n cazul unui tranzistor Darlington de tip BD 643 cu UBE=1.5 voli

i o amplificare de 1000 la un curent de colector de 1 A, ieirea porii

187

CMOS n starea "1" logic va trebui s debiteze un curent de circa 1.5 mA.
Valoarea rezistenei R se alege astfel nct tranzistorul cu canal p din etajul
de ieire s poat asigura curentul de ieire Io= 1.5 mA (10.13).
R=

V DD - V BE
- R DSC
IO

(10.13)

Valorile recomandate sunt R=1K pentru VDD=5V, R=4.7K pentru

VDD =10V, respectiv R=8.2K pentru VDD =15V.
Circuitele CMOS pot fi utilizate i pentru comanda dispozitivelor
optoelectronice. LED-urile pot fi comandate direct prin circuite buffer
CMOS, cum este circuitul MMC 4050, (figura 10.26), la un curent de
comand de 15 mA i o tensiune de alimentare a circuitului de 10 V.
+10V

VDD

UDD UDS UDE ULED

ILED
Display-urile cu 7 segmente LED sau LCD (cristale lichide) pot fi
comandate de circuite CMOS decodificatoare fie direct, fie prin intermediul
unor tranzistoare.
Re =

10.8.2 Interfaa CMOS-sisteme industriale de control

Sistemele industriale de msur i control funcioneaz, n general,
cu semnale unificate, n gamele 0...24V sau 0...12V i respectiv 4...20mA
sau 2...10mA.

VCC

0-24V

RC

470

LED

LED
Rb

R2
150k

MMC4050

D1
4n7

D2
VSS

Figura 10.29.

Figura 10.26.

Figura 10.27.

Porile CMOS obinuite pot comanda elemente de afiare de tip

LED prin intermediul unui tranzistor conectat ca n figura 10.27 sau figura
10.28.
VDD

VCC
T

Pentru interfaarea acestor sisteme i circuitele CMOS se folosesc

divizoare rezistive care se dimensioneaz conform limitelor de variaie ale
semnalului dat de sistemul industrial de control (figura 10.29). Filtrul
capacitiv elimin o parte din zgomotele provenite din sistemul industrial, iar
cele dou diode de fixare pstreaz tensiunea de intrare ntre VDD i VSS.
O alternativ de interfa o ofer circuitul din figura 10.30, prin
utilizarea unei diode Zenner
0-24V

RE

Sistem
Industrial
de Control

LED
Figura 10.28.

UDD min UDS max UBE max

IC max
min

VDD=10V
D

27k
VZ

4n7
VSS

Calculul rezistenelor Rb, Rc i respectiv Re se face conform

relaiilor (10.14).
Rb

VDD =10V

R1
220k

Sistem
Industrial
de Control

(10.14)

Figura 10.30.

Comanda sistemelor industriale prin intermediul circuitelor CMOS

presupune o deplasare de nivel de la Vdd la 24 V, care se poate realiza cu un
tranzistor ca n figura 10.31.

Ucc ULED UCEsat

Rc =
ILED

188

189

VDD=10V

10.10 Serii de circuite CMOS

+24V
22k

R
0-24V
T

Sistem
Industrial
de Control

Figura 10.31.

10.9 Caracteristici generale ale circuitelor CMOS seria

4000
Pentru familiarizarea cu circuitele din seria 4000 se va prezenta n
continuare modul de codificare a circuitelor din seria MMC 4000. Din
codificare se pot extrage informaii utile n vederea folosirii variantei optime
de circuit pentru aplicaia dorit.
n codificarea circuitului s-a avut n vedere specificarea tipului, a
gamei de temperatur de operare i a tipului de capsul. Circuitele din seria
CMOS MMC 4000 opereaz n dou game de temperaturi:
I - gama normal de temperaturi de operare, cuprins ntre -40 i
+80C;
II - gama extins de temperaturi de operare, cuprins ntre -55 i +
125C.
Tipurile de capsule utilizate pentru circuitele din aceast serie sunt
capsulele din plastic sau din ceramic cu 14, 16 sau 24 de terminale n
funcie de complexitatea circuitului. Toate capsulele utilizate sunt de tipul
dual in line.
O sintez a modului de codificare a circuitelor MMC 4000 este
prezentat n (10.15).
MMC 4XXX - Y
(10.15)
Y - definete tipul capsulei i gama temperaturilor de operare
(Y=E,F,G,H);
XXX - definete tipul circuitului. Grupul cuprinde 3 sau 4 cifre.
4 - nominalizeaz seria CMOS 4000;
MC - definete tipul tehnologiei utilizate (MOS-Complementar);
M - nominalizeaz fabricantul (Microelectronica).

190

De la apariia circuitelor CMOS 4000A, componente care nu erau

prevzute cu circuite tampon, sau realizat numeroase serii CMOS dintre care
cele mai utilizate sunt:
4000B , al crui componente sunt prevzute la ieire cu circuite
tampon;
4000UB (unbuffered), o reluare modern a seriei 4000A, aplicat
adesea pentru realizarea unor funcii analogice cu componente
digitale utilizate cu rol de amplificator;
74C/54C - alimentate cu tensiuni cuprinse ntre 5 i 15V.Circuitele
din aceast serie sunt de doua ori mai rapide dect cele din familia
4000B, dar i consumul de putere este de doua ori mai mare. Seria
prezint avantajul c este terminal i funcional, nu i semnal
compatibil TTL (are aceleai funcii logice i acelai sistem de
numerotare a terminalelor fr a fi compatibil din punct de vedere
a semnalului cu circuite TTL).
Seriile rapide HCMOS (High speed CMOS) care cuprind
subseriile:
HC, alimentat cu o tensiune 2-6 V, cuprinde la rndul su
circuitele HC propriuzise precum i cele de tip HCU
(unbuffered)
HCT ( High Speed CMOS TTL compatibile) alimentate cu
tensiuni de 5V 10%, este funcional, terminal i semnal
compatibil cu seriile TTL (ca factor de ncrcare este identic
cu seria LSTTL, putnd comanda 2 sarcini TTL sau 10 sarcini
LSTTL)
ACL (Advanced CMOS Logic ), considerat de trei ori mai
rapid dect seriile HCMOS

10.10.1 Viteza de lucu a circuitelor CMOS

Viteza de lucru a circuitelor CMOS este dependent de tensiunea
de alimentare i de ncrcarea capacitiv de la ieirea circuitului.
Existena unor serii de viteze mai mici de pild seria 4000 pentru
care tp =125 ns la VDD = 5V, tp=60 ns la VDD= 10 V i tp=45 ns la VDD=15
V permite utilizarea ntr-o gam larg de aplicaii, ntruct n cazurile

191

respective protecia la perturbaii este mai mare. Se estimeaz c seriile cu

vitez de operare sczut acoper cel puin 60 % din volumul actual al
aplicaiilor CMOS.
Datorit perfecionrilor tehnologice viteza circuitelor CMOS a
crescut continuu. Ameliorarea vitezei s-a realizat de la 180 ns la circa 3 ns,
deci de circa 60 de ori.
Iniial, pentru realizarea unei viteze de funcionare mai ridicate se
considera acceptabil alimentarea componentelor cu tensiuni mai mari.
Actualele serii CMOS rapide permit atingerea unei viteze de operare ridicate
pe baz de soluii tehnologice i nu prin creterea valorii tensiunii de
alimentare.
Realizarea circuitelor CMOS-SOS (CMOS-Silicon on Sapphire),
realizate pe un strat izolator de safir au permis nu numai obinerea unor
viteze mari la un consum redus ci i atenuarea condiiilor poteniale de
apariie a fenomenului de agare (latch-up).
Ulterior familiile HCMOS au permis obinerea unor viteze de
funcionare ridicate prin reducerea canalului din tranzistoarele MOS i a
valorilor capacitilor parazite. n acest sens, componentele seriei ACL, prin
reducerea canalului pot opera pn la viteze tipice de 150 Mhz.

10.10.2 Sensibilitatea circuitelor CMOS la perturbaii

Una dintre performanele cele mai importante ale oricarei familii de
circuite digitale o constituie stabilitatea la perturbaii caracteristic
relevant prin nivelul de imunitate la acestea i esenial n asigurarea
fiabilitaii echipamentelor electronice.
n mod obinuit cuplajele perturbative pot fi capacitive, inductive,
pe impedane comune i prin cmpuri electromagnetice.
Dac distana dintre dou dispozitive ce se influeneaz reciproc
este mai mic decat /2, unde este lungimea de und a semnalului
perturbator, se poate considera c cuplajele perturbative sunt numai de
natur capacitiv i inductiv, ele depinznd de impedana circuitului
perturbat.
Cuplajul capacitiv este propriu unei impedane de intrare de valoare
mare n circuitul perturbat. Datorit impedanelor de intrare foarte mari i de
ieire de valoare relativ ridicat la circuitele CMOS, tipul de perturbaie cel
mai penetrant se cupleaz capacitiv cu circuitul conform relaiei

192

Upp = 2 fupCcRiUp

(10.16)

unde Up reprezint amplitudinea componentei de frecven fup a semnalului

perturbator, Upp nivelul semnalului perturbator n circuitul perturbat, Cccapacitatea de cuplaj iar Ri este rezistena de intrare rezultat ca urmare a
conectrii n paralel a rezistenei de intrare/ieire a circuitului din amonte cu
cea a circuitului din aval.
Valoarea foarte mare a impedanei de intrare a circuitului CMOS
redus la aproximativ 10 M de ctre componentele circuitului de protecie
a intrrilor, este micorat n continuare de impedana de ieire a circuitului
din amonte, ajungnd la circa 50-1k.
Perturbaiile cuplate capacitiv pot fi atenuate prin reducerea
impedanei de intrare cu ajutorul unor elemente terminale rezistive conectate
la VDD sau la VSS, dispuse n imediata apropiere a intrrii circuitului.
Spre deosebire de cuplajul capacitiv, cel inductiv este specific
impedanei de valoare redus n circuitul aflat sub influena perturbaiilor; n
consecin, avnd n atenie caracteristicile structurilor CMOS, efectul su
este nesemnificativ n cazul acestor perturbaii.
Rspunsul la perturbaii poate fi evaluat n funcie de marginea de
imunitate la perturbaii statice MH i respectiv ML despre care s-a mai
discutat. Pentru circuite CMOS marginile de imunitate la perturbaii statice
sunt simetrice (cu excepia configuraiilor lipsite de circuite tampon i a
structurilor HCT). Totodat ele cresc odat cu VDD iar n cazul seriei 4000
sunt net favorabile comparativ cu cele ale circuitelor din alte familii.
Perturbaiile dinamice sunt reprezentate de semnale n impuls de
durate comparabile cu timpii de transfer ai circuitului.
Dac nivelul perturbaiei Up depete marginea de imunitate
static la perturbaii poate determina bascularea nedorit a circuitului. Dar
pentru a se produce aceast comutare este necesar ndeplinirea unei condiii
suplimentare referitoare la durata impulsului perturbator, mai precis durata
semnalului perturbator Tup trebuie s fie mai mare dect cea corespunztoare
nivelului de imunitate dinamic, practic mai mare dect tpd/2, unde tpd este
timpul de propagare, considerndu-se c bascularea are loc n momentul
tpd/2, respectiv tup> tpd /2.
Circuitele sunt cu att mai sensibile cu ct intrzierea, respectiv
timpul de transfer al semnalului prin circuit, are o valoare mai redus sau cu
ct frecvena maxim de funcionare are o valoare mai mare. Circuitele
digitale rejecteaz o parte a impulsurilor printr-o selecie n amplitudine, iar
o alta ( pentru impulsuri ce depesc pragul de comutare) printr-o selecie n

193

durat, rezultat al efectului de integrare a semnalelor perturbatoare de ctre

circuit. Perturbaiile ce afecteaz funcionarea circuitelor numerice pot fi
cauzate i de reflexiile pe linii, situaie n care energia reflectat de la
intrarea circuitului receptor spre ieirea circuitului din amonte creeaz un
nivel de tensiune ce depete pragul de basculare al porii sau conduce la
generarea de impulsuri multiple. Aspectele menionate sunt o urmare a
faptului c impedana de intrare a receptorului este neadaptat cu impedana
caracteristic a liniei, iar durata frontului perturbator tfp, este att de scurt
nct se afl cu timpul de ntrziere al liniei, tpl n relaia tfp< tpl , unde tpl =l/v
(l - lungimea liniei, v - viteza de propagare). Aadar, din punct de vedere
electric traseul respectiv poate fi considerat linie lung chiar dac lungimea
sa este de doar civa centimetri. Forma pronunat trapezoidal a semnalelor
vehiculate de seriile 4000 permite neglijarea posibilitii apariiilor
reflexiilor atunci cnd lungimea traseului este mai mica de 40 cm (pentru
fronturi de peste 30 ns).
Problema apariiei n circuit a perturbaiilor provocate prin reflexii
trebuie tratat cu mai mult atenie n cazul seriilor CMOS rapide (HCMOS)
sau foarte rapide (ACL), ntruct este cunoscut faptul c n cadrul
structurilor CMOS nu pot fi folosite pentru adaptri divizoare rezistive n
configuraii similare celor aplicate pe magistralele de semnale TTL,
deoarece potenialul corespunzator intrarilor nu trebuie dispus ntre
pragurile VTP i VTN.

folosite triggere Schmitt n vederea eliminrii oscilaiilor pe fronturi. Prin

torsadarea traseelor de intrare se asigur condiii de transmisie identice.
O atenie deosebit trebuie acordat decuplrii antiperturbative a
alimentrii, att n partea de curent alternativ ct i partea de curent
continuu.
n cazul seriei 4000 la fiecare 2-4 circuite integrate se monteaz
cte o capacitate de decuplare ntre VDD i VSS. n ceea ce privete seriile
HCMOS se recomand decuplarea tensiunii prin montarea ntre VDD i mas
a urmtoarelor componente: un condensator de 47 F pentru o plachet
Eurocard, cte un condensator cu tantal pentru fiecare 10 circuite SSI, cte
un condensator ceramic de 22 nF pentru fiecare circuit MSI, cte un
condensator ceramic de 22 nF la fiecare 4 circuite SSI. Se vor folosi
condensatoare cu conductiviti reduse conectate pe ct posibil mai aproape
de circuit i cu terminale ct mai scurte.
n sistemele care necesit mai multe tensiuni de alimentare poate
aprea fenomenul de agare sau de alimentare pirat datorit diodelor de
protecie. Din aceste motive schemele respective trebuie analizate i pentru
momentele dispoziiei uneia dintre tensiuni, ct i din punctul de vedere al
ordinii conectrii i deconectrii tensiunilor de alimentare. n sistemele
complexe i cu mai multe tensiuni de alimentare circuite de detecie
sesizeaz dispariia uneia dintre tensiuni i blocheaz intrrile zonei CMOS
pentru a preveni alterarea informaiei memorate n acestea.

10.10.3 Msuri pentru asigurarea proteciei la perturbaii a

configuraiilor CMOS
Imunitatea la perturbaii a circuitelor CMOS se amelioreaz
simitor prin utilizarea unei tensiuni de alimentare (la seriile ce accept) de
valori ridicate, cu precdere n interfee, scheme de ateptare etc.
Intensitatea influenei perturbaiilor este proporional cu viteza ce poate fi
atins de componentele unei serii i invers proporional cu valoarea
tensiunii de alimentare. Totodat pentru protecia corespunztoare la
perturbaii a structurilor CMOS s-au adoptat mai multe msuri dintre care
menionm reducerea impedanei de intrare, utilizarea n interfee a
circuitelor cu histerezis i a celor cu praguri de nivel ridicat, a receptoarelor
de linie care realizeaz recepia simetric a semnalului.
n acest ultim caz semnalul la ieire se modific doar n cazul n
care ambele semnale i schimb starea logic. La intrarea configuraiei sunt

194

195

11. CIRCUITE DE MEMORIE

Din preocuparea tot mai intens de a dota dispozitivele electronice
cu funcii de memorare, memoriile cuceresc permanent noi domenii de
aplicaie, rezultnd o cretere continu a ariilor aplicative. Memoriile sunt
prezente azi peste tot, de ele nu se mai poate dispensa nici industria de
calculatoare, nici cea de aparatur de uz casnic i cu att mai puin
constructorii de dispozitive de msur i reglare comandate prin
microprocesoare.
Calculatoarele i alte tipuri de sisteme numerice necesit stocarea
permanent sau semipermanent a unor cantiti mari de date binare.
Sistemele bazate pe microprocesoare se bazeaz, pentru operaiile lor, pe
dispozitive de stocare i pe memorii, din necesitatea stocrii programelor i
reinerii datelor n timpul prelucrrii. Performanele unui sistem numeric
sunt dramatic determinate de dimensiunile i tipurile de memorii utilizate.
Cele mai noi sisteme de operare Microsoft au nevoie de cel puin 128MB.
Nu cu mult timp n urm, o asemenea cantitate de RAM era considerat
enorm. Aceste tipuri de aplicaii au schimbat total cererile minime de
memorie.
Telecomunicaiile au o influen din ce n ce mai mare asupra
productorilor de circuite de memorie. Telefoanele mobile, ruterele, i huburile utilizate n prezent scot n eviden ritmul rapid de dezvoltare al acestei
industrii. Pe msur ce aceast industrie se dezvolt, acelai lucru se
ntmpl i cu cererea de memorie.
Aproape fiecare industrie high-tech care are o dezvoltare la fel de
exploziv produce un efect similar. Exist memorii n aparatele ce scaneaz
codurile de bare la registrele de cas din magazine, n sistemele de afiare
din trenurile moderne, sisteme de redare MP3 etc. Este nevoie de memorie
i la produsele care nu includ efectiv memorii n componena lor. De
exemplu, majoritatea productorilor folosesc sisteme automate de testare a
calitii produselor. Aceste sisteme de testare folosesc memorii.

11.1 Prezentare general, clasificri

Un circuit de memorie este un circuit electronic care asigur
posibilitatea de regsire a unor informaii reprezentate sub form binar care

196

au fost anterior stocate. Implementarea acestei funcii, de memorare, se

poate realiza n mai multe moduri, depinznd de suportul fizic folosit pentru
stocarea datelor. n acest sens pot fi enumerate: memorii magnetice,
memorii optice, memorii semiconductoare.
n funcie de modul de utilizare n raport cu un sistem numeric,
circuitele de memorie se mpart n dou categorii:
memorii cu acces aleator RAM (Random Acces Memory) care
permite citirea i nscrierea unor noi date de ctre sistemul care le
utilizeaz;
memorii ROM (Read Only Memory) care pot fi numai citite de
ctre sistemul care le utilizeaz.
Memoria, n tehnologia sistemelor numerice, se refer de regul la
RAM, ROM i la stocarea pe disc rigid (hard disc), pe disc flexibil (floppy
disc) i pe CD-ROM. n acest capitol sunt prezentate memoriile
semiconductoare, magnetice i optice.

11.2 Memorii semiconductoare

Circuitele de memorie cu semiconductoare, privite ca structuri care
pot implementa funcii logice, se ncadreaz n clasa circuitelor
combinaionale dei unele au n structurile lor celule care sunt circuite
secveniale.
Ca o regul, memoriile stocheaz date n uniti care sunt formate
din 1 pn la 8 bii. Cea mai mic unitate de date este bitul. n multe
aplicaii, datele sunt manipulate ntr-o unitate de 8 bii numit un octet
(byte) sau n uniti, care sunt multiplii al unui octet. Octetul poate fi
descompus n dou uniti de 4 bii, numite nibble. O unitate complet de
informaii este numit un cuvnt i n general este alctuit din unu sau mai
muli octei. Unele memorii stocheaz date n grupe de 9 bii; un grup de 9
bii este alctuit dintr-un octet i un bit de paritate.
Structural, un modul tipic de memorie integrat este organizat sub
forma unei matrice de celule de memorie. Vom considera ca fiind o celul
de memorie circuitul elementar care realizeaz memorarea unui bit. Pe lng
matricea elementelor de memorie circuitul este prevzut cu circuite de
selecie i circuite care faciliteaz nscrierea, respectiv citirea informaiei.
Stocarea unei informaii sau regsirea unei informaii stocate necesit
furnizarea unor informaii privind locul unde se gsete aceast informaie.

197

Aceste semnale constituie intrri pentru circuitul de memorie i se numesc

adrese. Cuvintele binare memorate constituie date pentru acest circuit i ele
sunt semnale de intrare atunci cnd se nscrie n memorie i semnale de
ieire atunci cnd se citete din memorie. Mai trebuie precizat c accesul la
memorie se face la un moment de timp bine determinat, moment stabilit prin
activarea unui semnal de intrare al circuitului de memorie.
Bufferele cu trei stri (TS) au trei stri de ieire: HIGH (1), LOW
(0) i HIGH-Z (nalt impedan). ntr-o memorie, aceste buffere permit
liniilor de date s funcioneze fie ca linii de intrare, fie ca linii de ieire, fie
s treac n starea de nalt impedan, cnd practic nu influeneaz
magistrala comun de date. Ieirile cu trei stri sunt indicate prin simbolurile
logice cu un triunghi mic, inversat () i sunt folosite pentru compatibilitate
cu structurile de magistral.
Fizic, o magistral este un set de ci conductive, care servesc
pentru interconectarea a dou sau mai multe componente funcionale ale
unui sistem sau a mai multor sisteme diferite. Electric, o magistral este o
colecie de nivele specificate de tensiune i/sau de curent i de semnale, care
permit diverselor instrumente, conectate la magistral, s comunice i s
lucreze complet mpreun.
De exemplu un microprocesor este conectat la memorii i la
dispozitive de intrare/ieire cu ajutorul anumitor structuri de magistral. O
magistral de adrese permite microprocesorului adresarea memoriilor i tot
ea susine transferul de date ntre microprocesor, memorii i dispozitivele de
intrare/ieire, ca monitoare, imprimante, tastaturi i modemuri. Magistrala
de control permite microprocesorului controlarea transferului de date i
sincronizarea diferitelor componente.
Caracteristicile cele mai importante ale unei memorii sunt:
geometria sau modul de organizare a memoriei, reprezentat de
lungimea unui cuvnt i numrul de cuvinte memorate;
capacitatea memoriei, reprezentnd numrul total de uniti ce pot
fi memorate; se exprim n general n multipli de 1k =210=1024 bii
(octei), sau 1M=220=1048576 bii (octei);
timpul de acces la memorie; se exprim n s sau ns i reprezint
timpul necesar pentru citirea sau nscrierea unor informaii n
memorie;
puterea consumat - pentru caracterizarea din acest punct de vedere
a unei memorii se folosete puterea consumat raportat la un bit de
informaie, respectiv raportul dintre puterea total consumat i

198

capacitatea memoriei. Se msoar n W / bit;

volatilitatea - o memorie este volatil dac informaia nscris se
pierde n timp. Pierderea informaiei se poate datora fie modului de
stocare a acesteia (memorii dinamice) fie datorit dispariiei
tensiunilor de alimentare a circuitului.

11.2.1 Matricea de memorie

Aa cum s-a mai spus, un modul de memorie integrat este
organizat sub forma unei matrice de celule de memorie. Modul de realizare
a acestor matrici de celule pentru un modul ce conine 64 celule, de
exemplu, este ilustrat n figura 11.1. Fiecare bloc din matricea de memorie
reprezint o celul de stocare i poziia sa poate fi identificat specificnd o
linie i o coloan.
1

13

61

14

62

15

63

7
8
1

a) matrice 8x8

16

64
1

b) matrice 16x4

c) matrice 64x1

Figura 11.1

Matricea de 64 celule poate fi organizat n diferite feluri, baznduse pe unitatea de date. Figura 11.1.a arat o matrice 8 x 8, care poate fi
privit fie ca o memorie de 64 bii, fie ca o memorie de 8 octei. Figura
11.1.b prezint o matrice 16 x 4, care este o memorie de 16 nibbles i figura
11.1.c, o matrice 64 x 1, care este o memorie de 64 bii. O memorie este
identificat cu numrul cuvintelor pe care le poate stoca nmulit cu mrimea
cuvntului. De exemplu o memorie 16k x 8 poate stoca 16.384 cuvinte,

199

fiecare de cte 8 bii. Numrul cuvintelor existente este ntotdeauna o putere

a lui 2, care, n acest caz este 214=16.384.

11.2.2 Adres de memorie i capacitate

Locul unei uniti de date ntr-o matrice de memorie este precizat
prin adresa acestei uniti. De exemplu, n figura 11.2.a adresa unui bit din
matrice este specificat de o linie (linia 5) i o coloan (coloana 4), aa cum
este artat. n figura 11.2.b adresa unui octet este specificat numai de o
linie. Se poate observa c modul de adresare depinde de felul n care
memoria este organizat n uniti de date. Calculatoarele personale au
memorii organizate n octei. Aceasta nseamn c cea mai mic grup de
bii, care poate fi adresat, este alctuit din 8 bii.
1

8
1

Decodor de
adrese

Matrice de
memorie

Magistrala de
date

Scriere

Figura 11.3.

b) Adresa octetului marcat cu negru

este linia 3

Figura 11.2.

Capacitatea unei memorii este numrul total de uniti de date care

pot fi stocate. De exemplu, n cazul matricei de memorie organizat n bii
din figura 11.2.a capacitatea este 64 bii. n cazul matricei de memorie
organizat n octei din figura 11.2.b, capacitatea este 8 octei, care
reprezint de fapt 64 bii. Memoriile calculatoarelor au capaciti
caracteristice de 32Moctei, 64Moctei, 128Moctei (Moctei nseamn
megaoctei) sau chiar mai mult.

11.2.3 Operaiile de baz ale memoriei

Deoarece o memorie stocheaz date binare, datele trebuie depuse n
memorie i trebuie copiate din memorie, atunci cnd este nevoie. Operaia

200

Magistrala de
adrese

Citire

a) Adresa bitului marcat cu negru

este linia 5 coloana 4

de scriere depune date la o adres specificat din memorie i operaia de

citire ia date de la o adres specificat din memorie. Operaia de adresare,
care este parte att a operaiei de scriere ct i a operaiei de citire,
selecteaz adresa de memorie specificat.
Unitile de date intr n memorie, n timpul unei operaii de scriere
i ies din memorie, n timpul unei operaii de citire, pe un set de linii numite
magistrala de date. Aa cum este artat n figura 11.3, magistrala de date
este bidirecional, ceea ce nseamn c datele pot circula n ambele direcii
(spre i dinspre memorie).

n cazul unei memorii organizat n octei, magistrala de date are

cel puin 8 linii, nct toi cei 8 bii de la o adres selectat sunt transferai
paralel. Pentru o operaie de scriere sau de citire, o adres este selectat
localiznd un cod binar, reprezentnd adresa dorit, pe un set de linii, numit
magistrala de adrese. Codul de adres este decodificat intern i adresa
corespunztoare este selectat. Numrul liniilor din magistrala de adrese
depinde de capacitatea memoriei. De exemplu un cod de adres de 15 bii
poate selecta 32.768 locaii (215) din memorie, un cod de adres de 16 bii
poate selecta 65.536 locaii (216) din memorie i aa mai departe. n
calculatoarele personale, o magistral de adrese de 32 bii poate selecta
4.294.967.296 locaii (232), exprimat ca 4G.
Operaia de scriere. O operaie de scriere simplificat este artat
n figura 11.4. Pentru stocarea unui octet de date n memorie, un cod pstrat
n registrul de adrese este plasat pe magistrala de adrese. ndat ce codul de
adres se afl pe magistral, decodorul de adrese decodific adresa i
selecteaz din memorie locaia specificat. Apoi memoria primete o
comand de scriere i octetul de date, pstrat n registrul de date, este plasat
pe magistrala de date i depozitat la adresa de memorie selectat, astfel

201

terminnd operaia de scriere. Atunci cnd un octet nou de date este nscris
la o adres de memorie, octetul de date stocat curent la adresa respectiv
este suprascris i distrus.

Registru de date

Registru de adrese

011

01011101
0
1

1
Registru de date

Registru de adrese

101

10001101
0
1

1
Magistrala de
adrese

Matrice de memorie organizat pe octei

1 1 0 0 1 0 1 0

Decodor
de adrese

1
0
0
1

2
3
4
5
6
7

0
1
1
0

0
0
0
1

0
1
1
0

1
0
1
1

0 1 0
1 0 1
1 0 1
1 0 1

1 0
0 1
1 0

0
1
0

0
1
1

1
1
0

1
0
1

Citire

0
0
1

Magistrala de
adrese

Matrice de memorie organizat pe octei

1 1 0 0 1 0 1 0

Decodor
de adrese

2
3
4
5
6
7

Magistrala de
date

1
1
0

3
Scriere

1 0
0 1
0 1
1 0

0
0
0
1

0
1
1
0

1 0
0 1
1 0

0
1
0

0 1
1 1
1 0

2
Citire

1
0
1
1

0 1
1 0
1 0
1 0

0
1
1
1

1
0
1

1
1
0

0
0
1

3
Magistrala de
date

Scriere

1 Codul de adresa 011 este pus pe magistrala de adrese i este selectat adresa 3
2 Se da comanda de citire
3

Coninutul adresei 3 este pus pe magistrala de date i plasat n registrul de date

Coninutul adresei 3 nu este alterat de operaia de citire
Figura 11.5.

1 Codul de adresa 101 este pus pe magistrala de adrese i este selectat adresa 5
2 Octetul de date este pus pe magistrala de date
3

Comanda scriere cauzeaz suprascrierea datelor de la adresa 5

Figura 11.4.

Operaia de citire. O operaie de citire simplificat este ilustrat n

figura 11.5. i n acest caz un cod pstrat n registrul de adrese este plasat pe
magistrala de adrese. ndat ce codul de adres se afl pe magistral,
decodorul de adrese decodific adresa i selecteaz din memorie locaia
specificat. Apoi, memoria primete o comand de citire i o copie a
octet-ului de date, care este stocat la adresa selectat din memorie, este
plasat pe magistrala de date i ncrcat n registrul de date, astfel operaia
de citire fiind ncheiat. Cnd un octet de date este citit de la o adres din
memorie, el rmne stocat la adresa respectiv i nu este distrus. Aceasta se
numete citire nedistructiv.

11.2.4. Structura circuitelor de memorie

Cele dou categorii principale de memorii semiconductoare sunt
memoriile RAM i memoriile ROM. RAM-ul (Random-Access Memory)
este un tip de memorie, n care toate adresele sunt accesabile n durate de
timp egale i pot fi selectate n orice ordine pentru o operaie de citire sau de
scriere. Toate RAM-urile au capabilitate de citire i de scriere. Deoarece
RAM-urile pierd datele stocate atunci cnd alimentarea este oprit, ele sunt
memorii volatile.
ROM-ul (Read-Only Memory) este un tip de memorie, n care
datele sunt stocate permanent sau semipermanent. Datele pot fi citite din
ROM, dar nu exist operaia de scriere ca n cazul RAM-urilor. ROM-ul ca
i RAM-ul este o memorie cu acces aleatoriu, dar termenul RAM nseamn,
tradiional, memorie cu acces aleatoriu cu citire/scriere. Mai multe tipuri de
RAM i ROM vor fi parcurse n acest capitol. Deoarece ROM-urile rein
date stocate chiar dac alimentarea este oprit, ele sunt memorii nevolatile.

11.3 Memorii ROM

202

203

Un ROM conine date stocate permanent sau semipermanent, care

pot fi citite din memorie dar nu pot fi modificate deloc sau numai cu
echipamente speciale. Un ROM reine date care sunt folosite n mod repetat
n aplicaiile de sistem, ca i tabele, conversii sau instruciuni programate
pentru iniializarea i funcionarea sistemului.
Memoriile semiconductoare ROM sunt folosite doar pentru citirea
informaiei (nscris anterior), informaie ce este rezident permanent n
cadrul sistemului. Pentru aceasta memoria ROM trebuie s fie de tip
nevolatil, adic n lipsa tensiunii de alimentare informaia nu se distruge.
Circuitele de memorie ROM genereaz deci un set fix de cuvinte
(nscris anterior) atunci cnd este adresat. n funcie de modul cum aceste
cuvinte pot fi nscrise i eventual terse exist mai multe tipuri de memorii
ROM:
memorii ROM cu mascare - ROM;
circuite de memorie programabile - PROM;
circuite ROM care pot fi terse i programate - EPROM i
EEPROM.

Memoriile ROM, sau mai exact ROM cu mascare, sunt circuite de

memorie al cror coninut este programat la fabricare i nu poate fi schimbat
de utilizator. Coninutul acestor memorii nu poate fi modificat i nu se
pierde odat cu decuplarea de la sursele de alimentare. Celulele de baz ale
unei astfel de memorii sunt constituite din elemente semiconductoare, cum
ar fi diode bipolare, tranzistoare bipolare sau tranzistoare MOS. Un exemplu
de astfel de celul poate fi constituit dintr-un tranzistor cu efect de cmp a
crui tensiune de prag difer n funcie de coninutul informaional al
locaiei respective. Obinerea unor tranzistoare cu tensiuni de prag diferite se
realizeaz prin crearea unui strat de oxid de grosime corespunztoare ntre
grila tranzistorului i substrat. Dac la aplicarea unui impuls pozitiv pe gril,
prin linia de selecie, tranzistorul conduce, atunci el se comport ca un
scurtcircuit dren surs, informaia nscris, disponibil pe linia de date,
fiind 0 logic; dac rmne blocat atunci informaia este 1 logic.
DL

DL
WL

WL

+VDD

+VDD

Read-Only
Memory
(ROM)
0 memorat

1 memorat

ROM
Cu mascare

ROM
Programabil
(PROM)

PROM
Cu stergere
(EPROM)

EPROM
Stergere cu
ultraviolete
(UVEPROM)

EPROM
Stergere
electrica
(EEPROM)

Figura 11.6.

Figura 11.6 arat modul n care ROM-urile semiconductoare pot fi

clasificate. ROM-ul cu mascare este tipul de memorie n care datele sunt
stocate permanent n timpul procesului de fabricaie. Circuitele ROM cu
mascare sunt denumite de obicei simplu, ROM. PROM-ul sau ROM-ul
programabil este memoria n care datele sunt stocate electric de ctre
utilizator cu ajutorul echipamentelor specializate. Ambele, ROM-ul cu
mascare i PROM-ul pot fi realizate n tehnologie MOS sau bipolar.
EPROM-urile reprezint PROM - uri care pot fi terse i reprogramate.
UVEPROM-ul este programabil electric de utilizator dar datele stocate
trebuie terse prin expunerea circuitului la o radiaie ionizant ultraviolet
pe o perioad de timp de cteva minute. PROM-ul care poate fi ters electric
(EEPROM) poate fi ters n cteva milisecunde.

204

Figura 11.7.

Cele mai multe circuite de memorie integrat ROM folosesc

prezena sau absena unei legturi de tranzistor la celula de memorie pentru
reprezentarea unei valori logice 1 sau 0. Figura 11.7 arat astfel de celule
de memorie ROM realizate cu tranzistoare MOS. Liniile de bit (DL) se
folosesc pentru scrierea i citirea informaiei n celul; aceste linii sunt
comune tuturor celulelor de pe aceeai coloan dintr-o matrice de memorie.
Linia de selecie cuvnt (WL) reprezent selecia pe linii n matricea de
memorie; activarea acestei linii face posibil citirea sau scrierea informaiei
n oricare din celulele de memorie situate pe aceeai linie. Prezena unei
legturi de la o linie WL la grila unui tranzistor reprezint un 1 la acea
locaie deoarece atunci cnd linia WL este adus la potenial ridicat, toate
tranzistoarele ce au grila conectat la aceast linie se deschid i conecteaz
VDD la liniile de coloan (DL) asociate. La celulele de memorie unde nu
sunt legturi la terminalul grilei, cnd linia WL este activat liniile de
coloan rmn la potenial sczut (0).

205

Pentru a ilustra conceptul ROM, figura 11.8 arat o matrice mic,

simplificat de ROM. Ptratele albe reprezint valori de 1 logic stocate, iar
ptratele gri zerouri stocate. Operaia de citire se desfoar astfel: cnd un
cod de adres binar este aplicat la intrrile de adrese, liniile
corespunztoare WL sunt aduse la potenial ridicat, adic sunt activate.
Astfel, un potenial ridicat, apropiat de cel al tensiunii de alimentare este
conectat prin tranzistoare la liniile de coloan la fiecare celul, unde este
stocat un 1. La fiecare celul unde este stocat un 0 linia de coloan
rmne la potenial sczut din cauza resistorului terminal. Liniile de coloan
formeaz datele de ieire. Cei 8 bii de date stocate n linia selectat a
matricii de memorie apar pe ieirile de date.
+

11.3.1 Organizarea intern a unui ROM

Cele mai multe memorii integrate (CI) ROM au o organizarea
intern mult mai complex dect cea prezentat n exemplul simplificat de
baz. Pentru a ilustra modul n care un CI ROM este structurat putem folosi
un exemplu particular, o memorie ROM de 1024 bii cu o organizare 256x4
bazat pe o matrice 32x32. Simbolul logic este prezentat n figura 11.9.
Notaia A

specific faptul c printr-un cod de adres de 8 bii se

255
selecteaz adrese de la 0 la 255. Simbolul () indic faptul c ieirile
respective sunt cu trei stri.

ROM 256x4
A0

A1
A2
WL0

1
Intrari
de
adrese

2
4
8

Linia 0

WL1

Linia 1

WL2

Linia 2

Decodor
de
adrese

Intrari
de
adrese

A3

A4
A5
A6
A7

E0

Linia 14

WL15

Linia 15

O0
O1

O2

O3

Iesiri
de
date

&
EN

E1
WL14

255

Figura 11-9.

Rezistori
terminali
0

Ieiri de date

Figura 11.8.

Aa cum se poate vedea, circuitul ROM folosit ca exemplu n

figura 11.8 este organizat n 16 adrese, toate stocnd cte 8 bii de date.
Astfel el este un ROM 16 x 8, i capacitatea lui total este 128 bii sau 16
octei.

206

Cnd o combinaie oarecare din codul binar de 256 de bii este

aplicat la liniile de adres, 4 bii de date apar la ieiri, n cazul n care
intrrile de chip enable (E0 i E1) sunt LOW. (Exist opt linii de adres
deoarece 28 = 256 ). Dei organizarea 256 x 4 a modulului implic existena
a 256 linii i a 4 coloane n matricea de memorie, n realitate matricea de
celule de memorie este organizat de fapt ca o matrice 32x32 (32 linii i 32
coloane), aa cum este artat pe diagrama bloc din figura 11.10.
ROM-ul din figura 11.10 funcioneaz n felul urmtor: cinci din
cele opt linii de adres (de la A0 pn la A4) sunt decodificate de
decodificatorul de linie (adesea numit ca i decodificatorul Y) pentru
selectarea uneia din cele 32 de linii. Trei din cele opt linii de adres (de la
A5 pn la A7) sunt decodificate de decodificatorul de coloan (adesea

207

numit ca i decodificatorul X) pentru selectarea a patru adrese din cele 32.

De fapt decodificatorul de coloan este alctuit din patru decodificatoare 1din-8 (selectoare de date), aa cum este artat n figura 11.10.
Ca rezultat al acestei structuri, aplicnd pe liniile de adres un cod
de 8 bii (de la A0 pn la A7) apare un cuvnt de date de 4 bii pe ieirile de
date atunci cnd liniile de chip enable (E0 i E1) sunt LOW pentru a valida
bufferele de ieire. Acest tip de organizare (arhitectur) intern este tipic
pentru ROM-urile CI de diferite capaciti.
Decodor de
linie

msurat i de la activarea intrrii de validare circuit (chip enable - E ) pn

la apariia datei de ieire valide, atunci cnd o adres este valid deja pe
liniile de adrese.
ROM-ul este folosit n calculatoarele personale pentru stocarea,
spre exemplu, a BIOS-ului (Basic Input/Output Service). Programele stocate
n ROM sunt programe care sunt folosite pentru executarea controlului de
baz i pentru susinerea unor funcii ale calculatorului. De exemplu
programele BIOS stocate n ROM controleaz anumite funcii video ale
monitorului, susin formatarea discului, intrarea pentru tastatur i
controleaz anumite funcii ale imprimantei.
Tranzitie pe liniile de adrese

A0
Adrese
de
linie

A1
A2
A3

Intrari de
adrese

Matrice de
memorie
32 x 32

32
intrari
linii

Adresa
anterioara

Adresa valida pe
liniile de adrese

ta

A4

Iesiri de
date

A5

Activare
chip (E)

Date valide
pe liniile de
Tranzitie pe liniile de date

Adrese
de
coloana

Activare
chip

Decodoare de coloana
(4 decodoare 1 din 8)
i circuite I/O

A6

Figura 11.11.

A7

E0

11.3.3 Memorii PROM

E1
Buffere
de iesire

O3

O2

O1

O0

Figura 11.10.

11.3.2 Timpul de acces al memoriilor ROM

O diagram de sincronizare tipic pentru ilustrarea timpului de
acces ROM este prezentat n figura 11.11. Timpul de acces, ta, al unui
ROM este timpul msurat de la aplicarea unui cod de adres valid pe liniile
de intrare pn la apariia unei date valide de ieire. Timpul de acces poate fi

208

Circuitele de memorie programabile, PROM, dup cum rezult i

din denumirea lor, pot fi programate de ctre utilizator, o singur dat. Dup
nscriere informaia nu mai poate fi tears. Celula de memorie a unor astfel
de circuite poate avea la baz fie un fuzibil din metal sau din siliciu care este
ars la programare, fie o jonciune care este strpuns:
Fuzibilele din metal sunt realizate de regul dintr-un aliaj nichelcrom. Fiecare celul din matricea de memorie este reprezentat de
o legtur separat. n timpul programrii fuzibilul poate fi ars
(ntrerupt) sau poate rmne intact. Arderea fuzibilului se
realizeaz de regul adresnd o anumit celul apoi fornd prin
fuzibil un curent suficient de mare, cu scopul de a ntrerupe
legtura realizat prin acest fuzibil.
Fuzibilele din siliciu sunt formate din benzi nguste, crestate, de
siliciu policristalin. Programarea acestor memorii necesit topirea

209

legturilor realizate prin aceste benzi fornd prin ele un curent

suficient de mare pentru a produce o temperatur nalt, care
oxideaz siliciul i formeaz astfel o izolare n jurul legturii care
se va ntrerupe.
Tehnologia bazat pe strpungerea unei jonciuni, n principiu
const n alturarea a dou jonciuni pn aranjate spate n spate. n
timpul programrii una din jonciuni este adus n regim de
avalan, tensiunea i cldura rezultat cauznd scurtcircuitarea ei.
Jonciunea rmas va funciona ca o diod polarizat direct.
WL1

+VDD

n mod normal un PROM este programat utiliznd un instrument numit

programator pentru memorii PROM. n principiu, programarea se
realizeaz conform schemei simplificate prezentat n figura 11.13.
PROM-ul este furnizat de ctre productori cu coninutul locaiilor de
memorie fixat la 1 logic. Prin intermediul comutatoarele electronice de
pe liniile de adres este selectat o anumit adres, apoi se aplic un
impuls pe acele linii de ieire care corespund locaiei de bit unde trebuie
stocate zerourile. Aceste impulsuri determin nclzirea i ntreruperea
legturilor fuzibile, realiznd atfel nscrierea valorii 0 logic n locaiile
respective. Apoi este selectat adresa urmtoare i procesul se repet.
Aceast secven se realizeaz n mod automat de programatorul PROM
controlat printr-un software corespunztor.
+V

Linii

Comutatoare
electronice

WL2

PROM
0
O0
WLm

Generator
de impulsuri
programabil

On

m
DL1

DL2

DLn
Coloane

Figura 11.12.

Celula de baz a unei memorii PROM realizat cu tranzistoare

MOS i legturi fuzibile este dat n figura 11.12
Iniial toate fuzibilele memoriei sunt scurtcircuitate. Programarea
unei celule nseamn arderea fuzibilului din nodul respectiv. Pentru
programare se valideaz linia WL corespunztoare, iar linia de bit DL se
menine la potenial cobort. Curentul prin tranzistor, suficient de mare,
produce arderea fuzibilului. Programarea se face succesiv pe fiecare celul,
selecia unei celule fcndu-se prin liniile WL i DL.

Figura 11.13.

Mai versatile sunt memoriile ROM care pot fi terse i reprogramate de

ctre utilizator, EPROM - Erasable PROM. Exist dou variante de
EPROM-uri, n funcie de modalitatea prin care se terge informaia:
EPROM - cu tergere prin expunere la radiaii ultraviolete sau
radiaii X;
EEPROM (E2PROM) - cu tergere pe cale electric.

11.3.4 Memorii EPROM

11.3.3.1 Programarea PROM

210

211

Un EPROM este un PROM care poate fi ters. Spre deosebire de

un PROM, un EPROM poate fi reprogramat dac un program existent
anterior este ters din memorie.
Memoriile EPROM sunt furnizate de firmele productoare cu
coninutul locaiilor deja fixat (de exemplu 1), beneficiarul putnd nscrie
zerouri conform unei proceduri fixate de constructor. Procedura de tergere
const n expunerea circuitului la o radiaie ionizant ultraviolet cu o
lungime de und specific (2537 A0).
Elementul de baz al unei astfel de memorii l poate constitui un
tranzistor cu efect de cmp cu dubl poart, una comandat i una izolat
(flotant) ca n figura 11.14.a. Poarta izolat plutete n stratul de material
izolator. Ea nu are conexiuni electrice i poate stoca o sarcin electric pe o
perioad de timp nedefinit de lung. n acest tip de matrice biii de date sunt
reprzentai de prezena sau absena unei sarcini stocate pe poart. tergerea
unui bit de date este procesul de ndeprtare a sarcinii de pe poart.
DL
Grila
flotanta
Grila de
control

Drena

Sursa

WL

b)

a)
Figura 11.14.

Tranzistorul MOS cu canal n se formeaz ntre cele dou regiuni de

tip n iar partea izolat se gsete n imediata apropiere a acestora i a
substratului. A doua poart, situat deasupra primeia, constituie n acelai
timp i selecia pentru linia respectiv (WL), iar drena este legat pe linia de
bit corespunztoare coloanei (DL). Dac pe poarta izolat este acumulat
sarcin electric negativ atunci aplicarea unor tensiuni pozitive pe grila a
doua (VG) nu poate aduce n stare de conducie tranzistorul. Dac pe poarta
izolat nu este acumulat sarcin, atunci aplicarea tensiunii VG creaz un
cmp care duce la formarea canalului n i la conducia tranzistorului.
Nivelul logic pe linia de bit este 1 cnd tranzistorul este blocat i 0 cnd
acesta conduce. Injectarea de sarcini negative pe grila izolat se face prin
aplicarea pe dren a unui impuls pozitiv de amplitudine mare (VDD>20V)
simultan cu aplicarea unui impuls pozitiv pe gril. Tensiunea VDD mare
produce o strpungere (reversibil) a tranzistorului i electronii accelerai de
cmpul electric intern, trec prin stratul de oxid foarte subire i se

212

acumuleaz n grila izolat. Datorit bunei izolri cu SiO2 a porii, sarcina

stocat se poate pstra timp ndelungat, de ordinul a 10 ani, deci memoria
este practic nevolatil.
n vederea reprogramrii celulelor de memorie cu poart izolat se
supune matricea de tranzistoare la iradierea cu radiaii ultraviolete (deoarece
poarta nu este electric accesibil) care, crend perechi electroni-goluri,
permit porii s se descarce. n acest scop circuitele integrate EPROM sunt
prevzute cu o fereastr de cuar care permite accesul radiaiilor ultraviolete.
Prezena capacului de cuar transparent pe capsula circuitului permite
recunoaterea cu uurin a acestui tip de memorie (Figura 11.14.b).
n evoluia circuitelor EPROM se observ tendina de reducere a
surselor de alimentare (de la 5V, +12V la una singur +5V), de reducere a
valorii tensiunii de programare i timpului de programare i de multiplexare
a semnalelor de pini odat cu creterea capacitii. Circuitele de capacitate
mare prezint un identificator (silicon signature) nscris n chip care este
transmis utilizatorului nainte de a ncepe nscrierea pentru a-l informa
asupra diferenelor de programare fa de circuitele anterioare cu capacitate
mai redus. Majoritate EPROM-urilor sunt NMOS cu un timp de acces de
cca 200 ns i o putere consumat de 500 mW n stare activ i 200 mW n
regim de rezerv pentru circuitele de capacitate mare. Circuitele de memorie
NMOS comercializate n prezent la noi n ar acoper capaciti ntre 1k x 8
(2708 DIP24) i 64k x 8 (27512- DIP28). Circuitele EPROM CMOS
disip o putere mai sczut, de ordinul a sute de mW n stare activ iar n
regim de rezerv de ordinul W, la un timp de acces de 120 150 ns.
Capacitile de memorie uzuale ale acestor circuite sunt de la 8k x 8 (27C64
- DIP28) la 128k x 8 (27C1000- DIP32) i 128k x 16 (27C2048 DIP40).

11.3.4.1 Un exemplu de EPROM

Circuitul 2716 este un exemplu de memorie EPROM cu o
capacitate de 2k x 8. Funcionarea lui este reprezentativ pentru celelalte
EPROM-uri tipice de diferite mrimi. Aa cum arat simbolul logic din
figura 11.15, acest dispozitiv are 2048 adrese (211=2048), fiecare de cte 8
bii. Se observ c cele opt ieiri sunt cu trei stri ().

213

Programare

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
CE / PGM

OE1

(8)
(7)

0
A

2047

(6)
(5)
(4)
(3)
(2)
(1)
(23)
(22)
(19)
(18)
(20)

10
&

EN

n+1

th(A)
(9)
(10)
(11)
(13)
(14)
(15)
(16)
(17)

O0
O1
O0
O1
O0
O1
O0
O1

VCC = +5V pin 24

VPP = +5V pin 21
VSS = GND pin 12

OE

Pentru a citi din memorie, intrarea OE trebuie s fie 0 logic i

intrarea CE/PGM tot LOW. Pentru a terge datele stocate circuitul este
expus unei radiaii ultraviolete de mare intensitate prin capacul transparent.
O lamp UV fr filtru va terge datele stocate n 20-25 de minute. Aa cum
se ntmpl n cazul celor mai multe tipuri de circuite EPROM, dup
tergere toate locaiile vor avea valoarea 1 logic. Lumina normal ambiant
conine lungimea de und corect a UV i este posibil tergerea datelor
ntr-o perioad ndelungat de timp. Din aceast cauz capacul transparent al
capsulei circuitului trebui pstrat acoperit.
Pentru programarea memoriei, intrarea OE trebuie s fie 1 logic i
pe intrarea VPP se aplic tensiunea de programare (normal +5V sau +3V).
Pentru programarea celor opt bii de date de la o anumit adres, datele sunt
aplicate la ieiri (de la O0 pn la O7), iar adresa este selectat de la intrrile
A0 pn la A10. Apoi un impuls de valoare 1 logic i durat 10ms-55ms
este aplicat pe intrarea CE/PGM. Adresele pot fi programate n orice ordine.
O diagram de sincronizare pentru modul de programare este
prezentat n figura 11.16. Aceste semnale sunt produse n mod normal de
un programator EPROM.
Diagrama de sincronizare a ciclului de programare a unui EPROM
2048 x 8, ilustreaz timpii critici de setup (ts) i de reinere (th).
Dezavantajele prezentate de circuitele EPROM: tergerea ntregului
coninut,timp de tergere ridicat, scoaterea circuitului din soclu pentru
tergere, sunt eliminate de circuitele EEPROM (EEPROM-Electric Erasable
PROM) cu teregere pe cale electric.

ts(A)

th(E)
th(D)

ts(E)
CE

PGM

VPP

(O0...O7)

ts(VPP)

th(D)

Date ce trebuiesc
inscrise

Figura 11.16.

Figura 11.15.

214

Adresa n

(A0...A10)

EPROM
2048x8

11.3.5 Memorii EEPROM

Memoriile EEPROM folosesc un principiu asemntor memoriilor
EPROM numai c pentru trecerea electronilor prin stratul izolator utilizeaz
efectul tunel. Structura tranzistorului de memorare i a unei celule de
memorie este dat n figura 11.17.
Tranzistorul de memorare Q1 este de tip MOS cu dubl gril la care
prima gril prezint o apropiere foarte mare de regiunea drenei. n aceast
zon stratul de oxid este foarte subire i aplicarea unor diferene de
potenial de ordinul a 20 V ntre dren i grila a doua determin trecerea
electronilor din dren prin efect tunel prin stratul de oxid. n funcie de
polaritatea tensiunii aplicate tranziia se face de la dren la gril sau invers.
Celula de memorie pentru acest tip de circuit este format din dou
tranzistoare, un TEC obinuit i tranzistorul prezentat mai sus conectate ca
n figura 11.17.b. ntr-o celul de memorie tears, grila izolat este
ncrcat cu sarcin negativ i tranzistorul Q1 cu canal n este blocat.
tergerea informaiei din celul se realizeaz astfel: se aplic tensiune
pozitiv pe linia de selecie cuvnt (WL) punnd n conducie tranzistorul
Q2. Drena acestuia se conecteaz la potenial zero i se aplic +20V pe linia
de programare. Datorit cmpului intern mare, electronii trec din substrat
prin efect tunel i se acumuleaz n grila izolat formnd o sarcin negativ.

215

Poarta
flotanta
Poarta de
control

a)

Drena

WL
Q2
Linie programare

Sursa

Q1

DL

Figura 11.17.

nscrierea informaiei n celul se face aplicnd +20V pe linia

selecie cuvnt (WL) i +20V n drena tranzistorului Q2 n timp ce linia de
programare este la potenial zero. Cmpul electric format ntre gril i
substrat (+ substrat, - gril) smulge electronii din prima gril, aceasta
acumuleaz sarcin pozitiv i tranzistorul T1 intr n conducie prin
formarea canalului n ntre dren i surs.
Circuitele necesit o singur tensiune de alimentare avnd
ncorporate circuite ridictoare de tensiune pentru tergere i nscriere.
Pentru unele circuite cuvintele de date sunt recepionate i transmise printr-o
interfa serial de tipul I2C-bus, caz n care este suficient o capsul DIL cu
8 pini. Alte caracteristici sunt: timpii de acces au valori ntre 150- 250 ns
pn la 10- 20 s; timpul de pstrare a informaiei 10 ani; exist 104 cicluri
de tergere/nscriere, cicluri de citire nelimitate.
Capacitile acestor circuite sunt cuprinse ntre 8k x 8 i 128k x 8.
\

11.4 Memorii RAM

Denumirea de memorie cu acces aleator, RAM, sugereaz c
accesul la oricare cuvnt al memoriei este realizabil n acelai interval de
timp. Dar acelai timp de acces, pentru oricare cuvnt este realizat i de
ctre o memorie ROM. Exist i memorii la care timpul de acces nu este
acelai pentru oricare cuvnt, denumite memorii cu acces secvenial sau
secveniale (benzile magnetice, discurile, memoriile cu bule magnetice,
memoriile cu dispozitive cuplate prin sarcin CCD etc.) Pentru accesul
secvenial trebuie s se parcurg toate adresele (locaiile), de la cea prezent
la cea care se afl cuvntul dorit. Accesul secvenial este caracterizat de
timpul mediu de acces. Mai corect denumire, pentru memoriile
semiconductoare cu acces aleator, ar fi memorie cu citire i scriere RWM
(Read Write Memory).

216

RAM-urile sunt deci memorii cu scriere/citire, n care datele pot fi

scrise sau din care datele pot fi citite de la orice adres selectat, n orice
succesiune. Cnd o unitate de date este nscris la o anumit adres din
RAM, unitatea de date stocat anterior la acea adres va fi nlocuit cu noua
unitate de date. Cnd o unitate de date este citit de la o anumit adres din
RAM, atunci unitatea de date rmne stocat i nu va fi distrus de operaia
de citire. Aceast operaie de citire nedistructiv poate fi privit ca o copiere
a coninutului unei adrese n timp ce coninutul respectiv rmne neatins. Un
RAM este tipic folosit pentru stocarea datelor pe termen scurt, deoarece nu
reine datele stocate cnd alimentarea este oprit.
Cele dou categorii de RAM sunt: RAM-ul static (SRAM) i
RAM-ul dinamic(DRAM). RAM-urile statice folosesc circuite basculante
bistabile ca elemente de memorare i din acest motiv ele pot stoca date, pe
timp nelimitat dac alimentarea este meninut. RAM-urile dinamice
folosesc ca elemente de memorare condensatoare, pentru nmagazinarea, pe
o durat de timp finit, a unei sarcini electrice i nu pot reine date pe termen
foarte lung fr ca aceste condensatoare s fie rencrcate ntr-un proces
numit remprosptare. SRAM-urile i DRAM-urile vor pierde datele
memorate cnd alimentarea este oprit i din aceast cauz ele sunt
clasificate ca i memorii volatile.
Datele pot fi citite mult mai repede din memoriile SRAM dect din
memoriile DRAM. Totui circuitele de memorie DRAM pot stoca mult mai
multe date dect circuitele de memorie SRAM de aceleai dimensiuni fizice
i la acelai pre de cost, deoarece celula DRAM este mult mai simpl i pot
fi integrate pe o anumit suprafa mai multe astfel de celule, dect n cazul
unui SRAM.
Random
Access
Memory
(RAM)

RAM
static
(SRAM)

SRAM
asincron
(ASRAM)

SRAM
Sincron burst
(SB SRAM)

RAM
dinamic
(DRAM)

DRAM
DRAM
Cu acces rapid Cu acces hiper
pe pagina
rapid pe pag.
(FPM DRAM) (EDO DRAM)

Burst
EDO DRAM
(BEDO
DRAM)

DRAM
sincron
(SDRAM)

Figura 11.18.

Datorit costului mai mic i dimensiunilor mai reduse, DRAM-ul

este preferat pentru memoria principal a sistemelor de calcul, n timp ce

217

SRAM-ul este folosit n primul rnd la implementarea memoriei cache (vezi

cap. 11.4.1.12).
Principalele tipuri de memorii SRAM sunt: SRAM asincron
(Asynchronous SRAM - ASRAM) i SRAM sincron cu regim de lucru n
avalan (Synchronous Burst SRAM SB SRAM). Tipurile de baz DRAM
sunt: DRAM cu acces rapid pe pagin (Fast Page Mode DRAM - FPM
DRAM), DRAM cu validarea separat a amplificatorului de ieire
(Extended Data Out - EDO DRAM), EDO DRAM cu regim de lucru n
avalan (Burst EDO DRAM - BEDO DRAM) i DRAM sincron
(SDRAM). Aceast clasificare este prezentat schematic n figura 11.18.

Celulele de stocare ntr-un SRAM sunt organizate n linii i

coloane, aa cum este ilustrat n figura 11.19.b, n cazul unei matrici nx4.
Liniile de bit (DL i DL) se folosesc pentru scrierea i citirea informaiei n
celul; aceste linii sunt comune tuturor celulelor de pe aceeai coloan dintro matrice de memorie. Linia de selecie cuvnt (WL) reprezent selecia pe
linii n matricea de memorie; activarea acestei linii face posibil citirea sau
scrierea informaiei n oricare din celulele de memorie situate pe aceeai
linie n matrice.
WL
+VCC
Q1

11.4.1 Memoriile RAM statice

Q2

DL

DL
Q5

Q6

11.4.1.1 Celula de memorie

Q3

Circuitul elementar de memorie static are o structur de circuit

basculant bistabil realizat cu tranzistoare MOS. Totodat exist cteva
SRAM-uri de capaciti mai mici, implementate cu tranzistoare bipolare.
Celula de memorie din figura 11.19.a folosete ase tranzistoare
NMOS. Tranzistoarele Q1 i Q2 reprezint sarcini active, iar Q3 i Q4
constituie bistabilul propriu-zis. Tranzistoarele Q5 i Q6 permit conectarea
ieirilor bistabilului la liniile de bit (DL i DL) pentru citirea sau nscrierea
informaiei. n starea neselectat linia de selecie cuvnt - WL se afl la
potenial zero i tranzistoarele Q5 i Q6 sunt blocate. Liniile de bit sunt
conectate prin rezistene la VDD.
Pentru citire se aplic tensiune ridicat pe linia WL. Tranzistoarele Q5 i
Q6 se deschid formnd sarcini suplimentare ctre VDD prin rezistenele de la
capetele liniilor de bit, prin care se vor nchide curenii care vor fi sesizai de
amplificatoarele de citire conectate pe liniile de bit DL i DL.
Pentru nscrierea informaiei se ridic potenialul liniei WL i apoi
se foreaz cu circuite adecvate tensiune zero pe linia de bit n care dorim s
obinem zero la citire.

Q4

Figura 11.19.a

Pentru scrierea unei uniti de date, n acest caz de 4 bii, ntr-o

anumit linie de celule din matricea de memorie, se activeaz linia WL i se
plaseaz cei 4 bii de date pe liniile DL i DL. Apoi se activeaz linia Scrie
i fiecare bit va fi stocat ntr-o celul selectat din coloana asociat. Pentru
citirea unei uniti de date, se activeaz linia Citete i cei 4 bii de date
stocai n linia selectat vor apare pe liniile de ieire de date.
Selecie
Linia 0 WL1
Selecie
Linia 1

WL2

Selecie
Linia n

DL1

DL1

DL2

DL2

DL3

DL4

DL4

WLn
Celul de
memorie
Scrie

Intrare / Ieire de date

Control i Buffere

Citeste
Date I/O
Bitul 0

Date I/O
Bitul 1

Date I/O
Bitul 2

Figura 11.19.b

11.4.1.2 Matricea de memorie static

218

DL3

219

Date I/O
Bitul 3

256 linii

11.4.1.3 Organizarea unui SRAM asincron

Un SRAM asincron este o memorie n care operaia nu este
sincronizat cu un ceas de sistem. Pentru ilustrarea organizrii unui SRAM,
se va considera o memorie 32k x 8. Un simbol logic pentru aceast memorie
este prezentat n figura 11.20.

Matrice de
memorie
256 linii x
128 x 8 coloane

8 bii
128 coloane

a) Configuaia matricii de memorie

RAM 32k x 8

20
27
22

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14

VCC

I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
I/O8

28

11
12
13
15
16
17
18
19

Linii de
adres
Intrri de date (I)
i ieiri (O)

CS
WE
OE

GND

Decodor de
linie

Linii de
adrese

10
9
8
7
6
5
4
3
25
24
21
23
2
26
1

14

8 buffere
de intrare
I/O1

Control
date de
intrare

I/O8

Matrice de memorie
256 linii x
128 x 8 coloane

Date de
ieire

I/O Coloan
Decodor de coloan

Figura. 11.20.

n modul de citire (READ), cei 8 bii de date, care sunt stocai la

adresa selectat, apar pe linia de date de ieire. n modul de scriere (WRITE)
cei 8 bii de date aplicai pe liniile de date de intrare, vor fi stocai la adresa
selectat. Liniile de date de intrare i de ieire (de la I/O1 pn la I/O8) sunt
comune. n timpul operaiei de citire aceste linii acioneaz ca i linii de
ieire (de la O1 pn la O8), iar n timpul operaiei de scriere, acioneaz ca
linii de intrare (de la I1 pn la I8).
Circuitele de memorie SRAM pot fi organizate pe 1 bit, pe 4 bii,
pe 8 bii (octet) sau pe multiplu de octei (16, 24, 32 bii etc.).
Figura 11.21 arat organizarea unui SRAM tipic 32k x 8. Matricea
de celule de memorie este aranjat n 256 linii i n 128x8 coloane (128
coloane cu cte 8 bii fiecare), aa cum se vede n partea a) a figurii. De fapt,
exist 215 =32.768 adrese i fiecare adres conine cte 8 bii. Capacitatea
acestei memorii este 32.768 octei (tipic exprimat ca 32 koctei).

CS

G1

WE
OE

G2

Linii de
adres

8 buffere
de ieire

b) Diagrama bloc a memoriei

Figura 11.21

SRAM-ul din figura 11.21.b funcioneaz n felul urmtor. Iniial,

linia de selecie circuit, CS, trebui pus pe LOW, pentru ca memoria s fie
operaional. Opt din cele 15 linii de adres sunt decodificate de decodorul
de linii, pentru selectarea uneia din cele 256 linii. apte din cele 15 linii de
adres sunt decodificate de decodorul de coloane, pentru selectarea uneia
din cele 128 coloane de 8-bii.

11.4.1.4 Operaiile de baz

Citirea. n modul de citire (READ), linia de validare scriere, WE,
este pus pe HIGH i linia de validare a ieirii, OE, este pus pe LOW.
Buffere de intrare cu trei stri sunt invalidate (aduse n starea de nalt
impedan) de poarta G1 iar bufferele de ieire cu trei stri de la ieirea
decodificatorului de coloane, sunt validate de poarta G2. Astfel cei 8 bii de

220

221

date de la adresa selectat sunt transmii prin coloana I/O la liniile de date
(de la I/O1 pn la I/O8), care acioneaz ca linii de date de ieire.
Scrierea. n modul de scriere (WRITE) WE este LOW i OE este
HIGH. Bufferele de intrare sunt validate prin poarta G1 i bufferele de ieire
sunt invalidate prin poarta G2. Astfel cei 8 bii de date de intrare sunt plasai
de pe liniile de intrare prin blocul de control al datelor de intrare i coloanele
I/O la adresa selectat i stocate.
Ciclurile de citire i de scriere. Figura 11.22 arat diagrame de
sincronizare tipice pentru un ciclu de scriere i de scriere, n cazul unei
memorii. n cazul ciclului de citire, prezentat n partea (a) a figurii, un cod
de adres valid este aplicat pe liniile de adres ntr-un interval de timp
specificat de durata ciclului de citire, tRC. Pe urm intrrile CS i OE sunt
puse pe LOW. La un anumit interval de timp dup ce intrarea OE a fost pus
pe LOW, un octet de date valide de la adresa selectat apare pe liniile de
date. Acest interval de timp este numit timpul de acces fa de validarea
circuitelor de ieire tGQ.
Se pot defini nc dou intervale diferite de timp de acces pentru
ciclul de citire: timpul de acces fa de activarea liniilor de adrese, tAQ,
msurat de la momentul n care adresele sunt valide pn la apariia unei
date valide pe liniile de date; i timpul de acces fa de validarea circuitului,
tEQ, msurat de la trecerea semnalului CS din HIGH n LOW pn la apariia
datelor valide pe liniile de date.
tRC
Adresa

Adresa valida

tWC
Adresa

Adresa valida

CS (Chip select)
WE (Write enable)
TS(A)

TH(D)

tWD
Date valide

I (Intrare de date)

Figura 11.22. b)

n timpul fiecrui ciclu de citire, o unitate de date, un octet n acest

caz, este citit din memorie.
n cazul ciclului de scriere, prezentat n figura 11.22.b, un cod de
adres valid este aplicat pe liniile de adrese pe un interval de timp
specificat, numit durata ciclului de scriere, tWC. Pe urm intrrile CS i WE
sunt puse pe LOW. Intervalul de timp, msurat de la momentul n care
adresele sunt valide pn la momentul n care intrarea WE trecere n starea
LOW este numit timpul de setare a adresei, tS(A). Intervalul de timp n care
intrarea WE trebuie s fie meninut n starea LOW este numit durata de
scriere. Intervalul de timp n care WE trebuie s fie meninut n starea LOW,
dup ce date valide sunt aplicate la intrrile de date este desemnat ca tWD;
intervalul de timp n care data de intrare valid trebuie s rmn pe liniile
de date, dup ce intrarea WE trece n starea HIGH, este timpul de reinere al
datei, tH(D).
n timpul fiecrui ciclu de scriere o unitate de date este nscris n
memorie.

11.4.1.5 Organizarea unui SRAM sincron

tAQ

CS (Chip select)

tEQ

OE (Output enable)

tGQ

O (Iesire de
date)

Date valide

Figura 11.22. a)

222

Spre deosebire de SRAM-ul asincron, SRAM-ul sincron este

sincronizat cu ajutorul unui ceas de sistem. De exemplu, ntr-un calculator,
SRAMul sincron funcioneaz cu acelai semnal de ceas cu care
funcioneaz microprocesorul, deci microprocesorul este sincronizat cu
memoria pentru operaii mai rapide.
Conceptul fundamental al operaiei de sincronizare al unei memorii
SRAM poate fi artat cu ajutorul Figurii 11.23, ce reprezint diagrama bloc
simplificat a unei memorii 32kX8. SRAM-ul sincron este foarte similar cu
SRAM-ul asincron, din punct de vedere al celulei de memorie, al

223

decodificatorului de adres, a citirii/scrierii i a intrrilor de validare.

Diferena de baz este aceea c SRAM-ul sincron folosete registre cu
nscrierea datelor pe tact pentru sincronizarea tuturor intrrilor cu ceasul de
sistem. Adresa, intrarea de scriere/citire, intrrile de validare i datele de
intrare sunt toate nscrise n registrele respective, pe frontul activ al tactului.
ndat ce aceste informaii sunt nscrise n aceste registre, funcionarea
memoriei este sincron cu ceasul sistemului.
Control BURST
Logica
BURST

15
A0A14
(Adresa
externa)

Registru
de
adrese

A1

15

Decodor de
adresa

A0

CLK

A1 A0

13

Matrice de memorie
32k x 8

8
WE

Registru
date de
intrare

Registru de
scriere

Registru
date de
iesire

Control
I/O de
date

CS

Buffere
de iesire

Registru de
activare

OE
8
I/O0I/O7
(I/O de
date)

Registrul de date
de iesire pentru
pielined SRAM.
Nu exista
registru de date
de iesire pentru
flow-through
SRAM

Figura 11.23

Pentru liniile paralele multiple sau liniile de magistral se va utiliza

o notaie simplificat, ca o alternativ pentru desenarea fiecrei linii separat.
Un set de linii paralele poate fi indicat cu o singur linie ngroat tiat de o
linie oblic i o cifr alturat care indic numrul liniilor.
Biii de adres de la A0 la A14 sunt nscrii n registrul de adrese
pe frontul pozitiv al impulsului de tact. Pe acelai impuls de ceas, starea
liniei de scriere (WE) i intrarea CS (Chip Select) sunt nscrise n registrul
de scriere i respectiv n registrul de activare. Aceste registre sunt de un bit
sau simple circuite basculante bistabile. n cazul unei operaii de scriere tot
pe acelai impuls de ceas datele de intrare sunt nscrise n registrul de date
de intrare, iar pentru o operaie de citire, datele de la o adres de memorie
selectat sunt nscrise n registrul de date de ieire, aa cum este determinat
de blocul de control date I/O, bazat pe intrri din registrul de scriere,
registrul de activare i intrarea de validare a ieirii (OE).

224

Cele dou tipuri de baz de SRAM sincron sunt: flow-through i

pipelined. SRAM-ul sincron flow-through nu are un registru de Date de
ieire, deci datele de ieire curg asincron ctre liniile de date I/O prin
bufferele de ieire. SRAM-ul sincron pipelined are un registru de datele de
ieire, aa cum este artat pe figura 11.23, datele de ieire fiind plasate n
mod sincron pe liniile de date I/O.
Caracteristica de burst (rafal). Modul de transfer burst const
ntr-o tehnic care genereaz n mod automat un bloc de date (o serie de date
de la adrese consecutive) de fiecare dat cnd procesorul cere date de la o
anumit adres. Aa cum este artat n figura 11.23, memoriile SRAM
sincrone au o caracteristic burst de adres, care permite memoriei scrierea
i citirea de la locaii succesive folosind o singur adres. Cnd o adres
extern este nscris n registrul de adrese, cei doi bii de adres de ordin mai
mic: A0 i A1, sunt aplicai la logica burst. Aceasta produce o secven de 4
adrese interne adugnd 00, 01, 10 i 11 la cei doi bii de adres de ordin
inferior, pe impulsuri succesive ale semnalului de ceas. Secvena ncepe
ntotdeauna cu adresa de baz, care este adresa extern pstrat n registrul
de adrese.
Logica burst. Logica burst de adres ntr-un SRAM tipic sincron
este alctuit dintr-un numrtor binar i din pori SAU-exclusiv, aa cum se
vede n figura 11.24. Pentru logica burst de 2 bii, secvena de adres intern
burst este format din biii de adres de baz A2-A14, plus cei doi bii de
adres burst A'1 i A'0.
Pentru nceperea secvenei burst numrtorul se afl n starea 00 i
cei doi bii de adres, de cel mai mic ordin sunt aplicai la intrrile porilor
XOR. Presupunnd c i A0 i A1 sunt 0, secvena de adres intern, n
termeni de cei doi bii de cel mai mic ordin al ei, este 00, 01, 10 i 11.

225

Control burst

Numarator binar

Q1

Q0

CLK

A0
A1

A0

LSB ai
adresei
interne
burst

A1

LSB ai adresei externe

Figura 11-24.

11.4.1.6 Memoria cache

Una din aplicaiile principale a SRAM-urilor n calculatoare o
constituie memoria cache.
Se tie c programul i datele pe care un microprocesor le
prelucreaz se afl n mod normal n memoria calculatorului (iar atunci cnd
calculatorul este oprit, pe disc). O memorie DRAM (care va fi tratat mai
trziu) tipic pentru un calculator modern are un timp de acces de ordinul a
50 de nanosecunde; asta nseamn c din clipa n care microprocesorul vrea
s ia un cuvnt din memorie pn la livrarea lui trec 50 de nanosecunde.
Procesoarele moderne pot executa o instruciune n fiecare ciclu de ceas; la
600MHz asta nseamn mai puin de 2 nanosecunde pentru o instruciune.
Discrepana ntre aceti timpi este foarte mare. Soluia de a folosi pentru
memoria principal memorii mult mai rapide, SRAM, nu este practic
pentru c SRAM-ul este de cteva zeci de ori mai scump dect DRAM-ul,
deci preul calculatorului ar crete prea mult.
Memoria cache este o memorie intermediar (cache =ascuns), cu
timp mic de acces, dar de capacitate mic, n care sunt stocate instruciunile
cele mai des utilizate i date din memoria principal, mai mare dar mai
lent.
Conceptul de memorie cache este bazat pe ideea, c programele
dintr-un calculator tind s primeasc instruciuni sau date dintr-o anumit
parte a memoriei principale. n principiu, controlorul cache ghicete care
parte a memoriei dinamice lente va trebui UCP-ului (Unitii Centrale de

226

Procesare) i partea respectiv va fi mutat n memoria cache, astfel va fi

pregtit cnd va fi nevoie de ea. Dac controlorul cache ghicete corect,
datele vor fi disponibile ndat pentru microprocesor. Dac controlorul
cache ghicete greit, UCP-ul trebuie s acceseze din nou memoria
principal i s atepte mult mai mult pentru instruciunile sau datele
corecte. Din fericire controlorul cache are dreptate de cele mai multe ori.

Analogia Cache. Exist multe analogii, care pot fi folosite

pentru descrierea unei memorii cache, dar fcnd comparaia cu un frigider
de cas, poate este cea mai potrivit. Un frigider poate fi nchipuit ca un
cache pentru anumite articole de mncare, n timp ce magazinul universal
este memoria principal, unde sunt pstrate toate alimentele. De fiecare dat
cnd se dorete mncare sau ceva de but, se poate apela la coninutul
frigiderului, prima dat se verific dac articolul necesar se afl acolo. Dac
se afl, atunci se poate economisi timp. Dac nu este, atunci trebuie mai
mult timp ca s se obin articolul respectiv din magazinul universal.
Cache-urile L1 i L2. Un cache de primul-nivel (L1 cache)
este de obicei integrat n capsula microprocesorului i are o capacitate de
stocare foarte limitat. L1 cache este cunoscut ca i cache-primar. Un cache
de nivel-doi este un circuit integrat de memorie separat, sau un set de
circuite integrate externe procesorului i de obicei are o capacitate de stocare
mai mare dect un L1 cache. L2 cache este cunoscut ca i cache-secundar.
Anumite sisteme pot avea cache-uri de nivele superioare (L3, L4, etc.), dar
L1 i L2 sunt cele mai comune. Totodat anumite sisteme folosesc cache de
disc, care se gsete n memoria principal DRAM i este folosit pentru
mrirea performanei discului hard, deoarece DRAM-ul, dei este mult mai
lent dect SRAM-ul, este mult mai rapid dect drive-ul de hard disc. Figura
11.25 ilustreaz memoriile cache L1 i L2 ntr-un sistem numeric.
Circuitele RAM statice sunt organizate pe cuvinte de cte 8 bii,
capacitate pn la 4M, timp de acces ntre 35 - 70 ns, alimentare la tensiuni
ntre 1.8 i 5V, putere disipat ntre 10 i 300mW.

227

11.4.2.1 Celula de memorie

Ceas (CLK)

Controler
cache
Microprocesor

Cache L2
(SRAM)

Memorie
principala
(DRAM)

Cache L1
(intern)

Structura celulei de memorie poate fi simplificat n mod

considerabil dac pentru stocarea informaiei se folosete sarcina acumulat
ntr-un condensator. Starea 0 poate fi reprezentat printr-un condensator
descrcat iar starea 1 printr-un condensator ncrcat. n figura 11.26.a se
prezint un astfel de circuit n care capacitile de memorare sunt realizate
cu capacitile gril-surs ale tranzistoarelor MOS.
W/WL
R/WL

WL

Figura 11.25.

Q2
Q3
DL

11.4.2 Memorii RAM dinamice

Dup analiza celulelor de memorie SRAM (fig 11.19.a) se poate
aborda problema esenial n realizarea circuitelor de memorie i anume:
obinerea unor circuite de memorie cu o capacitate ct mai mare pe o
suprafa de semiconductor ct mai mic. Aceasta se poate realiza urmrind
reducerea suprafeei ocupate de o celul i a numrului de interconexiuni.
Reducerea suprafeei unei celule este legat de dou aspecte:
reducerea puterii disipate n celul;
reducerea numrului de componente electronice ale unei celule i a
dimensiunilor acestora;
Referitor la funcionarea celulelor de memorie SRAM MOS
prezentate se poate observa c dac pentru durate scurte de timp tensiunea
de alimentare VDD lipsete bistabilul i pstreaz starea datorit
capacitilor parazite gril-surs ale tranzistoarelor Q3 i Q4. Aceast
proprietate sugereaz posibilitatea micorrii puterii consumate (i disipate)
n celul prin ntreruperea i cuplarea periodic a alimentrii. Se poate
obine astfel o reducere a puterii consumate de pn la 1000 ori (pe o
perioad de 8ms se alimenteaz circuitul numai cu interval de 8s).
Reducerea numrului de componente are la baz schimbarea
principiului de stocare a informaiei iar reducerea dimensiunilor
componentelor este n principal o problem tehnologic.

228

Q4
Q1

C1 C2

Q2

Q3
DL

Q1
DL

a)

Figura 11.26

b)

Eliminarea tranzistoarelor de sarcin din bistabil este posibil,

starea circuitului rmnnd nemodificat datorit sarcinii acumulate n cele
dou condensatoare C1 i C2. Dac bistabilul este n starea Q1 blocat i Q2
saturat vom avea VGS1=0 i VGS2>VT respectiv C1 descrcat i C2 ncrcat.
Dac Q3 i Q4 conduc, ansamblul Q1,Q2,Q3 i Q4 formeaz un bistabil
similar cu cel din figura 11.19.a i circuitul i menine starea. Dac Q3 i Q4
sunt blocate sarcina acumulat n C2 se pierde lent datorit descrcrii prin
jonciunea dren substrat a tranzistorului Q1. Pentru un anumit interval de
timp (8ms depinde de tipul memoriei considerate, n general poate fi
ntre 1 i 100 ms) se poate considera c C2 rmne ncrcat i informaia
nscris se pstreaz. Ca urmare, circuitul poate funciona fr tranzistoarele
de sarcin, folosind pentru memorare sarcina acumulat n condensatoarele
C1 sau C2, cu condiia ca aceasta s fie refcut periodic. Refacerea ei se
face prin deschiderea tranzistoarelor Q3 i Q4. Se poate observa c o
comand de deschidere a tranzistoarelor Q3 i Q4 afecteaz simultan toate
celulele de de pe aceeai linie WL i deci refacerea sarcinii se face n toate
celulele de pe linia selectat. Avnd n vedere cele precizate mai sus se pot
deosebi urmtoarele moduri de lucru:
citire: se ridic nivelul liniei WL i se citesc curenii prin liniile de
bit DL i DL;
scriere: se ridic nivelul liniei WL i se foreaz cu circuite
adecvate potenialele corespunztoare pe liniile de bit DL i DL

229

pentru o anumit stare a bistabilului;

Refacerea (regenerarea) sarcinii n condensatoare (refresh) se face
simultan cu citirea sau scrierea prin comanda WL, pentru o ntreag
linie; refacerea sarcinii trebuie fcut pentru toate liniile matricei de
memorare n intervalul de timp corespunztor, pentru ca sarcina
pierdut s nu modifice starea bistabilului.
Aceast structur are urmtoarele avantaje:
se folosesc numai patru tranzistoare pe celul;
sunt necesare numai trei linii de legtur, lipsind linia (liniile) de
alimentare;
Simplificnd n continuare circuitul, se poate obine o structur cu
trei tranzistoare pe celul. n figura 11.26.b se prezint o astfel de variant.
Elementul de memorie l constituie condensatorul C reprezentnd
capacitatea gril canal a lui Q1. Dac C este descrcat Q1 este blocat, iar
dac C este ncrcat Q1 este n conducie.
Citirea se face prin aplicarea unui potenial ridicat (VDD) pe linia
R/WL. Aceasta determin intrarea n conducie a lui Q3 i apariia unui
curent pe linia de bit dac Q1 este n conducie. Sesizarea acestui curent
permite recunoaterea strii memorate n C.
nscrierea informaiei n circuit se face prin comanda cu impuls
pozitiv a liniei W/WL ceea ce duce la deschiderea lui Q2 i forarea liniei de
bit n 0 sau VDD n funcie de informaia ce trebuie nscris. Potenialul
respectiv se transmite condensatorului C descrcndu-l sau ncrcndu-l.
Remprosptarea sarcinii pe C n cazul acestui circuit nu se mai
face automat la citire, deoarece nu mai exist circuitul basculant bistabil. Ea
trebuie fcut n mod explicit dup o citire. n timpul citirii se nregistreaz
informaia prezent pe toate celulele selectate de R/WL i apoi se renscrie
printr-o comand pe W/WL mpreun cu prezentarea acestei informaii pe
liniile de bit. Aceasta duce la complicarea circuitelor anexe de pe fiecare
coloan.
Cea mai simpl structur a unei celule de memorie care folosete
memorarea pe condensator este prezentat n figura 11.27. Este alctuit
dintr-un singur tranzistor MOS i un condensator realizat independent de
tranzistor, constituind o parte component a celulei de memorie. Avantajul
acestei structuri const n principal n reducerea numrului de elemente pe
celul i deci implicit n creterea capacitii memoriei pe unitatea de arie.

230

DL
WL

Figura 11.27.

Modul de funcionare poate fi neles urmrind figura 11.27. Pentru

a nscrie un 1 logic n celul, linia DL trebuie s fie HIGH i tranzistorul
trebuie s fie activat, punnd HIGH pe linia WL. n acest caz tranzistorul
funcioneaz ca un comutator nchis conectnd condensatorul la linia de bit.
Aceast conectare permite ncrcarea condensatorului la o tensiune pozitiv.
Cnd trebuie stocat o valoare 0 logic, linia DL trebuie s fie LOW. Dac
condensatorul reine un 0, el rmne nencrcat, iar n cazul n care reine un
1 condensatorul se ncarc. Cnd linia WL este pus iari pe LOW,
tranzistorul se blocheaz i astfel deconecteaz condensatorul de la linia de
bit, blocnd sarcina electric (1 sau 0) pe condensator.
Pentru a citi dintr-o celul, linia WL primete HIGH tranzistorul se
satureaz, conecteaz condensatorul la linia de bit i astfel i la bufferul de
ieire (amplificator de sens), aa ntruct bitul de date apare pe linia de date
de ieire.
Pentru remprosptarea celulei de memorie, linia WL trebuie s fie
HIGH. Tranzistorul se activeaz conectnd condensatorul la linia de bit.
Bufferul de ieire este validat i bitul de date stocate este aplicat la intrarea
unui buffer de remprosptare. Apoi, aceasta produce o tensiune pe linia de
bit corespunztoare bitului stocat, refcnd astfel sarcina condensatorului.

11.4.2.2 Organizarea unui DRAM

Aplicaia de baz a DRAM-urilor o consituie memoria principal a
calculatoarelor. Diferena dintre DRAM-uri i SRAM-uri const n structura
celulei de memorie. Aa cum s-a vzut, celula de memorie DRAM este
alctuit dintr-un tranzistor i un condensator i este mult mai simpl dect o
celul SRAM. Aceasta permite densiti de integrare mai mari n DRAM-

231

Control si
temporizare
remprosptare

Numrtor
remprosptare

A0/A10
A1/A11
A2/A12
A3/A13
A4/A14
A5/A15
A6/A16
A7/A17
A8/A18
A9/A19

Matrice de memorie
1024linii x
1024 coloane

1024
1 2
1
2
3

1024

Latch
adresa
coloana

Decodor de
coloane

11.4.2.3 Multiplexarea de adres

DRAM-urile folosesc o tehnic, numit multiplexare de adres,
pentru reducerea liniilor de adres. Figura 11.28 arat diagrama bloc a unui
DRAM de 1.048.576 bii (1 Mbit) cu o organizare 1M x 1.
Cele 10 linii de adres sunt multiplexate n timp, la nceputul unui
ciclu de memorie, de semnalele RAS (row address strobe) i CAS (column
address strobe) n dou cmpuri separate de adres de cte 10 bii. Activarea
semnalului de strob a adresei de rnd RAS determin ncrcarea adresei de
linie (10 bii) n registrul de adres de linie. Apoi adresa de coloan (10 bii)
este ncrcat n registrul de adres de coloan prin activarea semnalului de
strob a adresei de coloan CAS. Adresa de linie i adresa de coloan sunt
decodificate pentru a selecta una din cele 1.048.576 adrese (220 = 1.048.576)
din matricea de memorie. Diagrama n timp a semnalelor pentru operaia de
multiplexare de adres este prezentat n figura 11.29.

Decodor de
linie

Linii de
adresa

Selector de
date

1
2
3

Latch
adresa linie

uri, rezultnd capaciti de memorare mai mari pentru anumite dimensiuni

ale circuitului integrat, dei timpul de acces este mult mai mare.
n cazul circuitelor de memorie DRAM, deoarece sarcina stocat n
condensator se va descrca n timp, celula de baz a memoriei necesit o
operaie de remprosptare, pentru a pstra bitul de date stocat. Realizarea
acestei operaii presupune existena unor cicuite mult mai complexe dect
cele folosite intr-un SRAM. n continuare vor fi discutate anumite trsturi
comune pentru cele mai multe circuite DRAM, folosind de exemplu un
DRAM 1Mx1bit.

Amplificatoare i
buffere de
intrare/ieire

DOUT

DIN
1024
CAS

R W

RAS

Figura 11.28

Adrese

Adresa linie

Adresa coloana

RAS

CAS

Adresa liniei este

validata cand
RAS este activ

Adresa colanei
este validata cand
CAS este activ

Figura 11.29.

11.4.2.4 Cicluri de citire i de scriere

La nceputul fiecrui ciclu de scriere sau de citire a memoriei,
semnalele RAS i CAS sunt active (LOW) succesiv, pentru multiplexarea
adreselor de linie i de coloan n registrele corespunztoare. Pentru un ciclu
de citire intrarea R/W este n starea HIGH. Pentru un ciclu de scriere
intrarea R/W este LOW. Aceasta este ilustrat n figura 11.30.

232

233

1 ciclu de citire
Adrese

Adresa coloana

Adresa linie

RAS

CAS

R/W
DOUT

Date valide

Figura 11.30. a) Ciclu de citire.

1 ciclu de scriere
Adrese

Adresa linie

CAS se modific dintre HIGH i LOW. O singur adres de linie este i

rmne selectat att timp ct semnalul RAS este activ. Fiecare CAS
selecteaz succesiv o alt coloan din linia selectat. Astfel dup un ciclu de
acces rapid pe pagin toate adresele din linia selectat pot fi citite sau scrise
din sau n memorie, n funcie de semnalul R/W. Ca exemplu un ciclu de
acces rapid pe pagin pentru DRAM-ul din figura 11.28 necesit ca
semnalul CAS s fie activat de 1024 ori pentru fiecare linie selectat de
semnalul RAS.
Accesarea rapid pe pagin n cazul unei citiri este ilustrat de
diagrama de sincronizare din figura 11.31. Cnd CAS tinde ctre HIGH el
invalideaz ieirile de date. Din aceast cauz tranziia CAS-ului ctre
HIGH trebuie s aib loc numai dup ce datele valide sunt preluate de
sistemul extern.

Adresa coloana
RAS

RAS
CAS

CAS
R/W

R/W
Adrese

DIN

Date
DOUT

Adresa
liniei
li i

Adresa
coloanei 1
Date
valide

Adresa
coloanei 2

Adresa
coloanei 3

Date
valide

Date
valide

Adresa
coloanei n
Date
valide

Figura 11.30. b) Ciclu de scriere.

Figura 11.31

11.4.2.5 Acces rapid pe pagin

ntr-un ciclu normal de scriere sau de citire, descrise anterior,
adresa de linie pentru o locaie particular din memorie este prima dat
ncrcat de semnalul RAS activ-LOW i apoi adresa de coloan pentru
aceea locaie este ncrcat de un semnal CAS activ LOW. Urmtoarea
locaie este selectat din nou prin activarea semnalului RAS urmat de
semnalul CAS i aa mai departe.
O pagin este o seciune de memorie disponibil la o singur
adres de linie i este alctuit din toate coloanele dintr-o linie. Accesul
rapid pe pagin permite operaii de citire sau de scriere rapide, succesive la
fiecare adres de coloan dintr-o linie selectat. Prima dat o adres de linie
este ncrcat activnd semnalul RAS i rmnnd activ n timp ce semnalul

234

11.4.2.6 Cicluri de remprosptare

Aa cum se tie, DRAM-urile sunt bazate pe stocarea sarcinilor pe
condensatoare, pentru fiecare bit din matricea de memorie. Aceast sarcin
se descarc n timp, deci fiecare bit trebuie remprosptat (rencrcat)
periodic, pentru meninerea strii de bit corecte. Tipic un DRAM trebuie
remprosptat n fiecare 8-16ms, dei pentru anumite dispozitive perioada de
remprosptare (timpul maxim n care variaia sarcinii pe condensatorul de
memorare este suficient de mic pentru a nu modifica nivelul logic
determinat de potenialul de pe condensator) poate depi 100ms.
O operaie de citire remprospteaz automat toate adresele din
linia selectat. Nu se poate preciza ns ct de des va aprea un ciclu de

235

citire i astfel utilizatorul nu poate depinde de apariia frecvent a unui ciclu

de citire pentru mpiedicarea pierderii datelor. Din aceast cauz trebuie
implementate n sistemele DRAM cicluri de remprosptarea specifice.
Cele dou moduri de baz pentru operaiile de remprosptare sunt:
remprosptarea n regim de avalan i remprosptarea distribuit. n cazul
remprosptrii n regim de avalan toate liniile din matricea de memorie
sunt remprosptate consecutiv, n fiecare perioad de remprosptare.
Operaile normale de scriere i de citire sunt suspendate n timpul ciclului de
remprosptare n regim de avalan.
n cazul remprosptrii distribuite fiecare linie este remprosptat
n intervale rspndite ntre ciclurile de citire sau de scriere normale.
Exist de asemenea dou tipuri de operaii de remprosptare de
baz: remprosptarea RAS-only i CAS nainte de RAS.
n cazul remprosptrii de tip RAS-only se simuleaz o citire a
memoriei. Este activat numai semnalul RAS iar semnalul CAS rmne
inactiv (HIGH), ceea ce invalideaz ieirile circuitului de memorie. Din
aceast cauz, datele care sunt citite nu sunt depuse pe magistral. Este
folosit un numrtor extern pentru generarea adreselor de linie. Se adreseaz
o linie ntreag, care prin aceast aciune i mprospteaz informaia.
Circuitele de memorie DRAM au inclus o logic proprie pentru
generarea adreselor de remprosptare. Remprosptarea CAS nainte de
RAS este iniializat dac se las activ semnal CAS n momentul n care se
activeaz RAS. Aceast secven activeaz un numrtor de remprosptare
intern, care genereaz adresa liniei ce se remprospteaz. Aceast adres
este comutat cu ajutorul selectorului de date n decodificatorul de linie.

11.4.2.7 Tipuri de DRAM

Acum dup ce au fost prezentate conceptele de baz ale unei
memorii DRAM, vor fi prezentate pe scurt principalele tipuri de DRAM.
Acestea sunt: DRAM cu acces rapid pe pagin (Fast Page Mode DRAM FPM DRAM), DRAM cu validarea separat a circuitelor de ieire
(Extended Data Output - EDO DRAM), EDO DRAM cu regim de lucru n
avalan (Burst Extended Data Output DRAM - BEDO DRAM)) i DRAM
sincron (SDRAM).

236

11.4.2.7.1 FPM DRAM

Operaia de acces rapid pe pagin fost descris mai nainte. Acest

tip de DRAM tradiional a fost cel mai utilizat i a fost tipul de memorie
folosit n calculatoare nainte ca memoria EDO DRAM s fie dezvoltat.
De reinut c o pagin ntr-o memorie corespunde totalitii adreselor de
coloane coninute ntr-o adres de linie.
Aa cum s-a vzut, ideea de baz a FPM DRAM-ului se bazeaz pe
probabilitatea c urmtoarele adrese de memorie, care vor fi accesate sunt n
aceeai linie (pe acelai pagin). Din fericire aceasta se ntmpl n marea
majoritate a cazurilor. FPM-ul economisete timp fa de accesarea simpl,
deoarece n FPM adresa de linie pentru accesarea mai multor adrese de
coloan succesive este specificat o singur odat, n timp ce pentru
accesare simpl, aleatorie, o adres de linie este specificat pentru fiecare
adres de coloan.
De reinut c n cazul unei operaii de citire cu acces rapid pe
pagin semnalul CAS trebuie s atepte n starea activ pn ce data valid
de la o anumit adres este preluat de sistemul extern (ncrcat n UCP).
Cnd CAS nu mai este activ, ieirile de date sunt invalidate. Aceasta
nseamn c urmtoarea adres de coloan nu poate s apar nainte de
transferarea datei din coloana curent n UCP. Acest lucru limiteaz viteza
la care coloanele dintr-o pagin pot fi adresate.
Deci accesri succesive ale aceleiai pagini de memorie presupun
doar selectarea unor adrese de coloan, ducnd la o scdere a timpului de
acces al memoriei. Intuitiv, putem spune c folosirea unui modul FPM se
aseamn cu cutarea ntr-un dicionar. Atta timp ct cuvntul cutat este
pe pagina deschis, gsirea lui este mai rapid, dar cnd avem de ntors
pagini pentru a-l gsi, atunci timpul necesar este mai mare. Pentru modulele
de memorie actuale, timpii de acces furnizai de productorii chip-urilor sunt
cuprini ntre 80 ns i 60 ns, dar n realitate majoritatea chip-urilor lucreaz
la 50-55 ns.

11.4.2.7.2 EDO DRAM

DRAM-ul cu validarea separat a circuitelor de ieire, uneori numit

DRAM cu acces hiper rapid pe pagin, este foarte similar cu FPM DRAMul. Diferena esenial este aceea c n EDO DRAM semnalul CAS nu
invalideaz datele de ieire cnd el intr n stare inactiv, iar data valid de

237

la adresa curent poate fi reinut pn ce semnalul CAS va fi iari activ.

Aceasta nseamn c urmtoarea adres de linie poate fi nscris nainte ca
data valid curent s fie preluat de sistemul extern. Ideea este accelerarea
timpului de acces.
Capacitatea unui modul EDO de a menine datele valide la ieire
chiar i dup ce semnalul CAS devine inactiv permite procesoarelor mai
rapide s-i organizeze timpul mai eficient, realiznd mai multe sarcini fr
a mai atepta dup o memorie mai lent. Astfel, spre exemplu, n timp ce
DRAM-ul EDO gsete o instruciune pentru procesor, acesta din urm
poate s ndeplineasc alte sarcini fr a se ngrijora c instruciunea citit
din memorie devine invalid.

11.4.2.7.3 BEDO DRAM

EDO DRAM-ul cu regim de lucru n rafal este un EDO DRAM cu

capacitate de adres burst. Aa cum s-a artat n cazul memoriilor SRAM
sincrone, caracteristica de adres burst permite generarea intern a mai
multor adrese dintr-o singur adres extern, astfel economisind timp de
acces. Acest concept poate fi aplicat i la BEDO DRAM fcnd posibil ca o
rafal sau o serie de date s fie furnizate dispozitivului care face accesul
(uzual procesorului) ntr-un singur ciclu de acces la memorie. Acest mod de
lucru se bazeaz pe presupunerea c datele sunt cerute de procesor de la
adrese de memorie consecutive ceea ce este, de regul, adevrat.

11.4.2.7.4 SDRAM

Cu toate c modulele de memorie FPM i EDO sunt cele mai

utilizate pentru calculatoarele PC actuale, datorit modului asincron n care
lucreaz, nu pot s fac fa la frecvene ale procesoarelor superioare celei
de 66 MHz (maximum pentru BEDO). DRAM-uri mai rapide sunt necesare
pentru a ine pas cu microprocesoarele, a cror vitez de lucru crete mereu.
DRAM-ul sincron este una din cele mai recente ncercri de a ndeplini
acest lucru. Ca i n cazul RAM-ului static sincron, discutat mai nainte,
operaiile cu memoria DRAM sunt sincronizate cu ceasul de sistem.
Aceleai idei de baz descrise n relaie cu SRAM-ul sincron burst pot fi
aplicate i n cazul SDRAM-ului.

238

Aceast sincronizare face SDRAM-ul total diferit de celelalte tipuri

de DRAM, discutate anterior. Cu memorii asincrone, microprocesorul
trebuie s atepte pn ce DRAM-ul termin cu operaiile sale interne. n
modul sincron DRAM-ul ncarc adrese, date i informaii furnizate de
procesor sub controlul ceasului de sistem. Aceasta permite procesorului
rezolvarea altor probleme, n timp ce sunt n desfurare operaii de citire
sau de scriere a memoriei, dect s atepte pn ce memoria finalizeaz
operaiile interne, aa cum este n cazul sistemelor asincrone.
Fa de memoriile DRAM convenionale care lucreaz n mod
asincron, modulul SDRAM are o intrare de ceas, astfel nct semnalul de
tact care controleaz pas cu pas activitatea microprocesorului, poate de
asemenea s controleze i activitatea memoriei. Acest aspect elibereaz
procesorul de strile de inactivitate, tiind cu siguran c cererea formulat
ctre memorie va primi un rspuns pe care-l va putea prelua la nceputul
unui ciclu de tact. Deoarece lucreaz sincron n raport cu un semnal de tact,
caracteristica principal a unui modul SDRAM nu este timpul de acces ci
frecvena. Pn acum erau frecvent utilizate module SDRAM care suport
microprocesoare la frecvene de pn la 100 MHz, dar n ultimul timp au
fost elaborate module care permit o sincronizare total i cu procesoare ce
opereaz la peste 100 MHz.
Se pot trage urmtoarele concluzii n ceea ce privete memoriile
DRAM, FPM, EDO i SRAM. Primul ciclu de citire este identic pentru toate
tipurile de memorie (50, 60,70 ns). Diferena real se vede din timpul ct
dureaz al doilea, al treilea, al patrulea s.a.m.d. ciclu de memorie.
Tehnologia EDO este un pas nainte fa de cea FPM, permind pentru o
vitez dat a chip-urilor, un acces al CPU la datele din memorie cu 10-15%
mai rapid n cazul chip-urilor EDO dect n cazul chip-urilor FPM. ns,
pentru a beneficia de avantajul oferit de aceast tehnologie, este necesar ca
sistemul s fie proiectat pentru a lucra cu memorii EDO. n sistemele
moderne, care sunt grupate n jurul procesoarelor ce lucreaz la frecvene de
peste 100 MHz, pe lng memoria DRAM (oricare ar fi ea - EDO sau FPM )
mai exist o memorie rapid cache care mbuntete simitor
performanele globale ale sistemului. Cu toate c lucreaz asincron fa de
procesor i nu pot rspunde foarte eficient unor cereri venite de la
procesoare ce lucreaz la frecvene mari, memoriile FPM i EDO sunt nc
frecvent utilizate n arhitecturile actuale ale sistemelor de calcul. Utiliznd
un sistem fr cache, SDRAM propune un sistem semnificativ mai ieftin i
cu performane superioare deoarece memoria SRAM folosit pentru

239

Grila
flotanta
Grila de
control

implementarea cache-ului este mult mai scump raportat la memoria

DRAM.

12-5 Memoriile FLASH

Drena
Simbol
transistor
MOS
Sursa

O memorie ideal are capacitate mare de stocare, este nonvolatil,

informaia poate fi citit i scris de sistemul numeric ce o utilizeaz,
funcioneaz rapid, i are un cost sczut. Tehnologiile tradiionale de
memorie, ca ROM, PROM, EPROM, EEPROM, SRAM, i DRAM
individual manifest una sau mai multe din aceste caracteristici, dar nici una
din aceste tehnologii nu le are pe toate, cu excepia memoriei flash.
Memoriile flash sunt memorii cu citire/scriere, de mare densitate
(mare-densitate neleas ca i capacitate mare de stocare a informaiei
binare), nevolatile, ceea ce nseamn c datele pot fi stocate pe termen foarte
lung n lipsa tensiunii de alimentare. Acest tip de memorie este frecvent
folosit n locul discurilor flexibile sau a discurilor hard de mic-capacitate
n calculatoarele portabile.
Densitatea mare de integrare este realizat n memoriile flash prin
utilizarea unei structuri simple a celulei de stocare, alctuit dintr-un singur
tranzistor MOS cu gril flotant. Informaia stocat se caracterizeaz prin
prezena unei sarcini stocate n grila flotant, n funcie de valoarea logic ce
se dorete a fi memorat.

Multi electroni = incarcare mare

= memorat 0

Figura 11.32.

11.5.2 Funcionarea de baz a memoriei flash

n cazul unei memorii flash se poate discuta de trei operaii de
baz: operaia de programare, operaia de citire i operaia de tergere.
Poarta
flotanta

O celul cu un singur tranzistor dintr-o memorie flash este

prezentat n figura 11.32. Tranzistorul MOS este alctuit dintr-o gril de
control i una flotant, dren i surs. Grila flotant stocheaz electroni
(sarcin), ca rezultat al unei tensiuni suficient de mari aplicat pe grila de
control. Un 0 este stocat cnd exist mai multe sarcini acumulate pe grila
flotant, iar un 1 cnd exist mai puine sarcini sau nu exist sarcin deloc.
Cantitatea sarcinii de pe grila flotant determin dac tranzistorul va
conduce curent de la dren la surs, cnd se aplic o tensiune pozitiv pe
grila de control n timpul unei operaii de citire.

+VD

+VD

+VPROG

a)

11.5.1 Celula de memorie flash

Putini electroni = incarcare mica

= memorat 1

0V

b)

Figura 11.33.

Programarea. Iniial toate celule sunt n starea 1, deoarece

sarcina a fost ndeprtat din fiecare celul n timpul unei operaii de
tergere anterioar. Operaia de programare adug electroni (sarcin) n
grila flotant la acele celule care vor memora un 0 (figura 11.33.a). Nu este
adugat sarcin la acele celule care vor memora un 1(figura 11.33.b).
Aplicarea unei tensiuni pozitive suficient de mari ntre grila de control i
surs, n timpul programrii, atrage electroni ctre grila flotant, aa cum se
vede n figura 11.33.a. Odat programat, o celul poate reine sarcina mai
mult de 100 ani fr nici o tensiune de alimentare extern.
Citirea. n timpul unei operaii de citire, pe grila de control se
aplic o tensiune pozitiv. Dac informaia stocat este 1 logic, tensiunea de

240

241

pe grila de control este suficient de mare nct s deschid tranzistorul. Dac

s-a stocat 0, tranzistorul nu va conduce pentru c tensiunea de pe grila de
control nu e destul de mare nct sa nving negativitatea sarcinii stocate n
grila flotant. Sarcina stocat n grila flotant se comport ca o surs de
tensiune care se opune tensiunii aplicate la grila de control n timpul citirii.
Aadar ncrctura din grila flotant la citirea lui 0 mpiedic tensiunea din
grila de control s ating valoarea de prag pentru deschiderea tranzistorului,
iar sarcina la citirea lui 1 permite tensiunii din grila de control s depeasc
acest prag.
Cnd tranzistorul se deschide, apare un curent ntre drena i sursa
tranzistorului celulei. Prezena acestui curent indic 1 pentru informaia
memorat, iar absena lui indic 0. Aceast idee este ilustrat n figura
11.34.
+VD

O schem simplificat a celulelor de memorie flash este prezentat

n figura 11.36. Se acceseaz o singur linie o dat. Cnd o celul n timpul
operaiei de citire este activ (stocheaz 1), prin linia de bit corespunztoare
circul un curent care va produce o cdere de tensiune pe rezistena activ.
Cderea de tensiune este comparat printr-un circuit comparator cu o
tensiune de referin i la ieire se va obine 1 logic. Daca celula stocheaz
0, atunci prin linia de bit nu circul curent sau circul un curent foarte mic
iar la ieirea comparatorului va apare un nivel opus celui din cazul
precedent, adic 0 logic.
+V

+V

Rezistenta
activa

+VD
Linie bit 0

Referinta

Comparator

Iesire date 0
Linie bit m

+VREAD

Comparator

Iesire date m

DLm

DL0
+VREAD

Referinta

Selectie linie 0

WL0

0V

0V

Selectie linie 1

WL1

Figura 11.34.

tergerea. n timpul operaiei de tergere, sarcina stocat este

ndeprtat din celulele de memorie. Sursei tranzistorului i se aplic o
tensiune pozitiv fa de grila de control, tensiunea gril surs fiind n acest
caz opus ca polaritate celei folosite la programare. Aceast tensiune
respinge electronii din grila flotant eliminnd sarcina stocat, ca n figura
11.35. O memorie flash este ntotdeauna tears nainte de a fi programat.

Selectie linie n

WLn

Selectie coloana 0

Selectie coloana m

Figura 11.36.

11.5.3 Comparaie ntre memoriile flash i alte memorii

Flash vs. ROM, EPROM i EEPROM

0V

+VERASE

Figura 11-35

242

Memoriile de tip ROM au densitate de integrare mare i sunt

dispozitive nevolatile. Coninutul unei memorii ROM, odat programat nu
poate fi alterat. Programarea iniial este consumatoare de timp i este un
proces care cost.
Dei memoria EPROM este de densitate mare, nevolatil, ea poate
fi tears numai prin ndeprtarea din sistem i utilizarea unei surse de

243

radiaii ultraviolete. Reprogramarea memoriei se poate face numai cu

echipament specializat.
Memoria EEPROM are celula mult mai complex dect memoria
ROM sau EPROM, densitate mai mic, dar poate fi reprogramat fr s fie
ndeprtat din sistem. Datorit densitii mai sczute, costul pe bit este mai
mare dect n cazul memoriilor ROM i EPROM.
O memorie flash poate fi reprogramat n interiorul sistemului fiind
un dispozitiv cu citire/scriere. Densitatea memoriei flash se poate compara
cu cea a memoriilor ROM i EPROM deoarece toate au celule cu un singur
tranzistor. O memorie flash (ROM, EPROM sau EEPROM) e nevolatil,
fapt care permite pstrarea datelor i cnd sistemul este deconectat.

Flash vs. SRAM

Aa cum se tie, memoriile cu acces aleator statice sunt dispozitive
cu citire/scriere volatile. O memorie SRAM este necesar s fie alimentat
permanent pentru a putea reine datele stocate. n multe aplicaii, pentru a
preveni pierderile de date la deconectarea sistemului, se folosete o baterie
de siguran. Oricum, bateria se poate defecta, deci nu se poate garanta o
protecie perfect a datelor ntr-o memorie SRAM. Dat fiind faptul c
celulele de memorie SRAM au la baz circuite bistabile care conin multe
componente electronice, densitatea de integrare este relativ mic.
O memorie flash este i o memorie de tip citire/scriere, dar spre
deosebire de una SRAM este nevolatil. De asemenea are o densitate de
integrare mai mare dect una SRAM.

Flash vs. DRAM

Memoriile cu acces aleator dinamice sunt dispozitive cu
citire/scriere, volatile i cu densitate de integrare mare. Memoriile DRAM
au nevoie nu numai de o alimentare continu pentru a reine datele ci i de o
remprosptare frecvent a datelor stocate.
Memoriile flash au o densitate mai mare dect memoriile DRAM
pentru c celula de memorie flash este format dintr-un singur tranzistor i
sarcina stocat nu trebuie reinprosptat, pe cnd o celul DRAM este
alctuit dintr-un tranzistor i un condensator care trebuie rencrcat. De
regul, o memorie flash consum mai puin dect una echivalent DRAM i
poate fi folosit n unele situaii n loc de disc hard.

244

11.6 Extinderea memoriei

Prelucrarea i stocarea datelor se realizeaz de regul n
configuraii de 8, 16, 32 sau 64 de bii iar capacitile de memorare necesare
se pot apropia de 1 GB (un giga-octet). Configuraia tipului de memorie
disponibil s-ar putea s nu ndeplineasc aceste condiii. Este necesar n
aceste condiii construirea unor reele complexe de memorii prin extinderea
att a lungimii cuvntului ct i a numrului de locaii.

11.6.1 Extinderea lungimii cuvntului de memorie

Magistrala
de adresa

16 biti

ROM
65536 x 4

Magistrala
de date

4 biti

Magistrala
de control
Magistrala
de adresa

16 biti

ROM
65536 x 4

Magistrala
de date

4 biti

Magistrala
de control

Figura 11.37 a)

Pentru a extinde lungimea cuvntului de memorie, trebuie crescut

numrul de bii din magistrala de date. De exemplu un cuvnt cu lungimea
de 8 bii se poate obine folosind dou memorii de 4 bii fiecare aa cum se
vede n figura 11.37.a. Aa cum se poate vedea n partea (b), adresa de 16
bii este conectat la ambele memorii astfel nct se obine acelai numr de
adrese (216=65 536) ca i adresa de memorie individual. Cele doua
magistrale de date de 4 bii se combin i se formeaz o magistral de 8 bii.
Cnd este selectat o adres, pe magistrala de date se obin 8 bii - cte patru
din fiecare memorie.

245

Magistrala
de adresa

16 biti

Magistrala
de date

ROM
65536 x 4

Magistrala
de control

4 biti

Magistrala
de adrese

8 biti

ROM
65536 x 4

0
65.535

O0
O1
O2
O3
O0
O1
O2
O3

A15

Magistrala
de date

16 biti

ROM 1

A0

EN

&

ROM 2

4 biti
A

0
65.535

Figura 11.37 b)

n continuare se va detalia extinderea unei memorii 65536 x 4

(figura 11.38.) la una 65536 x 8.
A0

ROM
64Kx4

0
A
65.535

&

EN

Figura 11.39.

Pentru a forma o memorie ROM 64k x 16 este nevoie de patru

memorii ROM 64k x 4 legate ca n figura 11.40.
A0

O0
Adresa

Magistrala
de control

O1
O2

Iesiri
de
date

Magistrala de adrese

A15
16 bii

ROM 1
64k x 4

16 bii

ROM 2
64k x 4

16 bii

ROM 3
64k x 4

16 bii

ROM 4
64k x 4

O3
4 bii

A15
&

Activare
chip

E0

EN

4 bii
&

EN

4 bii
&

EN

4 bii
&

EN

&
EN

E1

Figura 11.38

Doua memorii ROM 64k x 4 se conecteaz ca n figura 11.39. Se

poate observa c o adres specificat este accesat n acelai timp n
memoria ROM1 i ROM2. Cei patru bii ai unei adrese specificate ai
memoriei ROM1 i cei patru bii corespunztori ai celei ROM2 sunt
conectai n paralel i formeaz pe magistrala de date un cuvnt de lungime
8 bii. Se poate observa de asemenea c dac se aplic un nivel LOW la linia
de validare E, care formeaz o magistrala de control simpl, se activeaz
ambele memorii.

246

Magistrala de control

Figura 11.40.

Magistrala
de date
16 bii

O memorie ROM are numai date de ieire pe cnd una RAM are
att date de ieire ct i de intrare. Pentru extinderea lungimii cuvntului de
memorie ntr-o memorie RAM (SRAM sau DRAM), datele de la intrare i
datele de la ieire formeaz o magistral de date. Deoarece pentru datele de
intrare i ieire se folosesc aceleai linii este nevoie s se foloseasc buffere
cu trei stri. Majoritatea memoriilor RAM au pe intrri i pe ieiri circuite
cu trei stri. n figura 11.41 este exemplificat extinderea lungimii
cuvntului de memorie ntr-o memorie RAM.
Folosind memorii SRAM de 1M x 4 se poate implementa o
memorie SRAM de 1M x 8.

247

RAM 2m x 2n

Magistrala de
adrese

RAM 1
2m x n

m bii

Date de
I/O

m bii

n bii

RAM 2M x 8

Magistrala
de adrese
20 bii

RAM 2
2m x n

Date de
I/O

RAM
1M x 8

8 bii

20 bii

Magistrala
de adrese
21 bii

8 bii

EN

Magistrala
de date

n bii

RAM 1
1M x 8

Magistrala
de date

Magistrala
de control

Magistrala
de control

Magistrala
de adrese
20 bii

Magistrala
de date

Figura 11.41.

RAM
1M x 8

20 bii
Magistrala
de date

Pentru aceasta dou memorii 1M x 4 SRAM se conecteaz ca n

diagrama bloc din figura 11.42.
Magistrala A0
de adrese A
19

EN

8 bii

8 bii
a)

SRAM 1
A

19

0
1.048.575

Date de
I/O

0
19

0
1.048.575

Date de
I/O

Magistrala E
de control R/W
Magistrala
de date

Figura 11.42.

11.6.2 Extinderea capacitii memoriei

Cnd se expandeaz memoriile pentru a mri capacitatea, se
mrete numrul de adrese. Pentru aceasta trebuie crescut numrul biilor de
adrese aa cum se arat n figura 11.43, (unde o memorie 2M x 8 RAM este
obinut din dou de 1M x 8).

b)
Figura 11.43.

SRAM 2
A

8 bii

RAM 2
1M x 8

Fiecare memorie individual are 20 de bii de adres pentru selecia

celor 1 048 576 adrese ale sale, aa cum se arat n partea (a). Memoria
expandat are 2.097 152 adrese i de aceea este nevoie de 21 de bii de
adres, aa cum se vede n partea (b). Al 21-lea bit de adres este folosit
pentru a activa chip-ul de memorie adecvat. Magistrala de date pentru
memoria extins rmne de 8 bii.
Pentru a implementa o memorie de 1M x 4 se pot folosi memorii de
512k x 4 RAM.
A0
Magistrala
de adrese A18
20 bii
A19

RAM 1
A

18

E0
E1 &

EN

RAM 2
A

18

Magistrala
de control

0
524.287

DI/O0
DI/O1
DI/O2
DI/O3

Magistrala
de date
4 bii

524.287
1.048.575

E0
E1 &

EN

Figura 11.44.

Adresarea extins se obine conectnd intrarea de validare a chipului (E0) la linia de adres A19, aa cum se vede n figura 11.44. Intrarea E1
se folosete ca intrare de activare pentru ambele memorii. Cnd pe linia de
adres A19 avem semnal LOW, se selecteaz RAM1 (RAM2 este
dezactivat) i liniile de adrese de nivel sczut (A0-A18) acceseaz fiecare

248

249

adres din RAM 1. Cnd pe linia A19 avem semnal HIGH, RAM2 este
activat de ctre un semnal LOW obinut dup un inversor (RAM1 este
dezactivat) i adresele de nivel sczut (A0-A18) acceseaz fiecare adres
din RAM2.

11.6.3 Memoriile SIMM i DIMM

SIMM-ul (Single In-line Memory Modules) a fost dezvoltat cu
scopul de a fi o soluie simpl pentru upgrade-urile de memorie. Circuitele
integrate sunt grupate pe o riglet de circuit imprimat ce poate fi uor
instalat/dezinstalat n soclurile speciale cu care este prevzut placa de
baz. Aceste riglete sunt de fapt plci mici de circuite n care chip-urile de
memorie (circuitele integrate) sunt montate cu intrrile i ieirile conectate
la un conector situat pe marginea plcii.

Modulele DIMM (Dual In-line Memory Modules) seamn cu cele

SIMM numai c asigur o cretere a densitii de memorie printr-o cretere
relativ mic a dimensiunii fizice. Diferena cea mai important este c
modulele DIMM au intrrile i ieirile distribuite pe ambele fee ale plcii
pe cnd cele SIMM folosesc numai o fa. Cele mai cunoscute configuraii
de module DIMM sunt cele cu 72, 100, 144 i 168 de pini care pot lucra cu
magistrale pe 32 i 64 de bii. n general capacitatea modulelor DIMM se
ncadreaz n intervalul 4 Mb i 512 Mb. DIMM-ul a fost folosit mai nti pe
sistemele MacIntosh, dar prin dezvoltarea sistemelor PC n jurul
magistralelor de date pe 64 bii, este folosit mai nou ca opiune i n
calculatoarele de tip PC a cror plac de baz are un soclu corespunztor.
Un DIMM este echivalent cu o pereche de SIMM-uri dar folosete mai puin
spaiu. DIMM-ul are o magistral de date de 64 pini (72 varianta cu paritate)
fa de 32 pini ct este limea magistralei de date a unui modul SIMM (36
varianta cu paritate). n general modulele DIMM sunt mai rapide dar se pot
instala numai pe calculatoarele din ultima generaie, care sunt proiectate
special pentru acest tip de module.
Modulele SIMM i DIMM se introduc n locaurile (conectori) de
pe plac aa cum este artat n figura 11.46 (exist mai multe locauri pentru
realizarea extinderea memoriei). Locaurile pentru modulele SIMM i
DIMM difer i nu se pot interschimba.

Figura 11.45.

Modulele SIMM se clasific n module cu 30 de pini i cu 72 de

pini. Aceste module sunt reprezentate n figura 11.45. Dei capacitile
disponibile pentru modulele SIMM variaz ntre 256 Kb i 32 Mb, diferena
ntre cele doua configuraii cu 30 i 72 de pini este mrimea magistralei de
date. n general un modul SIMM cu 30 de pini este proiectat pentru
magistrale de date pe 8 bii i de aceea e nevoie de mai multe module pentru
a manipula mai multe date. PC-urile moderne au socluri concepute pentru
instalarea modulelor SIMM de 72 pini, fa de soclurile de pe plcile de
baz mai vechi (sistemele cu procesor 286 sau 386) care sunt concepute
pentru SIMM-uri pe 30 pini. Trecerea de la modulele pe 30 pini la cele pe
72 pini a permis implementarea eficient a magistralei de date pe 32 bii.
Modulele SIMM cu 72 de pini pot lucra cu magistrale pe 32 de bii, deci
pentru a obine o magistrala de date pe 64 de bii avem nevoie de o pereche
de module SIMM

250

Figura 11.46.

Componentele de memorie sunt extrem de sensibile electrostatic.

La manipularea memoriilor se recomand respectarea urmtoarele
instruciuni:
nainte de manipulare este necesar descrcarea electrostatic a
corpului prin atingerea de o suprafaa impmntat sau se va purta
o curea elastic conectat la mpmntare.
Componentele nu se vor scoate din punga antistatic pn nu este
pregtit totul pentru instalare.
Nu se vor aeza componente pe pung deoarece numai interiorul
este antistatic.

251

n timpul manipulrii, memoriile SIMM i DIMM se vor prinde de

margine sau de suportul de fixare. Nu se atinge placa
componentelor sau marginea cu pinii conectori.
Nu se va glisa niciodat nici un component pe nici un fel de
suprafa.
Cnd se instaleaz un modul SIMM sau DIMM se vor respecta
regulile prezentate mai sus, dup care se parcurg urmtorii pai:
se aliniaz pinii modulului cu cei ai conectorului.
se apsa ferm modulul pana s-a aezat bine n conector.
n general la introducerea corect zvoarele din capetele
conectorilor se vor aeza n locaul lor. De asemenea, la dezinstalare, aceste
zvoare elibereaz modulul pentru a putea fi scos din conector.

sunt scoase printr-un semnal SO (deplasare ieire) datele rmase n

interiorul registrului se mut automat spre ieire. ntr-un registru FIFO
asincron datele de ieire sunt scoase independent de datele de la intrare,
folosindu-se dou ceasuri separate.
Registru de deplasare
Intrare
X
X
X
0
0
X
X
1
1
0
X
1
1
1
0
0
0
1
1
X = bii de date necunoscui

X
X
X
X
0

Registru de deplasare de tip FIFO

Intrare
Ieire
0
0
1
1
0
1
1
1
0
0
0
1
1
0
- = poziii goale

Ieire

Figura 11.47.
Matricea de memorie stocheaza
64 de cuvinte de 4 biti
Registru de deplasare de 64 bii

11.7 Tipuri speciale de memorie

n acest capitol sunt tratate memoriile de tipul primul intrat
primul ieit (FIFO), ultimul intrat primul ieit (LIFO), stiva de memorie i
memoria cu circuit cu cuplaj de sarcin.

Date de
intrare

I0
I1
I2
I3

Buffer de
ieire

Registru de deplasare de 64 bii

O0
O1
O2
O3

Date de
ieire

Registru de deplasare de 64 bii

Linii de
control
Intrri valide (OR)
Deplasare intrare
(SI)

11.7.1 Memoriile FIFO

Registru de deplasare de 64 bii

Buffer de
intrare

Logica de
control
pe intrare

Linii de
control
Registru de
marcare
i control

Logica de
control
pe ieire

Ieiri valide (OR)

Deplasare ieire

Figura 11.48.

Acest tip de memorii este format printr-o conectare

corespunztoare a mai multor regitrii de deplasare. Termenul de FIFO se
refer la operaia de baz a acestui tip de memorie; primul bit de date scris
n memorie este i primul citit.
O diferen important ntre un registru de deplasare obinuit i
unul FIFO e ilustrat n figura 11.47. ntr-un registru obinuit bitul de date
se mic n registru doar la introducerea de noi date; ntr-unul FIFO, bitul de
date se deplaseaz imediat n registru spre bitul liber situat imediat n
dreapta.
Figura 11.48 reprezint diagrama bloc a unei memorii FIFO seriale.
Acest tip particular de memorie are patru regitrii de date pe 64 bii, n
paralel i un registru de control pe 64 bii (registru marker). Cnd se
introduc datele printr-un impuls pe SI (deplasare intrare) acestea se mut
automat sub controlul registrului marker n locaia liber cea mai aproape de
ieire. Datele nu pot depi poziii ocupate. Oricum, cnd datele de ieire

252

11.7.1.1 Aplicaii FIFO

Un domeniu important pentru aplicaiile folosind regitrii FIFO
este cazul comunicrii dintre dou sisteme cu frecvene diferite. Datele se
pot introduce ntr-un registru FIFO cu o frecven i scoate cu alta. Figura
11.49 ilustreaz modul n care un registru FIFO poate fi folosit n asemenea
situaii.
Rat de date - neregulat

Registru FIFO

Figura 11.49. a)

253

Rat de date - constant

Rat de date - sczut

Rat de date - ridicat

Registru FIFO

Figura 11.49. b)

Rat de date - constant

Rat de date - burnst

Registru FIFO

noul octet de date este ntotdeauna ncrcat n registrul din vrful stivei iar
octeii stocai sunt mpini mai adnc n stiv. Titlul de stiv push-down este
dat de acest caracteristic.
Primul octet de date pus n stiv

Al doilea octet de date pus n stiv

Al treilea octet de date pus n stiv

Figura 11.49. c)

Rat de date - burnst

Rat de date - constant

Registru FIFO

Figura 11.49. d)

Figura 11-51.

11.7.2 Memoriile LIFO

Memoriile de tip ultimul intrat primul ieit (LIFO) sunt folosite n
aplicaii care folosesc microprocesoare i alte sisteme de calcul. Permite
datelor s fie stocate i apoi folosite n ordine invers adic, ultimul octet de
date care este stocat va fi primul folosit.

11.7.2.1 Stive de regitrii

Octeii sunt extrai n ordine invers. Ultimul octet introdus este

ntotdeauna n vrful stivei astfel nct atunci cnd este scos din stiv,
cellalt octet, situat sub el, i va lua locul. Acest proces este explicat n
figura 11.52.
Ultimul octet de date scos din stiv
1

O memorie LIFO se refer, n general, la o operaie de push-down

ntr-o stiv. n unele sisteme memoria este implementat cu un grup de
regitrii ca n figura 11.50. O stiv poate fi constituit dintr-un anume numr
de regitrii dar primul registru se numete vrful stivei.
1

Al doilea octet de date scos din stiv Primul octet de date scos din stiv

Figura 11-52.

Top of stack

11.7.2.2 Stiva RAM

2

Registrul n

Figura 11.50.

Pentru a ilustra principiul un octet de date este ncrcat n paralel n

vrful stivei. Fiecare octet nou introdus va mpinge precedentul octet nspre
registrul urmtor. Acest lucru este artat n figura 11.51. Se poate observa c

254

Alt tip de acces la memoria LIFO folosit n sistemele cu

microprocesoare este alocarea ca stiv a unei poriuni din memoria RAM n
locul unui set dedicat de regitrii. Aa cum s-a observat ntr-o stiv de
regitrii datele se mic n sus sau n jos dintr-o poziie spre cealalt. ntr-o
stiv RAM datele nu se mic propriu-zis ci doar vrful stivei se mic sub
controlul unui registru numit indicator de stiv.

255

16 bii de adres (hexazecimal)

0000

Seciune
din RAM

0001
0002
0003
0004
0005

Pointer
stiv
FFEE

0006
0007

Pointer
stiv
Vrful
stivei FFEC

Vrful
stivei

FFF9
FFFA

Figura 11-54. (a) Pointerul iniial al stivei este

FFFB

FFEE i cuvntul de date 0001001000110100

(1234) este plasat n stiv

FFFC
FFFD
FFFE
FFFF

Figura 11.53.

Se consider o memorie cu acces aleator organizat n octei, ceea

ce nseamn c fiecare adres conine opt bii, reprezentat n figura 11.53.
Adresa binar 0000000000001111 de exemplu, poate fi reprezentat n
hexazecimal ca 000F. O adres de 16 bii poate s aib ca valoare
hexazecimal minim 0000(16) i ca valoare maxim FFFF(16). Cu aceast
notaie un vector de memorie de 64Kb poate fi reprezentat ca n figura
11.53. Cea mai mic adresa de memorie este 0000(16) iar cea mai mare este
FFFF(16).
Se consider c o poriune de memorie RAM este folosit ca stiv.
Un registru separat, indicatorul de stiv, conine adresa vrfului stivei, aa
cum arat figura 11.54. Pentru adresele binare se folosete o reprezentare
hexazecimal cu 4 cifre. n figur adresele sunt alese astfel nct s
constituie un exemplu ct mai elocvent.
Dac se iniializeaz introducerea unor date, indicatorul de stiv
este poziionat la adresa FFEE(16), corespunztoare vrfului stivei din
figura 11.54.a. Urmeaz apoi micorarea acestuia cu doi pn se ajunge la
FFEC(16). Se mut astfel vrful stivei la o adresa de memorie mai mic, ca
n figura 11.54.b. Se poate observa c vrful stivei nu este static, ca n cazul
stivelor cu regitrii fici, ci se mic n jos n memoria RAM (spre adrese
mai mici) odat cu introducerea datelor. Figura 11.54.b arat introducerea n
stiv a doi octei (un cuvnt). Dup ce cuvntul este stocat vrful stivei se
fixeaz la FFEC(16).

256

Figura 11-54. (b) Pointerul stivei este

decrementat cu 2

Figura 11.55 ilustreaz extragerea datelor dintr-o stiv RAM.

Ultimul cuvnt memorat este primul citit din stiv. Indicatorul de stiv, care
este la FFEC, este incrementat cu doi pn la adresa FFEE(16) ca n partea
(b) a figurii.

Pointer
stiv
FFEC

Vrful Pointer
stivei
stiv
FFEE

Figura 11-55. (a) Pointerul stivei este FFEC ..

0
0

Vrful
stivei

Figura 11-55. (b) Pointerul stivei este incrementat

cu 2..

De reinut c memoriile RAM sunt nedistructive cnd se citete aa

c dup o operaie de citire cuvintele rmn n memorie. Un cuvnt de date
va fi distrus doar cnd peste el se scrie alt cuvnt.
O stiv RAM poate avea orice adncime, depinznd de numrul de
adrese de memorie alocat n acest scop.

11.7.3 Memoriile cu circuite cu cuplaj de sarcin (CCD)

Memoriile cu circuite cu cuplaj de sarcin stocheaz datele ca fiind
sarcini ale unor condensatoare. Spre deosebire de memoriile RAM dinamice
celulele de memorie nu conin tranzistoare. Principalul avantaj al CCDurilor este densitatea mare.
Memoriile CCD sunt alctuite din linii lungi de condensatoare cu
semiconductori numite canale. Datele sunt introduse n canal serial, pentru 0

257

corespunznd o sarcin mic iar pentru 1 o sarcin mare. Aceste pachete de

sarcini sunt deplasate apoi de-a lungul canalului sub aciunea unui semnal de
ceas odat cu introducerea de noi date.
La fel ca la memoriile DRAM sarcinile trebuie remprosptate
periodic. Acest lucru se realizeaz prin deplasarea serial a pachetelor de
sarcini printr-un circuit de mprosptare. Figura 11.56 explic conceptul de
baz al canalelor cu CCD. Deoarece datele sunt deplasate serial prin canale
timpul de acces n memoriile CCD este mare. irurile CCD se folosesc la
camerele video moderne pentru captura de imagini video sub forma de
sarcini induse.

discuri cu mii de rotaii pe minut. ntre discuri exist un spaiu n care intr
un bra servodinamic care are ataat un cap de citire/scriere magnetic, aa
cum apare n figura 11.57. Pentru ambele fee ale discurilor este prevzut
cte un cap de citire/scriere, deoarece datele se nregistreaz pe ambele fee.
Braul servodinamic sincronizeaz toate capetele de citire/scriere astfel c se
pstreaz alinierea perfect a acestora n timpul parcurgerii suprafeei
discurilor, la o distana de o fraciune de milimetru de disc. O mic particul
de praf ar putea distruge capul determinnd distrugerea suprafeei discului.
Ax
Platan

Substrat

Figura 11-56.

Brae
actuator
Capete de
Citire/Scriere
Carcas

11.8 Stocare magnetic i optic

n acest capitol sunt prezentate caracteristicile de baz ale
discurilor magnetice, benzilor magnetice, discurilor magneto-optice i
discurilor optice. Aceste medii de stocare sunt foarte importante n special
pentru aplicaiile n industria calculatoarelor, fiind folosite ca dispozitive
nevolatile de stocare a datelor i programelor.

11.8.1 Stocarea magnetic

11.8.1.1 Discurile hard magnetice

Calculatoarele folosesc ca dispozitiv de stocare intern discul hard.
Discurile hard sunt discuri din aliaj de aluminiu sau amestec de sticl i
ceramic acoperit de o suprafa magnetic. Sunt realizate de regul n dou
variante: cu diametrul de 5.25 inch i 3.5 inch. Exista ns i variante de
1.75 i 2.5 inch. Un disc hard este nchis ermetic meninnd discurile ferite
de praf.
De regul discul hard este alctuit din dou sau mai multe discuri
suprapuse ca ntr-o stiv montate pe un ax comun care nvrte ansamblul de

258

Figura 11.57.

11.8.1.1.1 Principiul de baz al funcionrii unui cap citire/scriere

Discul hard este un dispozitiv cu acces aleator deoarece poate

accesa datele stocate oriunde pe disc n orice ordine. n figura 11.58 este
exemplificat operaia de citire/scriere pe o suprafa magnetic. Direcia
sau polarizarea magnetic a suprafeei discului este controlat de ctre
direcia liniilor de flux magnetic (cmp magnetic) produs de capul de scriere
n acelai sens cu direcia unui impuls de curent din nfurare. Acest flux
magnetic magnetizeaz o mic poriune din suprafaa discului n direcia
cmpului magnetic. O poriune magnetizat cu o anumit polaritate
reprezint 1 binar iar alta de polaritate opus reprezint 0 binar. Cnd o
poriune de pe suprafaa discului este magnetizat rmne aa pn este
nscris cu un cmp magnetic de polaritate opus.

259

Impuls de
tensiune

Curent de
scriere

Cap de
citire

Cap de
scriere

Pistele colorate formeaz un

cilindru
Pista n

Pista 3
Pista 2
Pista 1

Pist

Suprafa
magnetic
Figura 11-58.

Cnd suprafaa magnetic traverseaz zona din faa capului de

citire poriunile magnetizate produc cmpuri magnetice n capul de citire
care vor induce un curent n spir. Polaritatea acestui curent depinde de
direcia poriunii magnetizate i indic dac bitul stocat este 1 sau 0.
Capetele de citire/scriere sunt de obicei cuplate ntr-un singur dispozitiv.

11.8.1.1.2 Structura discului hard

Discul hard este organizat n piste i sectoare aa cum se vede n

figura 11.59 .a. Fiecare pist este mprit ntr-un numr de sectoare i
fiecare pist i sector are o adres fizic ce este folosit de sistemul de
operare pentru a localiza o anumit dat. De regul discul hard are de la
cteva sute la cteva mii de piste. Aa cum se poate i observa n figur
exist un numr constant de piste pe sector, sectoarele exterioare avnd o
suprafa mai mare dect sectoarele interioare. Aranjarea pistelor i a
sectoarelor pe un disc poart numele de format.
Figura 11.59 .b ilustreaz o stiv a unui disc hard. Hard disk-urile
difer n funcie de numrul de discuri din stiv fiind obligatoriu s aib cel
puin dou. Totalitatea acelorai piste de pe fiecare disc reprezint un
cilindru.

260

Sector
Figura 11.59.

11.8.1.1.3 Performanele discului hard

Performanele unui disc hard sunt date de anumii parametri de

baz. Operaia de cutare este deplasarea capului de citire/scriere pe pista
dorit. Timpul mediu de cutare este timpul mediu de execuie al unei
operaiuni de cutare.
Perioada de laten este timpul necesar sectorului dorit s ajung
n dreptul capului de citire/scriere cnd acesta se afl pe pista dorit. Cazul
cel mai nefavorabil este atunci cnd sectorul dorit tocmai a trecut de capul
de citire/scriere. Este necesar ca sectorul sa fac aproape nc o rotaie
pentru a ajunge din nou n dreptul capului. Perioada medie de laten
semnific intervalul de timp n care discul realizeaz o jumtate de rotaie.
Este evident c perioada de laten depinde de viteza de rotaie a discului.
Viteza de rotaie a discului difer de la disc la disc dar de regul este de
3600 rpm, 4500 rpm, 5400 rpm i 7200 rpm. Unele discuri recente se rotesc
cu 10.033 rpm i au o perioada medie de laten de 3 ms.
Suma timpului mediu de cutare i perioada medie de laten
reprezint timpul de acces al discului. De regul timpul de acces al unui disc
hard este de 7 pn la 14 ms.
Pe un hard disc datele sunt stocate sub form de fiiere. Cel care se
ocup cu localizarea fiierelor pe hard disc este driver-ul unitii de hard
disc (uneori se refer la BIOS). Driver-ul i sistemul de operare pot accesa
pentru a localiza fiierele dou tabele. Primul tabel se numete Tabelul de
Alocare al Fiierelor (FAT). FAT-ul arat ce conin anumite fiiere asignate
lor i indic sectoarele defecte i cele intacte. Al doilea tabel este Directorul

261

Rdcin care conine numele, tipul, timpul i data creri, numrul

clusterului de pornire pe discul hard i alte informaii despre fiier.

Discurile Zip au capacitate de stocare de 100 Mb, de aproximativ 69 de ori

mai mare dect a dischetelor care au 1.44 Mb. n figura 11.61 este
reprezentat o unitate extern de Zip i caseta corespunztoare.

11.8.1.2 Discurile flexibile

11.8.1.4 Uniti Jaz
Numele de disc flexibil (disc floppy) este dat de materialul din care
este fcut discul; un material plastic flexibil acoperit de un strat magnetic pe
ambele fee. Primele discuri flexibile erau cu diametrul de 5.25 inch i erau
nchise n carcase semiflexibile. Discurile flexibile actuale sau dischetele au
diametrul de 3.5 inch i sunt nchise ntr-o carcas rigid aa cum se poate
vedea n figura 11.60. Un oblon cu resort nchide fereastra de acces i
rmne nchis pn cnd discul este introdus n unitate. Butucul metalic are
dou guri, una pentru a centra discul i alta pentru a nvrti discul fr
carcasa de protecie. Este evident c discurile flexibile sunt discuri
detaabile spre deosebire de discurile hard. Discurile flexibile sunt formatate
n piste i sectoare asemntoare discului hard doar c acestea vor fi n
numr mai mic. Dischetele cu densitatea de 1.44 Mb au 80 de piste pe o fa
i 18 sectoare. Odat cu apariia altor tipuri de discuri detaabile ca de
exemplu Zip, dischetele au intrat ntr-o puternic competiie cu acestea dar
costul lor mic le face s fie competitive pentru aplicaii mici de stocare.
Fereastr de acces

Alt tip de dispozitiv magnetic detaabil de stocare este unitatea Jaz

care seamn cu un disc hard, doar c cele dou discuri sunt situate ntr-o
caset detaabil protejat mpotriva prafului. Casetele Jaz au capaciti de
stocare de la 1 la 2 Gb. n figura 11.62 sunt reprezentate casete i o unitate
Jaz.

Figura 11-61.

Figura 11-62.

Priz metalic
Invelitoare

Ui cu arc

Disc
Orificiu de protecie
la scriere

Figura 11-60.

11.8.1.3 Uniti Zip

Unitile Zip sunt un tip de dispozitive de stocare magnetic i
reprezint practic nlocuitorul discurilor flexibile de capacitate limitat.
Asemeni discului flexibil, discul Zip, este un disc flexibil nchis ntr-o
carcas rigid de aproximativ aceeai dimensiune cu cea a dischetei dar mai
groas. Discul Zip este mai rapid dect discul flexibil pentru c viteza de
rotaie este de 3000 rpm fa de cea a dischetei care se rotete cu 300 rpm.

262

11.8.1.5 Alte tehnologii pentru uniti detaabile

Ca i completare la mai popularele uniti detaabile Zip i Jaz
merit menionate nc cteva astfel de dispozitive. Trebuie reinut c
tehnologia se dezvolt att de repede nct la momentul n care vei citi
aceast carte tehnologia va fi mai dezvoltat.
Unitile SuperDisk folosesc att dischete de 120 Mb ct i dischete
de 3.5 inch cu capacitatea de 1.44 Mb. Unitatea SparQ folosete casete de 1
Gb iar unitatea SyJet accept casete de 1.5 Gb. O diferen ntre unitatea Jaz
de 1 Gb i cea SparQ este aceea ca SparQ este o unitate strict extern care se
conecteaz la calculator prin portul serial, n timp ce unitatea Jaz este
disponibil att n varianta intern ct i extern.

11.8.1.6 Banda magnetic

263

Banda se folosete pentru copii de siguran i este mai nceat

dect discurile deoarece datele sunt accesate serial i nu aleator ca la discuri.
Sunt disponibile diverse tipuri de benzi: QIC, DAT, de 8 mm i DLT.
QIC este abrevierea de la caseta de un sfert de inch i seamn mai
mult cu o caset audio cu dou bobine n interior. Standardele QIC au 326
pn la 72 piste i pot stoca de la 80 Mb la 1.2 Gb. Ultimele standarde, cum
ar fi Travan, au mrit lungimea i limea benzii ajungndu-se la capaciti
de 4 Gb. Unitile de band QIC folosesc sisteme de citire/scriere care au un
singur cap de scriere i unul de citire pe fiecare fa. Acest lucru permite
unitii de band s verifice datele scrise indiferent de sensul n care se
mic banda. La nregistrare banda se mic cu aproximativ 100
inch/secund aa cum se observa n figura 11.63.
DAT este o prescurtare de la banda audio digital folosind o
tehnic numit nregistrare n spiral. Unitile DAT ofer capaciti de
stocare de pn la 12 Gb dar sunt mult mai scumpe dect QIC.
Al treilea tip de band este cel de 8 mm care iniial a fost proiectat
pentru industria video dar a fost adoptat i de industria calculatoarelor fiind
un mod convenabil de stocare a unor cantiti mari de date. Banda de 8 mm
este similar cu cea DAT numai c ofer capaciti de pn la 25 Gb.
Cap de citire

Cap de scriere

Ansamblu de
capete
Cap de
Pista 1
scriere
Pista 2

11.8.2 Stocarea magneto optica

Aa cum spune i numele dispozitivele de stocare magneto-optice
(MO) folosesc o combinaie ntre tehnologia magnetic i cea optic de
stocare. Un disc magneto-optic este formatat n piste i sectoare
asemntoare discurilor magnetice.
Diferena de baz dintre un disc magnetic i unul magneto-optic
este c polarizarea magnetic a nveliului magnetic folosit la discurile MO
se altereaz numai datorit cldurii. De aceea dispozitivele MO sunt foarte
stabile la temperatura camerei. Pentru a nscrie date se folosete un fascicul
laser de nalt putere care este focalizat pe o suprafa foarte mic de pe
disc, temperatura suprafeei ajungnd pn la un nivel numit punct Curie
(aproximativ 200C). Odat nclzite polarizarea particulelor magnetice de
pe acea suprafa este schimbat de cmpul magnetic al capului de scriere.
Informaia este citit de pe disc cu un fascicul laser de mult mai mic putere
dect cel folosit la scriere. Se apeleaz la efectul Kerr care nseamn c
polaritatea luminii laser reflectate este alterat n funcie de orientarea
particulelor magnetice. Poriunile de o anumit polaritate reprezint zerouri
iar cele de polaritate opus reprezint unu-uri. Operaiile de baz care le face
un dispozitiv MO sunt ilustrate n figura 11.64.

11.8.3 Stocarea Optic

11.8.3.1 CD-ROM-ul

Pista n

Band magnetic
Figura 11.63.

DLT este abrevierea pentru banda digital liniar. DLT este o

band cu limea de jumtate de inch, de dou ori mai lat dect standardul
QIC. De fapt diferena la DLT este felul n care mecanismul unitii de
band minimizeaz consumul de band fa de alte sisteme. DLT ofer cea
mai mare capacitate de stocare dintre toate tipurile de uniti de band
putnd ajunge pn la 35 Gb. O descoperire recent n tehnologia DLT
promite o capacitate de pn la 500 Gb.

264

CD-ROM-ul (Compact Disk-Read Only Memory) este un disc de

diametru 120 mm alctuit din trei straturi: primul din plastic policarbonat,
cel din mijloc din aluminiu (pentru reflexie) i la suprafa un strat protector
de lac. Discul CD-ROM este formatat ntr-o singur pist spiral i are
capacitatea de 654.74 MB. Informaia este scris n mod CLU (Constant
Linear velocity), opus modului CAV (Constant Angular Velocity). Datele
sunt prenregistrate n procesul de fabricaie prin tanarea unor pori sau
caviti (pits), informaia fiind astfel reprezentat sub forma unor variaii ale
suprafeei discului zone rmase intacte (lands) i pori. Porii tanai n
suportul de plastic au o dimensiune de microni (1/20 din diametrul unui
fir de pr) i nu se pot terge.

265

Lentile
Particul
magnetic
Sensul
rotaiei

Fascicul laser
de nalt putere

Substrat

Material
magnetic

Particula este nclzit

de laser si magnetizat
de cmpul electromagnetic

Electromagnet

(a) Disc neinscripionat

Curent
de scriere

(b) Inscripionarea
Fascicul
reflectat
Detector

Oglind

Fascicul laser
de nalt putere

Fascicul laser
de mic putere

Curent
de tergere
(c) Citirea

Dispozitivul Scrie o dat/Citete de mai multe ori (Write

Once/Read Many) este un dispozitiv de stocare optic care poate fi
inscripionat o singur dat dup care poate fi numai citit de mai multe ori.
Pentru a nscrie date se folosete un laser de mic putere care arde porii
microscopici pe suprafaa discului. 1 i 0 sunt reprezentai sub form de
suprafee arse sau nu.

11.8.3.3 CD-R-ul

Prism

Acest dispozitiv este n esen un dispozitiv WORM. Diferena este

c permite s fie inscripionat n mai multe etape pe diferite poriuni ale
suprafeei discului. Discul CD-R are o pist n spiral ca i CD-ROM-ul
doar c la nscriere nu se folosete tanarea mecanic a datelor ci arderea de
puncte microscopice pe o suprafaa organic vopsit. La citire, cnd
punctele arse se nclzesc peste o temperatur critic datorit laserului,
acestea i schimb culoarea i reflect mai puin lumin dect suprafeele
nearse. De aceea 1 i 0 sunt reprezentate pe un CD-R prin suprafee arse i
nearse pe cnd pe un CD-ROM sunt reprezentate sub forma de pori tanai
n suprafaa discului. La fel ca la CD-ROM i la CD-R datele nu mai pot fi
terse odat scrise.

Laser

11.8.3.4 CD-RW-ul

(d) tergerea

Figura 11.64.

Disc
Cavitate (por)
Normal

11.8.3.2 WORM

Lentil
Lentil

Celul
fotoelectric
Figura 11.65.

Un cititor de CD citete datele de pe pista n spiral cu un laser IR

de mic putere aa cum se observ n figura 11.65. Lumina laser reflectat
de pe un por este defazat cu 180 fa de lumina reflectat de pe suprafaa
intact, normal a discului. n timp ce discul se rotete fasciculul laser ngust
ntlnete o serie de pori i zone cu suprafaa intact, de diferite lungimi iar
o fotodiod detecteaz diferena dintre lumina reflectat. Rezult o serie de
1 i 0 corespunztoare alternanei de pori i suprafee intacte de-a lungul
pistei.

266

Discul CD-Reinscriptibil poate fi folosit pentru a scrie i a citi date.

n locul suprafeei vopsite de la CD-R, CD-RW-ul folosete un compus
cristalin cu proprieti speciale. Cnd se nclzete la o anumit temperatur,
la rcire devine cristalin, dar dac se nclzete la o temperatur mai mare
se topete i la rcire devine amorf. Pentru a nscrie date fasciculul laser
focalizat nclzete materialul pn la temperatura de topire rezultnd o
mas amorf. Suprafeele amorfe reflect mai puin lumin dect
suprafeele cristaline permind diferenierea ntre 1 i 0. Datele pot fi terse
sau suprascrise prin nclzirea suprafeelor amorfe la o temperatur deasupra

267

celei de cristalizare dar sub cea de topire ceea ce face ca materialul amorf s
redevin cristalin.

11.8.3.5 DVD-ROM
La nceput DVD era prescurtarea de la Disc Video Digital dar pn
la urm abreviaz Discul Digital Versatil. La fel ca la CD-ROM i la DVDROM datele sunt stocate pe disc. Mrimea porului este mai mic dect la
CD-ROM permind o capacitate de stocare mai mare pe pist. Principala
diferen dintre un CD-ROM i un DVD-ROM este c CD-ul are o singur
fa n timp ce DVD-ul are dou. Pe lng discurile DVD cu dou fee mai
exist discuri multi-strat care folosesc suprafee semitransparente de date
situate deasupra uneia principal permind capaciti de stocare de pn la
17 Gb. Pentru a accesa toate straturile fasciculul laser necesit refocalizri
pentru fiecare strat.
O nou tehnologie promitoare FMD (Fluorescent Multilayer
Optical), este o tehnologie care se aseamn cu cea utilizat pentru citirea
CD-ROM / DVD-urilor. Deosebirea major este dat de modul n care sunt
citite discurile i posibilitatea de a citi ntre 20 - 100 de straturi ce conin
informaii i care sunt plasate pe acelai suport. Ca performane, FMD
permite o capacitate de stocare de aproximativ 95GB pentru un singur disc.
Ideea const n utilizarea unor straturi fluorescente n locul celor de reflexie.
n acest mod aspectul discului se schimb, pentru ochiul uman el devine un
disc transparent dar acesta este un aspect minor pe ling avantajele acestei
tehnologii.

11.9.1 Testarea Memoriei ROM

Din moment ce memoriile ROM conin date cunoscute
corectitudinea stocrii acestora poate fi verificat prin citirea fiecrui cuvnt
din memorie i compararea lui cu un cuvnt care se tie c este corect.
Acest proces necesit o memorie ROM referin care conine
aceleai date cu memoria ROM care este supus testului. Un instrument
special de testare a memoriei este programat s citeasc n acelai timp
fiecare adres din ambele memorii ROM i s le compare coninutul. n
figura 11.66 este prezentat schema logic a unei astfel de testri.
START
Selecteaz
prima adres
*n=0
Citete datele de
la adresa n a
ROM-ului &
Ref. ROM-ului
Compar
datele

Datele
coincid?

NU

Indic
eroarea

DA
Urmtoarea
adres n=n+1

NU

Ultima
adres?
DA
STOP

Figura 11.66.

11.9 Testarea i depanarea circuitelor de memorie

Deoarece memoriile pot conine un numr mare de celule de
stocare, testarea fiecreia poate fi un proces lung. Din fericire testarea
memoriei este un proces realizat automat de ctre un instrument de test sau
cu ajutorul unui produs software. Majoritatea sistemelor bazate pe
microprocesor conin testarea automat a memoriei n software-ul
sistemului.

Schema bloc a unui dispozitiv capabil s realizeze acast testare

este prezentat n figura 11.67.
ROM

ROM
testat

Enable

Referin
ROM

EN

EN

Adrese

ROM

Date

Date de referin

Tester ROM

Figura 11.67.

268

269

START
Iniializeaz n=0
Iniializeaz
suma=0

11.9.1.1 Checksum Method.

Dei metoda anterioar verific fiecare adres ROM de date
corecte, are dezavantajul de a necesita un ROM de referin pentru fiecare
ROM ce va fi testat. De asemenea, o eroare n ROM-ul de referin poate
conduce la o indicaie eronat.
n metoda checksum, la programarea ROM-ului, un numr,
respectiv suma coninutului tuturor adreselor din ROM este stocat ntr-o
locaie marcat. Pentru a testa ROM-ul coninutul tuturor adreselor
exceptnd locaia marcat va fi adunat, iar rezultatul va fi comparat cu suma
existent. Dac cele dou sume sunt diferite atunci sigur ROM-ul are erori,
iar dac sunt egale, n cele mai multe cazuri ROM-ul este bun. Exist ns i
o foarte mic probabilitate ca egalitatea dintre sume s fie datorat unei
combinaii ale unor celule de memorie defecte.
ROM

Date

Figura 11.68.

Acest proces este ilustrat n fig.11.68 cu un exemplu simplu. n

acest caz, suma este dat de adunarea fiecrei coloane de bii (sum XOR pe
coloane). Schema bloc din fig. 11.69 prezint testarea prin metoda
checksum.

270

Urmtoarea
adres n=n+1

Citete adresa
n

Citete adresa
checksum

Coninutul adresei
n XOR suma
precedent.
Actualizeaz suma

Compar
checksum cu
ultima
adres

NU

Ultima
adres?

DA

Datele
coincid?

NU

Indic
eroarea

DA

Figura 11.69.

STOP

Acest test poate fi implementat cu un instrument special de testare

sau poate fi incorporat ca un test-rutin n soft sau n sisteme bazate pe
microprocesoare. n acest caz, testul-rutin al ROM-ului va rula automat la
pornirea sistemului.

11.9.2 Testarea RAM-ului

Pentru a testa un RAM de abilitatea de a stoca att 0 ct i 1 n
fiecare celul de memorie, se vor scrie prima dat toate celulele, de la
fiecare adres, cu 0, se vor citi i verifica. O procedur identic va fi aplicat
i pentru 1. Cu acest test se va detecta dac o celul a rmas blocat n starea
0 sau 1.
Unele erori nu pot fi detectate cu testul tot-0-tot-1. De exemplu,
dac dou celule de memorie adiacente sunt scurtcircuitate se vor afla n
aceeai stare, 0 sau 1. De asemenea, testul tot-0-tot-1 este ineficient dac
exist probleme interne de zgomot cum ar fi n cazul n care una sau mai
multe adrese sunt modificate de schimbarea coninutului unei alte adrese.
The Checkboard Pattern Test (test mir). O modalitate de a testa
ct mai complet un RAM este cea bazat pe mir, ilustrat n fig.11.70. De
notat c toate celulele adiacente au bii opui. Acest model verific dac
exist un scurt intre dou celule adiacente (acestea se vor afla n aceeai
stare).

271

Figura 11.70.a

sistemele bazate pe microprocesoare astfel ca testele s poat fi rulate

automat la pornirea sistemului sau iniiate de la tastatur.

Figura 11.70.b

Dup ce RAM-ul a fost verificat cu modelul din fig. 11.70.a,

modelul va fi inversat (b). Astfel se va verifica abilitatea celulelor de a stoca
att 0 ct i 1.
START
Seteaz
n = 0.

Memoreaz
secvena de test la
toate adresele

Inverseaz
secvena
de test la
adresa n

Verific toate
adresele.

Totul
OK?

NU

Verific toate
celelalte adrese.

Indic
eroarea

Totul
OK?

DA
Inverseaz
secvena de test la
toate adresele

Urmtoarea
adres n=n+1

NU

Indic
eroarea

DA

Verific toate
adresele.

Totul
OK?

NU

NU

Ultima
adres?
DA

Indic
eroarea

STOP

DA

Figura 11.71.

Un pas urmtor n testare este acela da a modifica pe rnd modelul

unei adrese i a verifica dac modelul din celelalte adrese a rmas
neschimbat. n acest caz se va putea observa dac exist probleme de
modificare dinamic, atunci cnd coninutul unei adrese este influenat de
modificarea coninutului altei adrese.
O procedur a acestui test este ilustrat de schema bloc din fig.
11.71. Aceast procedur poate fi implementat cu softul sistemului n

272

273

12. FORMATOARE, OSCILATOARE,

MONOSTABILE

abrupte. Ele sunt necesare n special dac la intrarea unor pori se aplic
semnale cu o variaie lent i nsoite de semnale perturbatoare (false), ca de
exemplu la conectarea ntr-un sistem numeric a elementelor electromecanice
(relee, de ex.) cu cele logice, fie ele realizate cu pori TTL sau CMOS. n
aceste cazuri se recurge la formarea semnalului cu ajutorul unui trigger
Schmitt, care furnizeaz la ieire impulsuri standard.
VI

12.1 Circuite trigger Schmitt

VT

Dup cum s-a artat n capitolele precedente, la comutare un circuit

logic trece printr-o regiune de tranziie. Dac frontul impulsurilor aplicate la
intrarea unei pori este mare (> 100 ms), la ieire apar oscilaii de nalt
frecven. Acestea sunt datorate faptului c fronturile lente menin punctul
de pe caracteristica de intrare a circuitelor logice n zona de tranziie, ce
corespunde unei amplificri mari, cele mai mici oscilaii captate pe intrare
fiind resimite imediat la ieire. n acelai timp pstrarea nivelului
semnalului de intrare n zona de tranziie conduce la autooscilaii i la faptul
c variaii mici ale tensiunii de intrare pot genera semnale false la ieire, cu
att mai mult cu ct acestea se pot combina cu oscilaii parazite de pe bara
de alimentare sau cea de mas, n special la circuitele CMOS la care nu este
necesar a se realiza alimentarea cu surse stabilizate. n cazul acestor circuite
pragul de basculare (dispus la circa VDD/2), alunec n ritmul variaiilor
tensiunii de alimentare, simpla prezen a impulsurilor parazite doar pe VDD
sau pe 0V poate conduce la situaii perturbative.
Pe de alt parte, pe poriunea de tranziie a caracteristicii de
transfer, crete consumul de la sursa de alimentare, curentul absorbit de
etajul final fiind sensibil mai mare dect n celelalte zone ale caracteristicii.
Una din modalitile de atenuare a efectelor defavorabile
menionate const n refacerea fronturilor semnalelor sau crearea unor
fronturi rapide prin utilizarea triggerelor Schmitt.
Particularitatea esenial a triggerelor Schmitt const n faptul c pe
fiecare stare logic n care a fost adus circuitul, ele realizeaz o deplasare
automat a marginilor de imunitate la perturbaii statice n sensul favorizrii
strii logice respective, astfel nct pentru basculare este necesar o excursie
mai mare a nivelului tensiunii la intrare.
Triggerele Schmitt sunt utilizate in scopuri antiperturbative n
special asociate, la intrare, cu un filtru RC.
Triggerele Schmitt, numite i formatoare de impulsuri, se folosesc
deci pentru adaptarea nivelelor logice i formarea unor impulsuri cu fronturi

274

VO

t
Figura 12.1.

Un exemplu care ilustreaz necesitatea formrii semnalelor este dat

de figura 12.1, ce prezint posibila comportare (nedorit) a unui inversor de
semnal, dac la intrare se aplic un semnal afectat de zgomot. Considernd o
tensiune de prag VT, se observ c n condiiile afectrii severe de zgomot a
semnalului de intrare, nivelul tensiunii de prag poate fi intersectat de mai
multe ori de ctre semnalul de intrare, ceea ce duce la apariia unor tranziii
nedorite ale semnalului de la ieire, care trebuia s prezinte, ferm, doar o
tranziie. De asemenea, o variaie lent a semnalului de la intrare duce la
tranziii lente la ieire, chiar dac circuitul are parametrii buni de comutare.
Aceste dezavantaje pot fi depite prin folosirea formatoarelor de impulsuri,
circuite trigger Schmitt.
Schema de principiu a unui trigger Schmitt const dintr-un
comparator i o bucl de reacie pozitiv (vezi figura 12.2).
n locul comparatorului pot fi alte elemente active. Caracteristica
static de transfer a unui astfel de circuit este ilustrat de figura 12.3 i ea
prezint dou stri, fiind o caracteristic cu histerezis. Aceasta implic dou
consecine pozitive:
tranziiile ntre cele dou stri sunt rapide, chiar dac semnalul de
la intrare variaz lent
att timp ct amplitudinea semnalului de zgomot ce afecteaz
intrarea este mai mic dect histerezisul, va exista doar o tranziie
pentru frontul cresctor al intrrii i doar o tranziie pentru frontul

275

cztor.

VI

VO

R1
+

Vref

La scderea tensiunii de intrare, n momentul n care tensiunea VA

atinge pragul de comutare a porii TTL, tensiunea de ieire ncepe s scad
i datorit reaciei pozitive prin R2, trece brusc n starea VO = VOL. nlocuind
n relaia (12.1) VIN = VN; VA = VT; VO = VOH putem determina tensiunea de
prag VN:
R + R1
R
VN = VT 2
VOH 1
(12.4)
R1
R2

R2

VOH

AO

VO
VOL

R3

V1

Figura 12.2.

V2

VI

Figura 12.3.

Un trigger Schmitt poate fi construit i cu elemente logice I sau

I-NU (figurile 12.4 i 12.5).
R2
R1

VIN

VIN

2k2
A

VP

VO

220

Valoarea tensiunii de histerezis se poate determina cu relaia:

R
VH = VP VN = 1 (VOH VOL )
(12.5)
R2

VN

VH

Figura 12.4.
VO

R2

VIN

R1

2k2
A

t
VO

220

Figura 12.6.
Figura 12.5.

Dac se neglijeaz curentul de intrare a porilor TTL atunci

tensiunea n punctul A se poate determina cu relaia:
R1
(VIN VO )
VA = VIN
(12.1)
R 2 + R1
Dac VIN = 0 rezult c VO = 0, iar din relaia de mai sus se observ
c pe msur ce tensiunea de intrare crete tensiunea n punctul A crete
pn n momentul cnd atinge valoarea de prag a porii TTL, VA = VT cnd
se produce bascularea porii. nlocuind n relaia de mai sus valorile: VA =
VT; VIN = VP; VO = VOL se obine:
R1
(VP VOL )
VT = VP
(12.2)
R 2 + R1
de unde
VP = VT

R 2 + R1
R
VOL 1
R1
R2

(12.3)

La bascularea porii, tensiunea de ieire crete, producnd o reacie

pozitiv prin rezistena R2. Datorit acestei reacii, ieirea trece rapid in
starea 1 logic, deci VO = VOH.

276

Prin modificarea raportului dintre R1 i R2 se poate modifica

valoarea tensiunilor de prag i a tensiunii de histerezis n funcie de
aplicaii.
n cadrul diferitelor familii de circuite logice exist circuite, de
obicei de tip I-NU cu aciune de tip trigger Schmitt pe intrri.
n figura 12.7 este prezentat schema unui trigger Schmitt integrat
din cadrul familiei TTL (7413) care, pe lng funcia de formator,
ndeplinete i funcia logic I-NU cu patru intrri. Din schem se observ
c triggerul Schmitt propriu-zis este realizat cu tranzistoarele Q2 i Q3.
Pentru starea logic 0 la intrare tranzistorul Q2 este blocat iar Q3 saturat,
ceea ce determin blocarea lui Q4, Q5, i Q7 i saturarea lui Q6 rezultnd
nivelul 1 logic la ieire.
Tranzistorul Q2 rmne blocat atta timp ct tensiunea baz emitor
VBE2<0. Valoarea tensiunii n emitorul lui Q2 este dat de relaia:
V VCEsat
VEP = CC
R4
(12.6)
R3 + R4
Pentru o tensiune de intrare VI > VP , tensiunea n baza
tranzistorului Q2 crete peste valoarea VEP.

277

Tranzistorul ncepe s conduc ceea ce determin declanarea unei

reacii pozitive prin Q3 i R4 care duce la blocarea tranzistorului Q3 i
saturarea tranzistorului Q2. Blocarea tranzistorului Q3 determin saturarea
tranzistoarelor Q3, Q5, Q7 i blocarea lui Q5 rezultnd un nivel 0 logic la
ieirea circuitului.
VCC
R1
4k

R2
1k8

R3
1,1k

R5
1k

Q1

D1
Q3

R9
130
Q6

Q4
Q2

A
B
C
D

R7
1k6

Q7
R6
2k

VDD

D2
Q5

R4
390

accelereaz prin reacie deschiderea lui n2. n final, printr-un proces de

avalan au loc blocarea lui n3 i intrarea ferm n conducie a lui n2. Odat
cu scderea tensiunii n punctul A, tranzistorul p3 se deschide i blocheaz
tranzistorul p2; n acest mod, potenialul punctului A se deplaseaz spre
valoarea logica 0. Fenomenul se petrece n mod similar dar n sens invers la
scderea tensiunii de la intrarea circuitului, VIN de la VDD la 0V. n acest
caz, procesul de basculare n avalan se declaneaz la o tensiune de prag
mai joas dect n cazul analizat mai sus.

p1

R8
1k

La scderea tensiunii de intrare a circuitului de la UIH la 0

tranzistorul Q2 care pentru UIH este saturat ncepe a se bloca pentru o
tensiune VI < VN pentru care VBE2 scade sub valoarea de prag. n situaia n
care Q2 este saturat iar Q3 este blocat, tensiunea n emitorul lui Q2 va fi:
V VCEsat
VEN = CC
R4
(12.7)
R2 + R4
ntruct R2 > R3 rezult VEN < VEP deci bascularea la scderea
tensiunii de intrare se va face la un prag mai mic dect la creterea acestei
tensiuni. Pentru VCC =5V tensiunile de prag tipice sunt egale cu VP = 1.7V
i VN = 0.9V , deci tensiunea de histerezis VH = 0.8V. Valorile curenilor de
intrare sunt: IIL = -1.6mA, IIH = 40 A, IP = -0.65 mA (pentru VI =VP) si IN
= -0.85 mA (pentru VI = VN).
Circuitele integrate CMOS de tip trigger Schmitt, neglijnd
circuitele de protecie, au configuraia din figura 12.8. La acest circuit pe
starea logic 0 la intrare, tranzistoarele p1, p2, i n3 sunt deschise, iar n1 i
n3 blocate. Pe msura creterii tensiunii VIN, tranzistorul n1 ncepe s se
deschid i formeaz mpreun cu n3 un divizor ce determin ca potenialul
terminalului surs al lui n2 s fie adus la un nivel ce tinde s se apropie,
odat cu creterea tensiunii VIN, de valoarea VDD/2. La atingerea valorii
VDD/2 n punctul de divizare dintre n1 i n3, tranzistorul n2 ncepe s se
deschid, fapt care declaneaz reacia pozitiv i influeneaz intrarea lui
n3 care tinde s se blocheze. La rndul ei, blocarea trazistorului n3

VDD

p5

p6

p3

Y
p2

n5
A

VDD

VIN

VO
VDD

n2

Figura 12.7.

278

VDD

p4

n3
n1

n4

n6

Figura 12.8.

Structurile CMOS p4, n4 i respectiv p5, n5 formeaz dou

inversoare legate n reacie cu rolul de a reine informaia n punctul A.
Circuitul MMC 4093 conine 4 triggere Schmitt, fiecare din acestea
funcionnd ca o poart SI-NU cu dou intrri cu aciune de trigger pe
ambele intrri. Poarta comut la nivele de tensiune diferite pentru semnale
cresctoare i respectiv descresctoare. Tensiunea de histerez (VH) are
valori tipice de 0.9V pentru VDD = 5V iar valorile tensiunilor de prag sunt
VP = 2.9V; VN = 1.9V.
Aplicaiile circuitelor de tip trigger Schmitt sunt deosebit de
numeroase. Acestea pot fi utilizate pentru filtrarea sau ntrzierea
semnalelor de la intrare, formarea impulsurilor pe fronturile de cretere sau
de cdere ale semnalelor de intrare, sau realizarea de generatoare de unde
dreptunghiulare.

12.2 Circuite
sincronizare

pentru

diferenierea

fronturilor

Diferenierea fronturilor n vederea obinerii unor impulsuri de

durate reduse este realizat n principiu cu pori logice i configuraii RC de

279

difereniere (fig. 12.9.a i b) sau de ntrziere (fig. 12.9.c) precum i cu pori

logice i circuite de ntrziere bazate pe nsumarea timpilor necesari pentru
propagarea fronturilor semnalului printr-un lan de pori logice (fig. 12.9.d).
funcionarea unor astfel de scheme va fi descris mai amnunit cnd se vor
studia circuitele monostabile.
VDD

C
I

C
I

O
Figura 12.9.a.

Un circuit basculant monostabil poate fi prevzut cu intrri de

inhibare a semnalelor de declanare sau poate fi adus n starea sa stabil n
timpul desfurrii ciclului cvasistaionar. De asemenea, un circuit
monostabil poate funciona i n regim de redeclanare, cnd procesul
cvasistaionar poate fi renceput chiar n timpul desfurrii sale.
Circuitele basculante monostabile pot fi realizate cu porti logice
sau cu circuite basculante bistabile i pori logice. n figura 12.10 este
prezentat un monostabil realizat cu o poart TTL, comandat pe frontul
pozitiv al semnalului de comand. Funcionarea monostabilului se deduce
din diagrama de timp.

Figura 12.9.b.

VI

t
V1

VT

V1

VI

VO

t
t1

VO
Ti

Figura 12.9.c.

R
Figura 12.11.

Figura 12.10.
I

O
Figura 12.9.d.

12.3 Circuite basculante monostabile

Circuitul basculant monstabil este un circuit basculant caracterizat
prin dou stri, din care una stabil i una cvasistabil. Circuitul trece n
starea cvasistabil la aplicarea unui semnal de comand (declanare) extern
i rmne n aceast stare un interval de timp determinat de parametrii
schemei circuitului i n primul rnd de valorile R i C ale circuitului de
temporizare. Revenirea circuitului monostabil n starea stabil se produce
automat, fr aciunea unui semnal de comand extern.
Parametrii principali impui unui monostabil sunt stabilitatea strii
staionare i stabilitatea duratei impulsului de ieire la variaia temperaturii
de lucru i a tensiunii de alimentare.

280

Dac la intrarea circuitului se aplic un impuls pozitiv, saltul de

tensiune se va transmite prin capacitatea C la intrarea porii care este
polarizat n starea stabil prin rezistena R la potenialul masei. Sub
aciunea frontului pozitiv de comand poarta comut n starea cvasistabil.
n continuare capacitatea C se va ncrca cu o constant de timp = RC
astfel c potenialul V1 de la intrarea porii tinde s scad exponenial spre
0V. La momentul t =t1 la intrarea porii se atinge tensiunea de prag VT ceea
ce comut poarta n starea stabil, ncheind procesul cvasistabil al
circuitului. Durata strii cvasistaionare se determin cu relaia:

V1 (t ) = V1 ( ) + [V1 (0) V1 ( )] e

t
RC

(12.8)

n care V1() = 0; V1(0) = (VOH VOL) +VIL

Rezult deci c:
V1 (t 1 ) = [(VOH VOL ) + VIL ] e

de unde

281

t
RC

= VT

(12.9)

Ti = R C ln

VOH VOL + VIL

VT

VO

(12.10)

Considernd pentru o poart VOH = 3.8V, VOL = 0.1V, VIL = 0.4V,

VT = 1.4V, rezult Ti=RCln(3)=1.1RC.
Circuitul prezint dezavantajul c durata impulsului generat nu
poate fi mai mare dect durata semnalului de intrare. Totodat durata strii
cvasistaionare depinde de durata frontului activ a semnalului de comand,
cu ct acest front este mai mare, cu att durata Ti va fi mai mic.
Pentru a elimina neajunsul se poate utiliza schema din figura 12.12
realizat cu doua pori I-NU, comandat pe frontul negativ al semnalului
de intrare. i n acest caz durata impulsului de ieire este dat de relaia
(12.10).
Reacia ntre ieirea porii P2 i intrarea porii P1 elimin condiia
ca impulsul de comand s fie de durat mai mare ca durata Ti.

VO(2n+1)
2n+1

1
VO1

VI

T
K

Figura 12.14.
VI

t
V0

t
V01

VI

V02

V1

t
tp

tp

V03

V2

C
VI

VT

V2

VO

V1

VO

tp

Figura 12.12.

Figura 12.15.

Ti
tp

Figura 12.13.

Limea tipic a impulsului de ieire este dat de relaia:

Ti = t pdCBB + t pdTTL (2n + 1)

(12.11)

n care 2n+1 reprezint numrul (impar) al porilor de ntrziere,

tpdCBB - timpul de propagare pe bistabil i tpdTTL - timpul de

12.3.1 CBM realizate cu CBB i inversoare
Folosind un CBB n configuraia din figura 12.14 se realizeaz un
CBM cu durat mic a impulsului de ieire. Durata semnalului se realizeaz
prin ntrzierile produse de inversoarele legate n reacie ntre ieire i
intrarea de resetare a bistabilului.

propagare mediu pe poart.

n figura 12.15 s-au reprezentat diagramele de timp de funcionare
a circuitului monostabil considernd pe reacie trei pori TTL.

12.3.2 CBM integrate TTL

Cel mai cunoscut circuit basculant monostabil integrat din cadrul
familiei TTL este CDB 4121, care poate fi comandat fie pe frontul pozitiv al

282

283

semnalului de declanare fie pe frontul negativ. n figura 12.16 este

reprezentat simbolic schema monostabilului. Acesta poate fi comandat
numai dac este adevrat condiia logic :

(A

+ A2 B Q

(12.12)
CT

RT
Rint

Cext
A1
A2
B

VCC

C/R
Q
Q

Figura 12.16.

Astfel, dac monostabilul este n starea stabil (Q = 0, Q = 1) el

poate fi declanat de o tranziie din 1 n 0 pe intrrile A1 sau A2 dac B este
n 1 logic, sau de o tranziie din 0 n 1 logic pe intrarea B dac A1 i A2 sunt
n 0 logic. Intrarea B este de tip trigger Schmitt utilizabil pentru semnale cu
timpi de tranziie leni sau cu detecie de nivel.
Pentru determinarea duratei impulsului generat de monostabil se
poate folosi relaia:
Ti = R t C T ln(2 )
(12.13)
Dup declanarea monostabilului, orice nou comand de
declanare nu este luat n considerare pn la terminarea procesului
cvasistaionar. O nou comand poate fi dat dup un interval de timp trev de
al terminarea procesului cvasistaionar, interval de timp necesar pentru
descrcarea capacitii CT. Dac n acest interval apare totui o nou
comand, atunci durata strii cvasistaionare va fi mai mic.
Durata minim a impulsului generat de monostabil este de 30 ns
care se poate obine cu CT = 0 pF i Rint = 2K conectat la 5V. ntruct
valoarea rezistenei Rint nu este suficient de precis i stabil, n unele
aplicaii nu se recomand folosirea ei.
O funcionare normal a monostabilului se obine pentru RT de
valoare cuprins ntre 2K i 40K i capacitatea CT de valoare 10pF 10F.
Nu este necesar nici o msur suplimentar pentru limitarea
curentului. Durata impulsului crete cu 0.4% n domeniul de temperatur 070 C. Pentru variaii maxime admise ale tensiunii de alimentare durata
impulsului se modific cu 0.3%.

284

Circuitul CDB 4123 conine dou monostabile redeclanabile

(figura 12.17). Monostabilul redeclanabil (recomutabil sau retriggerabil)
are proprietatea de a reiniia ciclul cvasistabil la fiecare impuls aplicat la
intrare, chiar n timpul ct se gsete n starea cvasistaionar.
Monostabilul poate fi comandat daca se respect condiia
logic A B .
Conform acestei relaii, comanda nu mai este condiionat de starea
semnalului de ieire, deci poate primi oricnd un semnal de declanare.
Declanarea se poate face fie pe frontul pozitiv (intrarea B) fie pe frontul
negativ (intrarea A). Circuitul mai este prevzut cu o intrare asincron de
resetare.
Pentru determinarea duratei impulsului generat se poate folosi
relaia experimental.

0.7

Ti = 0.32 R T C T 1 +
R T

VCC

(12.14)
CT

RT

C/R Cext
Q
A

R
Figura 12.17.

Durata minim a impulsului generat este de 45 ns cu o capacitate

exterioar nul.
Relaia de mai sus poate fi folosit pentru valori ale capacitii mai
mari de 1nF. Pentru valori mai mici ale capacitii se recomand a se folosi
curbele de variaie ale duratei impulsului n funcie de RT i CT date n foile
de catalog ale circuitului.

12.3.3 CBM realizate cu pori CMOS

12.3.3.1 Monostabil cu inversoare

285

n figura 12.18 este prezentat schema unui monostabil construit cu

pori inversoare CMOS. Rezistena R polarizeaz n regim static intrarea
porii P2 la un potenial ridicat.
La aplicarea unui front pozitiv pe intrarea (VI), ieirea porii P1,
dup un interval de timp determinat de ntrzierea pe poart, va comanda
prin condensatorul C, cu un salt negativ, poarta P2 care va comuta in 1
logic. Ieirea porii P2 fiind conectat la una din intrrile porii P1, prin
nivelul 1 logic determin meninerea strii 0 logic la ieirea porii P1
indiferent daca tensiunea de intrare VI revine sau nu n 0 logic.
VI

t
V1

t
V2

VDD

VT

R
VI

P2
V1

V2

V0

C
P1

V2

VO

V2

t
Figura 12.19.

Figura 12.18.

n continuare, capacitatea C se va ncrca cu o constant de timp

RC, determinnd creterea exponenial a potenialului V2 spre VDD. n
momentul cnd V2 = VT (tensiunea de prag a porii), poarta P2 va comuta i
circuitul va reveni n starea stabil cnd poate s primeasc o nou comand.
Pentru ca circuitul s funcioneze corect trebuie ca durata minim a
semnalului de intrare sa fie mai mare dect suma ntrzierilor introduse de
cele dou pori.
Saltul de tensiune la intrarea porii P2 este
VDD
V2 =
R VDD
(12.15)
R + R 01

12.3.3.2 CBM compensat

n figura 12.20 este prezentat schema unui monostabil compensat
la variaiile tensiunii de prag ale porii CMOS.
VDD

VI

C1

D1

R1

D2

V1

V2

C2

I2

VO

R2

Figura 12.20.

Monostabilul este declanat pe frontul cobortor al impulsului de

comand. La o tranziie negativ a semnalului de intrare VI ieirea
inversorului I1 trece n 1 logic i condensatorul C2 se ncarc rapid prin
dioda D2 la VDD. Inversorul I2 comut fixnd la ieire 0 logic. Condensatorul
C1 se ncarc prin rezistena R1 la VDD. Cnd tensiunea V1 atinge tensiunea
de prag (VT) I1 va comuta, fixnd V2 la 0 logic. Dioda D2 mpiedic
descrcarea condensatorului C2 prin etajul de ieire a porii I1. C2 se
descarc n continuare prin rezistena R2 pn cnd V3 scade sub tensiunea
de prag VT a porii I2 cnd I2 comut i revine n 1 logic.
Dac se folosesc pori din aceeai capsul, care prezint tensiunea
de prag de valori apropiate, i dac R1C1 = R2C2, variaia tensiunii de
tranziie a circuitului se compenseaz. Durata impulsului generat este dat
de relaia:
VDD
Ti = T1 + T2 = (R 1C1 + R 2 C 2 ) ln
(12.17)
VDD VT
iar pentru VT = 1/ 2VDD Ti = 0.7 (R1C1 + R2C2).

unde R01 reprezint rezistena de ieire a porii P1 i R >> R01.

Durata strii cvasistabile este dat de relaia (12.16).
T = 0.7 RC
(12.16)

286

V3

I1

287

VI

6
VDD

t
+TR

VT

-TR

V2

2
3

C
R1

Q
Q

VT

VDD

R2
8

V3

t
T1

Q1

V1

14

T1
p
T2
p

13
12

VDD

11

Rex

10
T3
n

Cex
VSS

VSS

T2

VO

Figura 12.22.

Ti

t
Figura 12.21

Monostabilul poate fi retriggerat dac impulsul de intrare apare

nainte ca tensiunea V3 s scad sub tensiunea de prag.

12.3.4 CBM integrate CMOS

n modul de operare normal, circuitul comut (extinde impulsul de

ieire cu durata corespunztoare temporizrii) la aplicarea fiecrui nou
impuls de comand. Pentru operarea n mod de lucru neretriggerabil, ieirea
Q se leag la -TR cnd se utilizeaz intrarea +TR, sau ieirea Q se leag la

+TR cnd se utilizeaz intrarea TR.

Perioada de timp T a monostabilului se poate aproxima cu
T =(1/2)RexCex pentru Cx=0.01 F. Valoarea minim a rezistenei externe
Rex este de 5 k. Valoarea maxim a capacitii externe Cex este de 100 F.

Circuitele integrate monostabile sunt prevzute n general cu dou

intrri de comand, una pe front negativ, iar alta pe front pozitiv i cu o
intrare de comand. Dintre configuraiile CMOS monostabile menionm
circuitele integrate MMC 4098 i MMC 4097.
Circuitul integrat MMC 4098 conine dou monostabile
retriggerabile cu structura din figura 12.22 i care pot funciona n regim de
declanare cu fronturi pozitive (intrarea +TR) sau negative (intrarea TR) i
pot fi iniializate (intrarea de RESET, R ). Intrarea R neutilizat se leag la
VDD.
Controlul temporizrii circuitului se realizeaz cu o rezisten
extern (Rex) i un condensator extern (Cex). La conectarea tensiunii de
alimentare, tensiunea pe condensatorul Cex fiind zero, intrarea de tergere
asincron R2 a bistabilului B este n 1 logic determinnd ca ieirea Q1 sa fie
0. Intrarea R fiind conectat la 1 logic, R1 este n 0 logic i nu afecteaz
funcionarea bistabilului B.

288

289

BIBLIOGRAFIE
1. Ardelean I., Giurgiu M., Petrescu L. (1986): Circuite integrate
CMOS. Manual de utilizare, E.T. Bucure ti.
2. Blakeslee Th. (1988): Proiectarea cu circuite logice MSI i LSI
standard, E.T. Bucure ti.
3. Buznea D. (1978): Calculatoare electronice, Ed. Militar
Bucure ti.
4. Damaye R. (1975): Logique lectronique et circuits intgrs
numrique, Ed. Radio.
5. Fe til Lelia (1994): Electronic digital , U.T.Cluj-Napoca.
6. Floyd Thomas (2000): Digital Fundamentals, Prentice Hall
7. Maican Sanda (1980): Sisteme numerice cu circuite integrate, E.T.
Bucure ti.
8. Morris R.L., Miller J.L. (1974): Proiectarea cu circuite TTL, E.T.
Bucure ti.
9. Stojanov I (1987): De la poarta TTL la microprocesor, E.T.
Bucure ti.
10. Stratulat M (1989): Tehnica impulsurilor. I.P.T.V. Timi oara.
11. tefan Gh. (1984): Circuite integrate digitale, E.D.P. Bucure ti.
12. tefan Gh. (1992): Circuite integrate digitale. Probleme,
proiectare, E.D.P. Bucure ti.
13. tefan Gh. (1993): Circuite integrate digitale, Ed. DENIX
Bucure ti.
14. Teodorescu D. (1985): Introducere n microelectronic , Ed. Facla,
Timi oara.
15. Valachi Al., Brsan M. (1986): Tehnici numerice i automate, Ed.
Junimea, Ia i.
16. * * * MICROELECTRONICA (1992) : Data book.
17. * * * PHILIPS (1992): Digital integrated circuits CMOS
HE4000B family.
18. * * * I.P.R.S. (1990): Circuite integrate logice. Catalog.
19. * * * ECA TTL7400...7450729 (1993/94) Circuite integrate.
Catalog.

290

1. NOIUNI INTRODUCTIVE............................................................. 1
1.1 Obiectivul cursului......................................................................... 1
1.2 Definirea noiunii de impuls.......................................................... 2
1.3 Parametrii impulsului .................................................................... 4
1.4 Generarea impulsului prin compunerea unor semnale elementare5
2. METODE DE ANALIZ A CIRCUITELOR PENTRU
IMPULSURI ............................................................................................ 7
2.1 Clasificarea metodelor de analiz a circuitelor ce funcioneaz n
regim de impulsuri ............................................................................... 7
2.2 Metode clasice de rezolvare a ecuaiilor difereniale.................... 8
2.3 Integrala Duhamel ....................................................................... 11
2.4 Calculul operaional..................................................................... 12
2.5 Analiza armonic a semnalelor ................................................... 14
3. CIRCUITE PENTRU TRANSFORMRI LINIARE .................. 19
3.1. Circuite liniare cu elemente pasive R, L, C ............................... 19
3.1.1 Circuite RC trece sus .......................................................... 19
3.1.2 Circuitul RC trece-sus ca circuit de difereniere ................ 27
3.1.3 Circuite de difereniere reale .............................................. 28
3.1.4 Circuitul RC trece-jos ......................................................... 31
3.1.5 Circuitul RC trece-jos ca circuit de integrare..................... 40
3.1.6 Atenuatoare RC................................................................... 42
3.2 Linii de ntrziere......................................................................... 45
4. REGIMUL DE COMUTAIE AL DISPOZITIVELOR
SEMICONDUCTOARE ....................................................................... 50
4.1 Consideraii generale ................................................................... 50
4.1.1 Materiale semiconductoare ................................................. 51
4.2 Dioda semiconductoare n regim de comutaie........................... 52
4.2.1 Dioda semiconductoare....................................................... 52
4.2.2 Parametrii statici ai diodei semiconductoare...................... 55
4.2.3 Parametrii dinamici ai diodelor semiconductoare.............. 57
4.2.4 Diodele Schottky................................................................. 61
4.2.5 Diodele Zener...................................................................... 62
4.3 Tranzistorul bipolar n regim de comutaie................................. 62
4.3.1 Regimurile de funcionare ale tranzistorului...................... 63
4.3.2 Parametrii dinamici de comutaie ai tranzistorului bipolar 66
4.3.3 Metode de accelerare a comutrii tranzistorului ................ 71

291

4.4 Tranzistorul cu efect de cmp...................................................... 75

4.4.1 Generaliti, clasificare ....................................................... 75
4.4.2 Structura i funcionarea unui tranzistor MOS................... 75
4.4.3 Parametrii statici ai tranzistorului MOS............................. 77
4.4.4 Parametrii dinamici de comutare........................................ 82
4.5 Proiectarea circuitelor logice realizate cu componente discrete. 83
4.5.1 Proiectarea n regim static .................................................. 84
4.5.2 Studierea cazului cel mai defavorabil................................. 85
4.5.3 Comportarea n regim dinamic ........................................... 87
5. CIRCUITE PENTRU TRANSFORMRI NELINIARE............. 89
5.1 Circuite de limitare ...................................................................... 89
5.2. Circuite pentru fixarea nivelului................................................. 90
5.2.1 Polarizarea dinamic........................................................... 91
5.2.2 Fixarea nivelului extrem al impulsurilor ............................ 92
6. CIRCUITE LOGICE INTEGRATE............................................... 93
6.1 Generaliti................................................................................... 93
6.1.1 Reprezentarea fizic a variabilelor booleene ..................... 93
6.1.2 Circuite logice integrate...................................................... 95
6.2 Parametrii circuitelor logice ........................................................ 97
6.2.1 Caracteristica static de transfer ......................................... 97
6.2.2 Marginile de imunitate la perturbaii statice ...................... 99
6.2.3 Capacitatea de ncrcare la ieire a circuitelor logice ...... 100
6.2.4 Timpul de propagare......................................................... 101
6.2.5 Consumul de putere .......................................................... 101
7. CIRCUITE LOGICE INTEGRATE TTL ................................... 103
7.1 Prezentare general.................................................................... 103
7.2 Seria standard TTL .................................................................... 104
7.2.1 Poarta fundamental TTL ................................................. 104
7.2.2 Parametrii porii fundamentale TTL................................. 106
7.3 Alte circuite integrate TTL ........................................................ 119
7.3.1 Poarta I ............................................................................ 119
7.3.2 Poarta SAU-NU ................................................................ 120
7.3.3 Poarta SAU ....................................................................... 121
7.3.4 Poarta I-SAU-NU ........................................................... 122
7.3.5 Poarta TTL cu colector n gol........................................... 123
7.3.6 Poarta de putere................................................................. 125
7.4 Serii ale familiei de circuite TTL .............................................. 126

292

7.4.1 Seria TTL rapid ............................................................... 127

7.4.2 Seria TTL de putere redus............................................... 128
7.4.3 Seria TTL Schottky........................................................... 130
7.4.4 Seria TTL Schottky de putere redus ............................... 131
7.4.5 Prezentare comparativ..................................................... 132
7.4.6 Seria TTL cu trei stri (TSL) ............................................ 133
8. CIRCUITE LOGICE CU CUPLAJ N EMITOR (ECL) .......... 135
8.1 Caracteristicile generale ale familiei ECL ................................ 135
8.2 Descrierea componentelor schemei........................................... 138
8.2.1 Blocul funcional de baz ................................................. 138
8.3 Funcionarea porii fundamentale ECL ..................................... 140
8.4 Caracteristica static de transfer................................................ 142
8.5 Marginea de zgomot .................................................................. 144
8.6 Timpul de propagare.................................................................. 145
8.7 Factorul de ncrcare.................................................................. 146
8.8 Puterea disipat .......................................................................... 147
8.9 Realizarea funciei logice cablate.............................................. 147
8.10 Poarta I................................................................................... 148
8.11 Poarta SAU-Exclusiv............................................................... 149
8.12 Reguli de utilizare a circuitelor ECL....................................... 150
8.13 Seria ECL cu impedan redus la ieire................................. 151
8.14 Circuite de interfa ................................................................. 152
8.14.1 Circuite de interfa TTL-ECL ....................................... 152
8.14.2 Circuite de interfa ECL-TTL ....................................... 152
8.14.3 Circuite de interfa MOS-ECL...................................... 153
8.14.4 Circuite de interfa ECL-MOS...................................... 154
9. CIRCUITE LOGICE MOS............................................................ 156
9.1 Inversorul NMOS static............................................................. 156
9.2 Poarta SI-NU static .................................................................. 160
9.3 Poarta SAU-NU static.............................................................. 161
9.4 Poarta I-SAU-NU static......................................................... 162
9.5 Porile I, SAU i SAU-Exclusiv statice .................................. 163
9.6 Poarta MOS dinamic................................................................ 164
9.6.1 Inversorul MOS dinamic .................................................. 164
9.6.2 Porile I-NU i SAU-NU dinamice ................................ 166
9.6.3 Poarta I-SAU-NU dinamic ........................................... 167
9.6.4 Registre de deplasare dinamice ........................................ 168

293

10. CIRCUITE LOGICE INTEGRATE CMOS ............................. 170

10.1. Inversorul CMOS.................................................................... 170
10.2 Parametrii circuitelor CMOS................................................... 173
10.2.1 Puterea disipat ............................................................... 174
10.2.2 Factorul de ncrcare....................................................... 175
10.2.3 Factorul de calitate.......................................................... 176
10.3 Circuite de protecie................................................................. 177
10.4 Comportamentul la ieire al circuitelor CMOS ...................... 179
10.5 Circuite tampon ....................................................................... 181
10.6 Agarea. Fenomenul de latch-up............................................ 182
10.7 Interfaarea circuitelor CMOS................................................. 183
10.7.1 Interfaarea CMOS-NMOS............................................. 184
10.7.2 Interfaarea CMOS-TTL................................................. 184
10.8 Aspecte ale interfarii circuitelor HCMOS............................ 186
10.8.1 Interfaa CMOS-dispozitive discrete i electro-mecanice
.................................................................................................... 187
10.8.2 Interfaa CMOS-sisteme industriale de control.............. 189
10.9 Caracteristici generale ale circuitelor CMOS seria 4000........ 190
10.10 Serii de circuite CMOS ......................................................... 191
10.10.1 Viteza de lucu a circuitelor CMOS .............................. 191
10.10.2 Sensibilitatea circuitelor CMOS la perturbaii............ 192
10.10.3 Msuri pentru asigurarea proteciei la perturbaii a
configuraiilor CMOS ................................................................ 194
11. CIRCUITE DE MEMORIE......................................................... 196
11.1 Prezentare general, clasificri................................................ 196
11.2 Memorii semiconductoare ....................................................... 197
11.2.1 Matricea de memorie ...................................................... 199
11.2.2 Adres de memorie i capacitate .................................... 200
11.2.3 Operaiile de baz ale memoriei ..................................... 200
11.2.4. Structura circuitelor de memorie ................................... 203
11.3 Memorii ROM ......................................................................... 203
11.3.1 Organizarea intern a unui ROM.................................... 207
11.3.2 Timpul de acces al memoriilor ROM............................. 208
11.3.3 Memorii PROM .............................................................. 209
11.3.4 Memorii EPROM............................................................ 211
11.3.5 Memorii EEPROM ......................................................... 215
11.4 Memorii RAM ......................................................................... 216
11.4.1 Memoriile RAM statice .................................................. 218

294

11.4.2 Memorii RAM dinamice................................................. 228

12-5 Memoriile FLASH .................................................................. 240
11.5.1 Celula de memorie flash ................................................. 240
11.5.2 Funcionarea de baz a memoriei flash .......................... 241
11.5.3 Comparaie ntre memoriile flash i alte memorii.......... 243
11.6 Extinderea memoriei................................................................ 245
11.6.1 Extinderea lungimii cuvntului de memorie .................. 245
11.6.2 Extinderea capacitii memoriei ..................................... 248
11.6.3 Memoriile SIMM i DIMM............................................ 250
11.7 Tipuri speciale de memorie ..................................................... 252
11.7.1 Memoriile FIFO .............................................................. 252
11.7.2 Memoriile LIFO.............................................................. 254
11.7.3 Memoriile cu circuite cu cuplaj de sarcin (CCD)......... 257
11.8 Stocare magnetic i optic ..................................................... 258
11.8.1 Stocarea magnetic ......................................................... 258
11.8.2 Stocarea magneto optica .............................................. 265
11.8.3 Stocarea Optic ............................................................... 265
11.9 Testarea i depanarea circuitelor de memorie......................... 268
11.9.1 Testarea Memoriei ROM................................................ 269
11.9.2 Testarea RAM-ului ......................................................... 271
12. FORMATOARE, OSCILATOARE, MONOSTABILE ........... 274
12.1 Circuite trigger Schmitt ........................................................... 274
12.2 Circuite pentru diferenierea fronturilor i sincronizare ......... 279
12.3 Circuite basculante monostabile.............................................. 280
12.3.1 CBM realizate cu CBB i inversoare ............................. 282
12.3.2 CBM integrate TTL ........................................................ 283
12.3.3 CBM realizate cu pori CMOS ....................................... 285
12.3.4 CBM integrate CMOS .................................................... 288
BIBLIOGRAFIE ................................................................................. 290

295