SAMcurs 3

Sisteme de achiziţii de date
1
Toate erorile unui circuit de eşantionare-memorare se pot deduce cantitativ din
specificaţiile tehnice ale circuitului, cu excepţia erorii generate de timpul de apertură,
fiindcă această eroare este dependentă de panta semnalului de intrare din momentul
trecerii în starea de memorare.
În general, se estimează această eroare, admiţând că ea nu depăşeşte eroarea maximă

pentru un semnal sinusoidal de frecvenţă f, egală cu frecvenţa maximă din spectrul
semnalului şi cu amplitudinea A, egală cu valoarea maximă admisibilă a semnalului de
intrare. În acest caz, dacă:
vx=Asin(t)  (dvx/dt)max=A, de unde vx=Ata.
Din relaţia de mai sus, se observă că efectul timpului de apertură este destul de critic.
De exemplu, la un timp de apertură ta = 32 ns se produce o eroare de 0,01%, dacă
frecvenţa maximă din spectrul semnalului este 10 kHz.
SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3
2
Conversia AD
Măsurarea numerică a unei mărimi electrice presupune conversia mărimii într-o
mărime digitală (numerică). Rezultatul conversiei aproximează valoarea mărimii
analogice cu o eroare mai mică decât cea mai mică treaptă de cuantizare. Conversia
constă în compararea mărimii de intrare cu o mărime de referinţă (de aceeaşi natură),
rezultatul fiind un cod numeric. Ecuaţia de funcţionare este:
N  X in / X ref , N  1
Codurile binare utilizate în conversia A/D sunt:
- pentru semnale unipolare: binar natural, binar natural invers, codul BCD, codul Gray.
- pentru semnale bipolare: cod binar deplasat, binar deplasat inversat, cod complement
faţă de doi, cod binar natural cu semn
Clasificarea convertoarelor A/D:
- după metoda de conversie: convertoare A/D directe – conversia mărimii analogice se
realizează direct, convertoare A/D indirecte – conversia mărimii analogice se
realizează printr-o mărime intermediară (timp, frecvenţă) care este apoi convertită în
mărimea numerică.

3
- după succesiunea etapelor de conversie: convertoare programate pentru care
conversia decurge într-un timp stabilit de frecvenţa de tact şi numărul etapelor de
parcurs şi convertoare neprogramate la care succesiunea etapelor este asincronă,
începerea unei etape fiind determinată de terminarea precedentei, timpul de conversie
depinzând de valoarea mărimii convertite.
- după reacţie: convertoare A/D fără reacţie când nu există comparaţie între mărimea
analogică şi mărimea numerică de la ieşire şi convertoare A/D cu reacţie când cele
două mărimi analogică de la intrare şi numerică de la ieşire se compară între ele.
- după tipul conversiei: convertoare A/D neintegratoare când conversia se realizează
asupra valorii instantanee a semnalului preluată prin eşantionare-memorare şi
convertoare A/D integratoare când conversia se realizează asupra valorii medii a
acestuia.

4
Mărimi caracteristice convertoarelor A/D
Convertorul A/D este un circuit care transformă o mărime de intrare analogică (de
regulă tensiune, dar poate fi şi curent) într-o mărime de ieşire numerică. Conversia
poate fi privit ca o clasificare a mărimii de intrare analogică într-un număr de clase
distincte, iar rezultatul este numărul clasei în care a fost încadrat semnalul. Astfel,
domeniul maxim în care poate varia mărimea de intrare se împarte într-un număr de
intervale (funcţie de n numărul de biţi sunt 2n intervale) cu limitele (Lk, Lk+1). Mărimii
de intrare i se atribuite valoarea k dacă:
Lk  xi  Lk 1
Lk 1  Lk  x
constituie lăţimea clasei. Toate valorile mărimii de intrare ce îndeplinesc relaţia de mai
sus, vor fi încadrate în aceeaşi clasă (vor avea aceeaşi valoare).
Rezoluţia unui convertor A/D se defineşte ca fiind egală cu variaţia semnalului de
intrare necesară pentru a schimba două coduri numerice consecutive la ieşire. Se
observă apariţia unei erori principiale de conversie, eroare care se numeşte eroare de
cuantizare.

5
Dacă FR este domeniul maxim de variaţie a mărimii de intrare xi şi n este numărul de
biţi pe care se face conversia, atunci se observă că rezoluţia unui convertor A/D este
FR
r n
2
codurile numerice de la ieşire

Rezoluţia se exprimă în unităţi ale mărimii
111
de intrare, în procente din FR sau prin
110
numărul de biţi.
101
Cel mai puţin semnificativ bit (LSB – Least
100
Significant Bit) este egal cu rezoluţia (FR/2n)
011
sau cu lăţimea unei clase de cuantizare.
010
Cel mai semnificativ bit (MSB – Most 001
diagrama
ideală
Significant Bit) este egal cu jumătate din 000
xi [LSB]
domeniul maxim de variaţie al mărimii de 0 1 2 3 4 5 6 7
intrare (FR/2). q
+1/2 LSB
xi [LSB]
0
-1/2 LSB

6
Eroarea de câştig – numită şi eroare de capăt de scară, se referă la diferenţa dintre
valoarea intrării care produce o „deviaţie” egală cu capătul de scară şi valoarea ideală a
acestuia.
Eroarea de offset – este definită ca diferenţa dintre punctele de zero de pe caracteristica
ideală şi cea reală. Punctul de zero se defineşte ca mijlocul treptei pentru care codul
digital este nul. Această eroare afectează toate codurile cu aceeaşi valoare şi poate fi de
regulă compensată cu ajutorul unui reglaj de zero.
FR real eroarea de câştig FR real


111 111
diagrama
110 diagrama 110 ideală
reală
101 101
eroarea
FR ideal FR ideal
100 100 de offset
diagrama
011 011 reală
010 010
diagrama
001 ideală 001
xi [LSB] xi [LSB]
000 000
0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7

7
Eroarea de neliniaritate diferenţială (DNL) – reprezintă cea mai mare diferenţă dintre
valoarea reală a treptelor de cuantificare şi valoarea lor ideală. În cazul ideal aceasta
este 0. Dacă eroarea de neliniaritate devine mai mare decât 1 LSB caracteristica
acestuia poate deveni nemonotonă (lipsesc coduri).
Eroarea de neliniaritate integrală (INL) – reprezintă abaterea maximă a caracteristicii
de transfer reale de la caracteristica ideală. Numele de eroare neliniaritate integrală
provine de la faptul că sumarea erorilor diferenţiale de la 0 până la un anumit punct
determină valoarea erorii integrale în punctul respectiv.
Eroarea absolută totală – include erorile de offset, câştig, şi de neliniaritate integrală
şi eroarea de cuantizare.
diagrama

reală
111 111
110 diagrama 110
101 reală 101
diagrama
100 100 ideală
011 011
010 DNL 010 INL
001 001
1LSB ideal xi [LSB] xi [LSB]
000 000
0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7
8
Convertoare AD integratoare
Sunt în principiu convertoare indirecte deoarece comparaţia dintre mărimea de măsurat
şi cea de referinţă se face printr-o mărime intermediară, de regulă timpul sau frecvenţa.
Avantajul acestor convertoare îl reprezintă rejecţia care o realizează asupra semnalelor
perturbatoare suprapuse peste semnalul util. Dintre această familie fac parte
convertoarele cu integrare simplă pantă (sau simplă integrare), convertoarele cu
integrare dublă pantă (sau cu dublă integrare), convertoarele cu integrare cu pantă
multiplă şi convertoarele tensiune – frecvenţă. Cele mai răspândite sunt cel cu dublă
pantă datorită raportului performanţe / complexitate şi cel cu pantă multiplă datorită
preciziei ridicate.

Convertoare AD integratoare
9
Convertorul cu integrare dublă pantă foloseşte ca mărime intermediară timpul şi este
un convertor A/D fără reacţie. Schema bloc a unui astfel de convertor este prezentată
în figura următoare. Principalele părţi componente sunt integratorul (AO1, R şi C),
comparatorul (AO2), oscilatorul (O), o logică de control (LC), numărătorul (N), un
registru de memorare (RM), decodificatorul (D) şi afişorul (A).
K2
Ui C
R LD
K1 AO1
-UR U1 AO2 LC N RM DEC D
R
O
Z
Faza de integrarea tensiunii necunoscute
LC comandă comutatorul K1 pe Ui, la intrarea integratorului aplicându-se tensiunea de
intrare. Integratorul porneşte din condiţii iniţiale nule iar faza durează un timp bine
stabilit. Această durată este determinată de descărcarea numărătorului N, care iniţial a
fost încărcat cu capacitatea maximă, până la 0.
10
În această această etapă, tensiunea U1 la ieşirea integratorului se poate scrie:
t
1 t
RC 0
U1   U i dt  U i  , unde U i se presupune constantă
RC
Presupunând Nm capacitatea maximă a numărătorului şi f0=1/T0 frecvenţa
oscilatorului, această fază durează:
Tm  N m  T0
iar tensiunea la ieşirea integratorului la sfârşitul acestei faze va fi:
N T
U1 Tm   U i m 0 În momentul în care
RC numărătorul N ajunge la 0, LC
comandă comutatorul K1 pe
K2 poziţia –UR.
Ui C
R LD
K1 AO1
R
O
Z
11
Faza de integrare a referinţei
Această fază începe odată cu comutarea lui K1. În această fază, la intrarea
integratorului se aplică tensiunea de referinţă –UR. Tensiunea U1 se poate scrie:
Tm t
N m  T0
U1  U1 (Tm ) 
1

 R
 U dt  U i UR
t
RC Tm
RC RC
Această fază se termină când tensiunea U1 se anulează. În acest moment LC închide
comutatorul K2 (aduce la 0 ieşirea integratorului), transferă conţinutul numărătorului
în RM, şi apoi reset-ează numărătorul N. La sfârşitul acestei faze, N a numărat N
impulsuri de perioadă T0. Astfel putem scrie:
U1 (Tm  N  T0 )  0 
N T N  T0
K2 Ui  m 0  U R 
Ui C RC RC
R LD
K1 AO1
R
O
Z
12
Nm
de unde: N Ui
UR
Deci numărul de impulsuri adunat în numărător la sfârşitul celor două etape este
proporţional cu tensiunea de la intrare, factorul de proporţionalitate fiind raportul a
două constante, deci o constantă. Dacă Ui=UR, atunci N=Nm, adică tensiunea maximă
pe care se poate măsura este chiar tensiunea de referinţă în modul.
După ce numărul N a fost Ui
memorat şi numărătorul adus la t
0 (reset-at), procesul se reia, la Integrare Ux Integrare Ur
sfârşitul fiecărei măsurări, -UR
valoarea lui N (adică a tensiunii U1 t
Ui) fiind actualizată pe afişor.
Eroarea de măsurare: Tm
-Ui
RC
U i U R N U R 1
    ... ... t
Ui UR N UR N
NmT0 NT0

13
Convertoare AD sigma delta
Conversia AD sigma-delta este una dintre cele mai moderne tehnologii. Tensiunea de
intrare analogică este conectată la un integrator (I), ce produce o variaţie după o pantă
ce depinde de mărimea intrării. Tensiunea rampei este comparată cu potențialul masei
de către un comparator (C). Comparatorul este echivalent cu un convertor AD de 1 bit:
dacă ieșirea integratorului este pozitivă rezultatul conversiei este 1 logic sau dacă
ieşirea este negativă rezultatul este 0 logic. Ieșirea sa este memorată într-un bistabil D
ce primeşte un tact cu frecvență ridicată. Ieşirea sa este adusă prin reacţie negativă în
integrator după ce a fost convertită în analogic (1 bit DAC - comparator), comandând
ieşirea integratorului spre 0.
Integrator Oversampler
Digital
Uin+ Σ  +
Sample Serial
D Q low-pass decimator
- CLK output
- filter
1-bit
DAC
14
Ieşirea este un şir serial de biți. Dacă intrarea analogică este zero, ieşirea integratorului
nu va avea nici o tendință de creştere sau descreştere, cu excepția răspunsului la
tensiunea de reacție. Ieșirea va continua să oscileze între “1" și “0", deoarece reacţia
duce integratorul în sus şi în jos, încercând să o mențină la zero volți:
Dacă aplicăm tensiuni negative integratorul va avea tendinţa să îşi crească ieşirea spre
zona pozitivă:

15
Convertoare A/D neintegratoare
Convertoarele A/D neintegratoare transformă o mărime analogică într-una analogică
direct, fără a utiliza conversii intermediare. Din această categorie fac parte
convertoarele A/D: paralel, paralel-serie, cu numărător, cu urmărire şi cu aproximaţii
succesive.
Convertoare A/D cu aproximatii succesive
Convertorul A/D cu aproximaţii succesive este unul din cele mai utilizate convertoare.
Aplicaţiile sale sunt legate de sistemele unde este necesară o viteză de conversie
relativ mare (100 - 500 Ksamples/s) şi o rezoluţie ridicată (10, 12 biţi). Pe lângă cele 2
caracteristici de mai sus CA/D cu aproximaţii succesive are o construcţie relativ
simplă.
Funcţionarea acestui convertor se bazează după cum îi este şi numele, pe metoda
aproximaţiilor succesive (înjumătăţirii). Este practic cea mai rapidă metodă de
determinare a unei mărimi necunoscute aflată într-o anumita plajă. Metoda foloseşte
compararea bit cu bit înjumătăţind intervalul în care aceasta este situată. Schema de
bază este următoarea:

16
La comanda START (un impuls pozitiv foarte scurt), logica de control (LC) din
registrul de aproximaţii succesive (RAS) reset-ează registrul de deplasare RD, după
care încarcă registrul de deplasare (RD) cu 1 logic în poziţia bitului de semnificaţie
maximă (MSB). Acesta este scos la ieşirea RAS prin intermediul registrului de ieşire
(RI). În aceste condiţii la intrările numerice ale DAC se aplică N1 = 100...0, deci la
ieşirea sa va exista o tensiune ur = UREF/2.
Comparatorul COMP compară cele 2 tensiuni uin şi ur. Dacă uin>ur atunci ieşirea
COMP va fi în 1 logic şi LC va înscrie în RI, în dreptul MSB, valoarea 1 logic, iar în
caz contrar va înscrie 0 şi simultan deplasează 1 logic în RD pe poziţia bitului următor.
17
În acest caz la ieşirea RAS va fi N2 = an-110...0, iar COMP va compara uin cu:
ur=(an-1·UREF/2 + UREF/4)
Dacă uin>ur, LC va stabili an-2= 1 în RI, iar în caz contrar an-2= 0. La pasul următor
pragul de comparaţie va fi:
ur=an-1·UREF/2 + an-2·UREF/4+UREF/8, etc.

18
Schematic, organigrama de funcţionare pentru convertorul A/D cu aproximaţii
succesive este ca în figura următoare:
Un avantaj al acestui gen de convertor A/D este timpul de conversie care rămâne
constant indiferent de valoarea tensiunii de intrare, şi egal cu n perioade de tact unde n
este numărul de biţi.
19
În final valoarea tensiunii ur este:
𝑛−1
𝑈𝑅𝐸𝐹 𝑈𝑅𝐸𝐹 𝑈𝑅𝐸𝐹 𝑈𝑅𝐸𝐹
𝑢𝑟 = 1 ∙ 𝑎𝑛−1 + 2 ∙ 𝑎𝑛−2 + ⋯ + 𝑛 ∙ 𝑎0 = 𝑛 ∙ 𝑎𝑖 ∙ 2𝑖
2 2 2 2
𝑖=0
Capătul de scală al acestui convertor este fixat de DAC şi este:

𝑛−1
𝑈𝑅𝐸𝐹 𝑖
2𝑛 − 1
𝐹𝑆 = 𝑢𝑟 𝑚𝑎𝑥 = 𝑛 ∙ 𝑎𝑖 ∙ 2 = 𝑈𝑅𝐸𝐹 = 𝑈𝑅𝐸𝐹 − 1𝐿𝑆𝐵
2 2𝑛
𝑖=0
Convertoarele cu aproximaţii succesive nu sunt recomandate în aplicaţii de tip
histogramă în care se lucrează cu distribuţii de amplitudine (spectroscopie nucleară)
datorită neuniformităţii treptelor de cuantificare, fapt ce generează neliniarităţi
diferenţiale mari.

20
Convertorul AD paralel
Convertorul A/D paralel determină toţi biţii simultan. Pentru aceasta se foloseşte un set
de 2n-1 comparatoare şi o logică de codificare care se complică odată cu creşterea
numărului de biţi. Principiul acestui convertor este ilustrat în figura următoare.
Comparatoarele vor avea ieşirile în 0 logic dacă uin vor fi mai mari decât tensiunile lor
de prag. Presupunând uin(k·UREF/2n,(k+1) ·UREF/2n) atunci comparatoarele până la k
vor avea ieşirile în 0 logic, iar celelalte vor fi în 1 logic.
21
Codificatorul realizează codificarea în binar.
Timpul de conversie este dat de sumă timpilor de
stabilizare a unui comparator şi a timpului de
propagare prin codificator. Se ating curent timpi
de conversie < 5 ns. Circuitul impune utilizarea
unui circuit de eşantionare-memorare care
înrăutăţeşte şi el timpul de conversie. Un
dezavantaj major îl constituie complexitatea
circuitului: 2n-1 comparatoare şi 2n rezistenţe plus
decodificatorul. Acesta poate fi simplificat
utilizând o primă conversie din aşa numitul cod
“termometric” în cod unar (doar o singura ieşire a
porţilor XOR este în 1 logic) şi apoi o codificare
în cod binar cu funcţii SAU cablat cu diode.
Convertoarele A/D paralel sunt limitate la rezoluţii mici. O cale de compromis între
complexitate şi viteză este folosirea în combinaţie cu altă metodă.

22
Comparatoarele sunt cu câştig redus (amplificare în buclă deschisă) deoarece sunt de
bandă largă trebuind să lucreze cu timpi mici de comutaţie. De asemenea au tensiune
de decalaj (offset) redusă, aceasta fiind mai mică decât 1LSB, în caz contrar putând
apărea abateri de la codul termometric.
Convertorul flash este cel mai simplu din punctul de vedere al funcţionării, dar şi din
punct de vedere al vitezei, fiind limitat doar în întârzierile de propagare a
comparatoarelor și a logicii de codificare. Din păcate, este cel mai complex pentru un
număr dat de biți. De exemplu pentru un convertor de 3 biți sunt necesare șapte
comparatoare. O versiune de 4 biți necesită 15 comparatoare. Cu fiecare bit
suplimentar, numărul comparatoarelor se dublează. Considerând că 8 biți sunt în
general numărul minim pentru orice ADC practic, pentru care sunt necesare 255 de
comparatoare, se observă imediat marele dezavantaj.
Un avantaj important al convertorului paralel, este capacitatea acestuia de a realiza o
iconversie neliniară. Cu rezistențe de valoare egală în rețeaua de divizare, fiecare cod
binar consecutiv reprezintă aceeași cuantă de creștere a semnalului analogic, oferind
un răspuns liniar. Cu toate acestea, pentru aplicații speciale, valorile rezistenţelor din
divizor pot fi neegale, de unde se obţine o conversie neliniară a semnalul de intrare.
Nici un alt ADC nu permite o conversie neliniară cu atât de puţine componente.
23
Convertoarele A/D paralel-serie
Convertorul A/D paralel-serie utilizează 2 convertoare paralel de n/2 biţi şi un
convertor D/A de n/2 biţi. Primul convertor A/D realizează conversia pentru biţii cei
mai semnificativi, iar al doilea pentru biţii cei mai puţin semnificativi. Figura
următoare prezintă principial un astfel de convertor.
Convertoarele D/A şi A/D
paralel au aceeaşi referinţă deci
acelaşi capăt de scară FS.
Tensiunea de intrare uin este
introdusă în convertor prin
repetorul realizat cu AO1 şi
convertită pe n/2 biţi. Astfel se
poate scrie:
𝑛
−1
2
𝑈𝑅𝐸𝐹 𝑈𝑅𝐸𝐹
𝑢𝑖𝑛 = 𝑛 ∙ 𝑎𝑖 ∙ 2𝑖 + ∆𝑈, 𝑢𝑛𝑑𝑒 ∆𝑈 < 𝑛
22 𝑖=0 22
24
Ieşirea primului convertor paralel 𝑛
−1
de n-2 biţi (grosier) comandă 2
𝑈𝑅𝐸𝐹
convertorul DAC, iar la ieşirea sa 𝑢𝑖𝑛 = 𝑛 ∙ 𝑎𝑖 ∙ 2𝑖
vom găsi: 22 𝑖=0
Prin intermediul etajului cu AO2 se aplică CAD2 un semnal diferenţă dintre intrare şi
ieşirea DAC:
𝑅2
𝑢𝑂2 = ∙ 𝑢𝑖𝑛 − 𝑢𝑂1
𝑅1
Pentru al doilea convertor

paralel putem scrie:
𝑛
−1
2
𝑈𝑅𝐸𝐹 𝑈𝑅𝐸𝐹
𝑢𝑂2 = 𝑛 ∙ 𝑎𝑖 ∙ 2𝑖 + ∆𝑈′, 𝑢𝑛𝑑𝑒 ∆𝑈′ < 𝑛
22 𝑖=0 22

25
Înlocuind în ultima relaţie, relaţiile anterioare obţinem:
𝑛 𝑛
−1 −1
2 2
𝑈𝑅𝐸𝐹 𝑅2 𝑈𝑅𝐸𝐹 𝑅2
𝑢𝑖𝑛 = 𝑛 ∙ 𝑎𝑖 ∙ 2𝑖 + ∙ ∙ 𝑎𝑖 ∙ 2𝑖 + ∙ ∆𝑈′
22 𝑅1 2𝑛2 𝑅1
𝑖=0 𝑖=0
Dacă alegem R1/R2 = 1/2n/2 obţinem:

𝑛−1
𝑈𝑅𝐸𝐹 1
𝑢𝑖𝑛 = 𝑛 ∙ 𝑎𝑖 ∙ 2𝑖 + ∙ ∆𝑈′
2 2𝑛
𝑖=0
Linia de întârziere are rolul de a

decala semnalul de intrare,
pentru ca acesta să fie aplicat
simultan cu uo1 la intrarea lui
AO2.

26
În imaginea următoare este prezentat un exemplu de conversie paralel-serie în două
etape utilizând convertoare paralel de 2 biți. Primul furnizează 10 pentru biții cei mai
semnificativi, iar cel de-al doilea10 pentru cei mai puțin semnificativi biți. Rezultatul
final este 1010 pe 4 biți, adică UIN=10(UREF/16).
1st stage 2nd stage
UREF UREF
11 11
amplification
UIN
U G=2n UIN ADC2
10 10
01 01
00 00
0 0

27
Valoarea binară de la ieşire se obţine prin medierea şirului de biţi. De exemplu un
numărător numără valorile de 1.
Există şi variante de convertoare cu mai multe integratoare ce furnizează mai mult de 1
bit, dar un concept comun este cel de supra-eşantionare: valorile furnizate de convertor
sunt mediate. Rezultatul final este o creștere efectivă a numărului de biți. Cu alte
cuvinte, un ADC pe 1 bit cu supra-eşantionare poate face același lucru ca unul pe 8 biți
cu o eșantionare unică, dar la o rată mai mică.

28
Consideraţii privind convertoare AD:
Timpul de conversie nu creşte cu numărul
de biţi pentru convertoarele paralel, în
timp ce pentru celelalte creşte
semnificativ (pentru cel cu integrare se
dublează cu fiecare bit).
Împerecherea componentelor limitează
convertorul paralel la circa 8 biţi, fiind
necesare operaţii de reglaj şi calibrare.
Similare sunt şi cazurile convertoarelor
cu aproximaţii succesive, paralel serie.
Nu este însă cazul convertoarelor
integratoare
Dimensiunile, costul şi consumul practic
se dublează cu fiecare bit pentru
convertorul paralel. Celelalte convertoare
fie cresc liniar fie îşi păstrează valorile
pentru convertoarele integratoare.
29
Performanţe comparative pentru convertoare AD:
Tip convertor Viteză Rezoluţie Imunitate la zgomot Cost

Aproximaţii succesive Medie (5MHz) 8-20 biţi Slabă Scăzut
Integrator Mică (100-200 măs/sec) 12-18 biţi Bună Scăzut
Delta sigma Redusă (<3KHz) 14-24 biţi Bună Mediu
Flash/paralel Mare (800MHz) 4-8 biţi Absent Ridicat

SAMcurs 3

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

SAMcurs 3

Încărcat de

Drepturi de autor:

Formate disponibile

Sisteme de achiziţii de date

În general, se estimează această eroare, admiţând că ea nu depăşeşte eroarea maximă

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

codurile numerice de la ieşire

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

FR real eroarea de câştig FR real

codurile numerice de la ieşire

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

codurile numerice de la ieşire

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

ur=an-1·UREF/2 + an-2·UREF/4+UREF/8, etc.

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

Capătul de scală al acestui convertor este fixat de DAC şi este:

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

Pentru al doilea convertor

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

Dacă alegem R1/R2 = 1/2n/2 obţinem:

Linia de întârziere are rolul de a

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

Tip convertor Viteză Rezoluţie Imunitate la zgomot Cost

SISTEME AUTOMATE DE MĂSURĂ Prof.Dr.Ing. Cristian Zet CURS NR.3

S-ar putea să vă placă și