Ilovepdf Merged

Universitatea Tehnică a Moldovei
Departamentul Microelectronica și
Inginerie Biomedicală
Circuite Digitale Integrate
1
Chișinău 2020
Modulul T4 (4 ore). Principiul de funcţionare a
elementului I2L.
4.1. Construcţia elementului I2L. Funcţiile logice, îndeplinite de

elementele I2L.
4.2. Convertor de nivel (interfaţa) I2L - TTL.
4.3. Translatoare (interfeţe) de intrare si ieşire pentru elementele
I2L
2
4.1. Construcţia elementului I2L. Funcţiile logice, îndeplinite de elementele I2L.
Circuitele în tehnologia I2L (Integrated Injection Logic – Logica integrată de

injecţie) datorită avantajelor pe care le aduc şi anume: viteză de lucru
comparabilă cu circuitele construite în tehnologie bipolară, densitate de integrare
a componentelor mare (în unele situaţii mai mare decât cea permisă de
tehnologia MOS), putere consumată scăzută (comparabilă cu cea a circuitelor în
tehnologie CMOS) şi capacitate la ieşire foarte mică, au dus la dezvoltarea unor
componente cu funcţii complexe larg utilizate în tehnica digitală.
Schema electrică de principiu a unei porţi în tehnologie I2L (sau IIL) este
prezentată în figura 1.25.
3
Structura de bază este inversorul prezentat în fig. C3.12.

Sursa de curent I organizată în jurul tranzistorului T2 injectează curentul I în baza
tranzistorului T1. Dacă intrarea A se află la un potential egal cu zero, curentul
injectat se scurge la masă şi T1 este blocat. La ieşirea lui se obtine 1 logic
(colectorul nu absoarbe curent).
Dacă pe intrarea A se aplică 0.7V, T1 se deschide şi la ieşire se obŃine 0 logic

(colectorul absoarbe curent).
Viteza de lucru a circuitului depinde de caracteristicile tranzistorului T1, de
mărimea curentului injectat şi de încărcarea circuitului.
4
Acestă schemă foarte simplă explică posibilitatea de integrare pe scară largă (LSI) a
circuitelor. Elementul logic este reprezentat de tranzistorul multicolector Q2, tranzistorul Q1
având rolul de generator de curent constant.
Intrarea (X) a inversorului este chiar baza tranzistorului Q2 iar ieşirile (Y1, Y2) reprezintă
colectoarele în gol ale aceluiaşi tranzistor. Evident că pentru
funcţionarea corectă a circuitului pe ieşiri trebuie conectate sarcini corespunzătoare.
Dacă pe intrarea X a circuitului se aplică o tensiune egală cu zero (zero logic) atunci
curentul furnizat de tranzistorul Q1 este dirijat la masă iar tranzistorul Q2 se blochează, ieşirile
Y1 şi Y2 fiind în starea unu logic. Când pe intrare se aplică valoarea 1 logic (intrarea X în aer
sau se aplică o tensiune de 0,4 ... 0,8V) atunci tranzistorul Q2 conduce ieşirea circuitului fiind
în starea zero logic. Tensiunea de alimentare şi nivelele logice au valori foarte mici în
comparaţie cu porţile logice construite în alte tehnologii. Astfel, dacă VCC=1,5V, atunci
tensiunea corespunzătoare nivelului logic zero, VL < 20mV iar tensiunea corespunzătoare
nivelului logic unu VH = 0,4 ... 0,8V.
5
Schema utilizată pentru simularea porţii inversoare este prezentată în figura 1.26
Tranzistorul multicolector Q2 din figura 1.25 a fost înlocuit în schema de simulare

(figura 1.26) cu tranzistoarele Q2 şi Q3. De asemenea rezistoarele R1 şi R2 au fost
adăugate pentru a asigura sarcina pe ieşirile inversorului. Rezultatele simulării sunt
prezentate în figurile 1.27 şi 1.28. Astfel în figura 1.27 este prezentată caracteristica
de transfer a porţii inversoare iar în figura 1.28 comportarea dinamică.
6
Operatorul ŞI-NU din figura 1.29 se

deosebeşte de inversor doar prin prezenţa a
două borne de intrare. Dacă una sau ambele
intrări (X1, X2) sunt aduse în zero logic atunci
ieşirea va avea starea unu logic din cauză că
tranzistorul Q2 este blocat aşa cum s-a arătat
mai sus.
Dacă ambele intrări X1 şi X2 sunt în starea
unu logic atunci tranzistorul Q2 este saturat iar
ieşirea se va găsi în starea zero logic. Aşa cum
se va arăta mai târziu, acest mod de conectare
a celor două intrări, presupune ca circuitele de
comandă ale acestora să permită realizarea
funcţiilor logice cablate.
7
Funcţionarea circuitului SAU din figura

1.30 este şi ea uşor de înţeles dacă
observăm că la intrările unui circuit ŞI-
NU s-au conectat două inversoare.
Conform teoremei lui De Morgan
rezultă că funcţia circuitului obţinut este
SAU.
Circuitele realizate în această
tehnologie prezintă avantaje care le fac
apte pentru realizarea unor circuite
integrate pe scară largă cum sunt
memoriile, microprocesoarele, etc.
Ele sunt utilizate pe scară largă în
realizarea bunurilor de larg consum din
cauză că pot fi alimentate la tensiuni
mici (până la 1,5V) şi au un consum
redus.
8
Principalele avantaje prezentate de circuitele logice realizate în tehnologie I2L sunt:
• prezintă o excursie mică a tensiunii pentru nivelele logice (<20mV pentru

valoarea “0” logic şi 0,4V ... 0,8V pentru valoarea “1” logic) şi capacităţi reduse ale
joncţiunilor ceea ce permite lucrul la frecvenţe relativ mari;
• au o tensiune de alimentare redusă (până la 1,5V), circuitul putând fi alimentat

de la pile electrice standard;
• datorită simplităţii (lipsesc rezistenţele) se obţin densităţi de integrare

comparabile sau superioare celor din familia MOS;
• proiectarea acestor circuite este simplă (nu există practic etape intermediare
între schema logică şi topologia circuitului electric);
• au o gamă largă a curenţilor de alimentare . Se poate optimiza consumul

unui circuit dat fixând curentul de injecţie la valoarea minimă pentru
obţinerea vitezei cerute;
• pot fi combinate cu celelalte circuite logice realizate în tehnologie bipolară

(TTL, ECL) folosind interfeţe de putere specifice. 9
Inversor I2L
10
NAND I2L
11
NOR I2L
12

Lecții practice
1
Chișinău 2020
Circuitul ECL
Să se calculeze puterea medie de consum a energiei electrice
(Pmed) pentru circuitul ECL de mai jos.
Circuitul ECL
În urma analizei circuitului de mai jos se poate observa că acesta este compus din trei
părți principale:
(i) Etajul diferențial – circuitul de intrare la care se aplică nivelurile logice;
(ii) Repetor pe emitor – care îndeplinește funcția logică și deplasarea de nivel;
(iii) Sursa de referință – furnizează o tensiune constantă care nu se modifică în
dependență de nivelurile logice a circuitului
Circuitul ECL
Astfel, puterea medie consumată poate fi calculată după cum urmează:
𝑃”0” + 𝑃”1”
𝑃𝑚𝑒𝑑 = + 𝑃𝑟𝑒𝑓
2
Unde P”1” și P”0” prezintă puterea de consum în cazul când ieșirea circuitului corespunde
nivelului logic ”1” și ”0”, respectiv, iar 𝑃𝑟𝑒𝑓 prezintă puterea de consum a circuitului de
referință (care este constantă).
Circuitul ECL
Deoarece circuitul are șase ramuri principale prin care curg curenții la masă,vom nota
respectiv și curenții conform figurii de mai jos: I1, I2, I3, I4, I5 și I6.
Inițial vom calcula puterea de consum a circuitului de referință:
𝑃𝑟𝑒𝑓 = 𝐸𝐶𝐶 (𝐼5 + 𝐼6 )

Circuitul ECL
Curentul I6 va curge direct prin ramura R6 -> R7 -> D1 -> D2, având două diode care conduc
este destul de a calcula căderea de tensiune pe aceste rezistențe prin scăderea tensiunii
care cade pe diode, astfel curentul, conform legii lui Ohm (I = U/R), I6 este egal
𝐸𝐶𝐶 − 2𝑈𝐷 5 − 0.75 − 0.75

𝐼6 = = ≈ 1.34 𝑚𝐴
𝑅6 + 𝑅7 2300 + 300
Circuitul ECL
Curentul I5 va curge direct prin ramura CE (T5) -> R5,
adică curentul I5 = IR5 (curentul prin R5). În rezultat este necesar doar de calculat tensiunea
care cade pe rezistența R5 (UR5): 𝑈𝑅5 = 𝐸𝐶𝐶 − 𝑈𝑅6 + 𝑈𝐵𝐸6 , unde 𝑈𝑅6 = 𝑅6 𝐼6 ≈ 0.4 𝑉,
Astfel 𝑈𝑅5 = 5 − 0.4 + 0.75 = 3.85 𝑉
𝑈𝑅5 3.85 𝑉
𝐼5 = = ≈ 1.92 𝑚𝐴
𝑅5 2𝑘
Circuitul ECL
Puterea de consum a circuitului de referință este egală cu:
𝑃𝑟𝑒𝑓 = 𝐸𝐶𝐶 𝐼5 + 𝐼6 = 5 1.34 𝑚𝐴 + 1.92 𝑚𝐴 = 16.32 𝑚𝑊

Circuitul ECL
Cazul când avem ”0” la intrare
Deoarece avem aplicat ”0” logic la intrare (”0” < UREF), T1 va fi închis iar T2 va conduce. În
rezulat potențialul la colectorul T1 înalt și respectiv T3 deschis, iar la colectorul T2
potențial mic și T4 închis. La ieșirea Y1 vom avea ”1” iar la Y2 – ”0”.
Deoarece T1 închis, curentul I1 se va suma cu curentul I3 prin rezistența R3:
𝑈𝑅3 𝐸𝐶𝐶 − 𝑈𝐵𝐸3 − 𝑈𝑅1 5 − 0.75 − 0
𝐼1 + 𝐼3 = = = = 2.83 𝑚𝐴
𝑅3 𝑅3 1.5𝑘
Am asumat pentru simplicitate că UR1 = 0 deoarece curentul I1 este neglijabil din motiv că
T1 este blocat.
Curentul I2 va curge prin R2 -> CE (T2) -> R8, astfel I2 = IR8:
𝑈𝑅8 𝐸𝐶𝐶 − 𝑈𝐵𝐸2 − 𝑈𝑅𝐸𝐹
𝐼2 = =
𝑅8 𝑅8
Conform circuitului de referință (vezi anterior), tensiunea UREF este egală cu:
𝑈𝑅𝐸𝐹 = 𝑈𝑅6 + 𝑈𝐵𝐸5 = 0.4 + 0.75 = 1.15 𝑉
Astfel
𝐸𝐶𝐶 − 𝑈𝐵𝐸2 − 𝑈𝑅𝐸𝐹 5 − 0.75 − 1.15
𝐼2 = = = 3.1 𝑚𝐴
𝑅8 1𝑘
Curentul I4 este egal cu 0 deoarece T4 închis.
Puterea de consum în cazul dat este:
𝑃0 = 𝐸𝐶𝐶 𝐼1 + 𝐼2 + 𝐼3 + 𝐼4 = 5 2.83 𝑚𝐴 + 3.1 𝑚𝐴 = 29.65 𝑚𝑊
În cazul dat, deoarece ”1” > UREF vom avea T1 deschis și T2 închis, respectiv T3 închis și T4
deschis (deoarece potențialul la colectorul T1 este mic iar la colectorul T2 este mare. În
rezultat la Y1 = ”0” iar la Y2 = ”1”.
Deoarece T1 deschis, curentul I1 va curge de la alimentare spre intrarea circuitului

(curentul va ieși din circuit). În rezultat curentul I1 este egal cu curentul prin R8
𝑈𝑅8 𝐸𝐶𝐶 − 𝑈𝐵𝐸1 − 𝑈 ”1” 5 − 0.75 − 0.75
𝐼1 = = = = 3.5 𝑚𝐴
𝑅8 𝑅8 1𝑘
Deoarece T2 este blocat, curentul I2 va curge prin R2 -> BE (T4) -> R4, astfel I2 = IR4.
Curentul I2 se va suma cu curentul I4 prin R4. Astfel:
𝑈𝑅4 𝐸𝐶𝐶 − 𝑈𝐵𝐸4 − 𝑈𝑅2 5 − 0.75 − 0
𝐼2 + 𝐼4 = = = = 2.83 𝑚𝐴
𝑅4 𝑅4 1.5𝑘
Am asumat pentru simplicitate că UR2 = 0 deoarece curentul I2 este neglijibil din motiv că
T2 este blocat.
Curentul I3 va fi egal cu 0 deoarece T3 este blocat.
𝑃”1” = 𝐸𝐶𝐶 𝐼1 + 𝐼2 + 𝐼3 + 𝐼4 = 5 2.83 𝑚𝐴 + 3.5 𝑚𝐴 = 31.65 𝑚𝑊
Puterea de consum medie este:
𝑃”0” + 𝑃”1” 29.65 + 31.65
𝑃𝑚𝑒𝑑 = + 𝑃𝑟𝑒𝑓 = + 16.32 ≈ 47 𝑚𝑊
2 2
1
Chișinău 2020
2.3. Elementul TTL cu inversor compus.
Alte circuite din seria TTL standard
36
37
38
39
40
2.4. Construcţia si principiul de funcţionare a tranzistorului Schottky
41
2.5. Elementul TTL Schottky.
42
43
44
45
Fată de poarta TTL standard s-au adus următoarele îmbunătătiri:

1. Înlocuirea tranzistorului T4 cu un repetor pe emitor în montaj Darlington. Jonctiunea BE a
tranzistorului T6 îndeplineşte rolul diodei D din structura standard. Viteza de lucru creşte
deoarece:
• structura Darlington are o rezistentă de ieşire mai mică decât rezistenŃa de ieşire a
circuitului standard şi
• tranzistorul T4 nu se saturează niciodată.
2. Înlocuirea rezistentei R3 cu o rezistentă neliniară. Portile în care T4 se înlocuieşte cu
structura Darlington T6-T4, utilizează o rezistentă R3=600Ω. Viteza de lucru creşte deoarece:
când T3 începe să conducă, rezistenta neliniară are o valoare mai mare de 600Ω şi extrage
mai putin curent din emitorul lui T2. Astfel, creşte curentul de bază al lui T3, ceea ce are ca
avantaj o mai rapidă intrare în conducŃie a lui T3.
• La saturarea lui T3, curentul său de bază este mai mare decât cel de la saturatia incipientă
ceea ce ar însemna acumularea unei sarcini suplimentare în bază. Dar la VBE3≥0.8V,
rezistenta neliniară devine mai mică de 600Ω şi surplusul de curent de bază este limitat sau
chiar suprimat.
46
Se bazează pe înlocuirea tranzistoarelor npn convenţionale cu tranzistoare
Schottky. Tranzistoarele Schottky nu se pot satura. Din acest motiv, comutarea
lor inversă (blocarea lor) este mai rapidă.
Tranzistorul Schottky se obţine prin conectarea unui tranzistor npn

convenţional cu o diodă Schottky. Dioda Schottky este un contact punctiform
între un strat conductor metalic (aluminiu) cu un strat semiconductor de tip n slab
dotat cu impurităţi donoare.
47
48
49
50
În deceniul trecut a fost cea mai

răspândită şi utilizată serie din familia
TTL. La realizarea ei se combină
dorinţa de a consuma o putere cât
mai mică cu un timp de propagare
cât mai scurt.
Schema porţii ŞI-NU este similară cu

aceea a circuitului din seria S doar că
valorile rezistoarelor sunt mai mari. De
asemenea funcţia ŞI nu mai este
realizată cu un tranzistor multiemitor, ci
cu diode Schottky pentru a putea
exploata viteza mare de comutaţie a
acestora.
51
Rezistenţa RE2 din schema seriei

standard este înlocuită cu o rezistenţă
neliniară formată din T2, RB2 şi RC2.
Tranzistorul T4 este completat cu T5,
realizându-se o pereche Darlington, care
faţă de varianta T4 singular prezintă o
amplificare de curent mai mare şi o
rezistenţă de ieşire mult mai redusă,
ceea ce permite încărcarea mai rapidă a
capacităţii CP în procesul de comutare a
ieşirii din starea L în starea H. Rezistenţa
RE5 stabileşte punctul static de
funcţionare pentru T5, mărind
amplificarea de curent a acestuia.
52
Cele două diode din baza tranzistorului

T5 accelerează comutarea ieşirii din
starea HIGH în starea LOW. Atunci când
are loc această comutare, T2 trece din
stare blocată în stare conductoare,
determinând blocarea lui T4, intrarea în
conducţie a lui T3 şi descărcarea
capacităţii parazite CP. Prin D1 se
închide curentul invers de bază a lui T4,
accelerând blocarea acestui tranzistor.
Dioda D2 intră în conducţie după intrarea
lui T2 în conducţie, dar înainte de a
conduce T3, determinând descărcarea
capacităţii CP prin T2.
53
54
55
Subfamiliile TTL
Familia de circuite integrate TTL standard are tipul circuitelor notat prin
cifrele 74xx, unde 74 semnifica TTL standard iar xx sunt două cifre care dau
tipul de circuit. De exemplu 7400 este un circuit TTL standard cu 4 porţi SI-NU
(figura 8.35). Literele din faţă denumesc producătorul, aici Texas Instruments.
56
57
1
Chișinău 2020
Modulul T7 (10 ore). Sinteza circuitelor combinaționale.
7.1. Bazele algebrei logice

7.2. Modul de prezentare a funcțiilor logice
7.3. Minimizarea funcțiilor logice
7.4. Implementarea funcțiilor logice cu porți logice
7.5. Sinteza circuitelor combinaționale.
7.5.1. Circuite de codificare (Codificator)
7.5.2. Circuite de decodificare (Decodificator)
7.5.3. Circuitul de decodificare BCD – 7 segmente
7.5.4. Comparator numeric (1 bit, 2 biți)
7.5.5. Multiplexor și Demultiplexor
7.5.6. Sumator
7.5.7. Scăzător
2
3
Sunt circuite logice cu n intrări, m ieşiri şi una sau mai multe intrări de validare la
care nivelurile logice de ieşire depind numai de valoarea momentană a
nivelurilor logice de intrare.
Se fabrică ca şi circuite integrate distincte sau sunt incluse în sisteme numerice

integrate pe scară largă.
Un CLC real poate avea zeci de intrări şi ieşiri. Pentru descrierea funcţionării lui
ar putea fi necesare sute, mii şi chiar milioane de termeni produs ai unei sume
sau tabele de adevăr conţinând miliarde de rânduri. Din această cauză,
majoritatea problemelor de proiectare a CLC-urilor reale sunt de dimensiuni mult
prea mari pentru a putea fi rezolvate prin aplicarea metodelor teoretice.
În proiectarea CLC-urilor se lucrează cu câteva structuri de bază

(decodificatoare, multiplexoare, comparatoare, etc.) care apar în mod regulat ca
blocuri structurale ale sistemelor de mari dimensiuni.
4

7.5.6. Sumator
7.5.7. Scăzător
5
6
7
8
Codificatoare prioritare
9
10
11
12
13

7.5.6. Sumator
7.5.7. Scăzător
14
Circuitele de decodificare sunt circuite logice combinaţionale care primesc la
intrare semnale logice în cod binar sau echivalent acestuia şi furnizează la ieşire
semnale logice în cod zecimal sau echivalent.
15
Pentru exemplificare vom considera

un circuit de decodificare cu trei
intrări şi opt ieşiri.
Pentru un circuit de acest tip, atunci
când circuitul are n intrări, numărul
maxim de ieşiri va fi de m = 2n,
deoarece cu n numere binare se
pot scrie 2n combinaţii distincte.
Deci pentru un circuit cu trei intrări
putemavea cel mult 23 = 8 ieşiri.
16
17
18
19
20
21
22
23

7.5.6. Sumator
7.5.7. Scăzător
24
Afisaj cu 7 segmente
Display-ul de șapte segmente (de

asemenea denumit, afisaj LED cu 7
segmente) este o modalitate de a
reprezenta numere în
sisteme electronice . Acesta este
compus din șapte segmente care
pot fi activate sau dezactivate
individual. Fiecare segment are
forma unei linii scurte. Se poate
compara cu scrierea de numere cu
ajutorul bețelor de chibrit.
25
Circuitul de decodificare BCD – 7

segmente este un circuit logic
combinaţional care primeste la intrare
un semnal numeric, codificat BCD sau
in cod binar natural şi furnizează la
ieşire semnalele necesare afişării
cifrelor cu ajutorul a şapte segmente.
Dacă semnalele aplicate la intrarea circuitului sunt codificate în cod BCD

(numere zecimale reprezentate binar) atunci acestea sunt în domeniul 0000b =
0z pâna la 1001b = 9z.
26
Pentru afișarea 0 – activăm segmentele “a”, “b”, “c”, “d”, “e”, “f” prin aplicarea ”1” logic,
segmentul ”g” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 1 – activăm segmentele “b”, “c” prin aplicarea ”1” logic, segmentele “a”,
”g”, “d”, “e”, “f” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 2 – activăm segmentele “a”, “b”, “d”, “e”, ”g” prin aplicarea ”1” logic,
segmentele “c”, “f” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 3 – activăm segmentele “a”, “b”, ”c”, “d”, ”g” prin aplicarea ”1” logic,
segmentele “e”, ”f” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 4 – activăm segmentele “b”, ”c”, ”f”, ”g” prin aplicarea ”1” logic,
segmentele “a”, “d”, “e” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 5 – activăm segmentele “a”, ”c”, “d”, ”f”, ”g” prin aplicarea ”1” logic,
segmentele “b”, “e” dezactivăm prin aplicarea ”0” logic.
27
Pentru afișarea 6 – activăm segmentele “a”, ”c”, “d”, “e”, ”f”, ”g” prin aplicarea ”1” logic,
segmentul “b” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 7 – activăm segmentele “a”, “b”, ”c” prin aplicarea ”1” logic, segmentele
“d”, “e”, ”f”, ”g” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 8 – activăm segmentele “a”, “b”, ”c”, “d”, “e”, ”f”, ”g” prin aplicarea ”1”
logic.
Pentru afișarea 9 – activăm segmentele “a”, “b”, ”c”, “d”, ”f”, ”g” prin aplicarea ”1” logic,
segmentul “e” dezactivăm prin aplicarea ”0” logic.
28
Tabela de adevăr Tabelele Karnaugh
29
Tabelele Karnaugh
30
Schema electrică
31
32
33

7.5.6. Sumator
7.5.7. Scăzător
34
7.5.4. Comparator numeric
Comparatoarele numerice sunt circuite logice combinaţionale
care permit determinarea valorii relative a 2 numere binare.
Un astfel de circuit are o reprezentare ca în figura 1 şi prezintă
2×n intrări pentru cele 2 numere de n biţi
şi 3 ieşiri: A>B, A=B şi A<B.
35
7.5.4. Comparator numeric de 1 bit
Tabela de adevăr
Tabelele Karnaugh
36
Schema electrică
37
7.5.4. Comparator numeric de 2 biți
38
39
Tabela de adevăr
40
Conform tabelei de adevăr vom analiza doar cîteva cazuri. Pentur comoditate în
tabelă sunt prezentate numerele pentru B și A în binar și zecimal.
Cazul 1: în binar B1 = ”0”, B0 = ”0”, rezultă B = 0b00 = 010 (zecimal)
în binar A1 = ”0”, A0 = ”1”, rezultă B = 0b01 = 110 (zecimal)
Astfel 1 > 0 (A > B)

Astfel 1 = 1 (A = B)

Astfel 1 < 2 (A < B)
41
Se sintetizează comparatorul de 2 biţi prin metoda diagramelor Karnaugh
A>B:A1B1’ + A0B1’B0’ + A1A0B0’
42
43
44
45
1
Chișinău 2020

7.5.6. Sumator
7.5.7. Scăzător
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29

7.5.6. Sumator
7.5.7. Scăzător
30
7.5.6. Sumator
31
7.5.6. Sumator
32
7.5.6. Sumator
33
7.5.6. Sumator
34
7.5.6. Sumator
35
7.5.6. Sumator
36
7.5.6. Sumator
37
7.5.6. Sumator
38
7.5.6. Sumator
39

7.5.6. Sumator
7.5.7. Scăzător
40
7.5.7. Scăzător
41
7.5.7. Scăzător
42
7.5.7. Scăzător
43
1
Chișinău 2020
Modulul T5 (8 ore). Tipurile de tranzistoare MOS,
regimurile lor de lucru.
5.1. Tipurile de inversoare n-MOS, analiza funcţionării lor,

avantajele si neajunsurile diferitor tipuri de inversoare.
5.2. Funcţionarea inversorului n-MOS, având ca sarcina
tranzistorul cu canal incorporat.
5.3. Caracteristica de transfer a inversorului n-MOS.
5.4. Elementele logice n-MOS. Elementele de transfer pe baza
tranzistorilor n-MOS.
2
TRANZISTORUL CU EFECT DE CÂMP
Tranzistorul cu efect de câmp (TEC) este un tranzistor unipolar pentru că în interiorul lui
conducţia electrică este asigurată de un canal semiconductor cu un singur tip de purtători
de sarcină: fie electronii, fie golurile. Se numesc “cu efect de câmp” deoarece intensitatea
curentului între două terminale este controlată de potenţialul câmpului electric generat de
un al treilea terminal. De aceea tranzistorul cu efect de câmp este un
element activ comandat în tensiune.
3
4
5
TECMOS cu canal iniţial
Structura schematică a unui TECMOS cu canal iniţial de tip n este prezentată în

fig.5.10a. Se poate observa că poarta este izolată de structura pn printr-un strat
izolator de SiO2. Din fabricaţie, între sursă şi drenă (zone de tip n puternic dopate)
există un canal conductor tot de tip n, astfel încât, chiar şi atunci când poarta nu este
polarizată, la stabilirea unei diferenţe de potenţial între drenă şi sursă, prin canal va
trece un curent nenul. 6
Secţiunea transversală a canalului poate fi modificată prin aplicarea unui potenţial

pe poartă. De regulă, terminalul conectat la substrat (care se numeşte bază) se
conectează la terminalul sursei, astfel încât sursa şi substratul vor avea acelaşi
potenţial. Dacă diferenţa de potenţial dintre poartă şi sursă este negativă, atunci
canalul se îngustează (electronii din el sunt “alungaţi” în substrat) şi rezistenţa lui
creşte. Se spune despre tranzistor că lucrează în regim de “sărăcire” (fig.5.10b).
Dacă diferenţa de potenţial dintre poartă şi sursă este pozitivă, atunci canalul se
lărgeşte (electroni din substrat sunt atraşi în canal) şi rezistenţa lui scade. Se
spune despre tranzistor că lucrează în regim de “îmbogăţire”.
7
8
TECMOS cu canal indus
Tranzitorii MOS cu canal indus au o structură asemănătoare cu tranzistorii MOS

cu canal iniţial, cu deosebirea că între sursă şi drenă nu există canalul conductor
din fabricaţie. În fig.5.12a este prezentată structura unui
TECMOS cu canal indus de tip n.
9
10
11
12
Ca şi în cazul TECMOS cu canal iniţial, terminalul substratului (baza) se conectează la

terminalul sursei, astfel încât sursa şi substratul vor avea acelaşi potenţial. Atunci când
poarta nu este polarizată, între sursă şi drenă nu apare nici un curent (în realitate apare un
curent rezidual extrem de mic, de ordinul zecilor de µA). La aplicarea pe poartă a unui
potenţial pozitiv faţă de sursă, golurile majoritare din substrat sunt respinse înspre zona
mediană a acestuia şi între sursă şi drenă se formează un canal cu purtători minoritari de
tip n (fig.5.12b). Pentru tensiuni mici de pozitivare a porţii, canalul este tot izolator şi
curentul de drenă va fi nul indiferent de potenţialul ei faţă de sursă. Pentru o tensiune de
pozitivare mai mare decât tensiunea de blocare (UT) canalul se va “îmbogăţi” cu purtători
minoritari (electroni), el constituind o cale de curent între sursă şi drenă. Caracteristicile de
transfer şi de ieşire ale TECMOS cu canal indus n sunt prezentate în fig.5.13
13
Structura internă a unui TECMOS cu canal indus de tip p este complementară

celei a unui TECMOS cu canal indus de tip n. În consecinţă, drena trebuie
polarizată negativ faţă de sursă, iar poarta trebuie polarizată negativ faţă de
sursă. Generarea canalului de tip p va începe la o diferenţă de potenţial negativă
dintre poartă şi sursă şi mai mare (în modul) decât tensiunea de blocare a
tranzistorului. Astfel, caracteristica de transfer va avea aspectul celei prezentate
în fig.5.14.
14
15
Circuite logice pe bază de tranzistoare nMOS
Tehnologia de realizare a circuitelor integrate cu tranzistoare MOS oferă o
serie de avantaje:
• un număr mai redus de operaţii tehnologice;
• densitate de integrare mai mare (de până la 15 ori mai mare) decât circuitele
logice cu tranzistoare bipolare;
• consum redus de putere;
• pragul de zgomot mai ridicat datorită tensiunilor mari de alimentare.
În trecut, circuitele din aceste familii prezentau dezavantajul unui timp de propagare mai mare ca şi
circuitele TTL (aproximativ de 10 ori mai mare), şi un curent de ieşire mai mic. Astăzi aceste
dezavantaje au dispărut astfel încât anumite subfamilii sunt egale sau chiar superioare cu
familia TTL şi la aceşti parametrii.
Familiile de circuite logice cu TEC-MOS se realizează exclusiv cu tranzistoare

cu canal p sau canal n (familiile PMOS şi NMOS), fie cu tranzistoare de ambele tipuri (familia
CMOS). Aceste familii se deosebesc atât din punct de vedere al parametrilor cât şi al
tehnologiei de fabricaţie, deci implicit al costului acestora. Circuitele de tip PMOS au procesul
de fabricaţie cel mai simplu, dar viteza de comutaţie cea mai scăzută, datorită mobilităţii mai
mici a purtătorilor mobili (golurile). Circuitele de tip NMOS au un proces de fabricaţie mai
complicat, dar mobilitatea mărită a purtătorilor mobili (electronii) le asigură o viteză de
comutaţie mai ridicată. Circuitele CMOS au viteză de comutaţie medie, dar permit realizarea
unei structuri de circuit care nu consumă energie de la sursele de alimentare în nici una dintre
stările stabile, consumul de curent apărând numai în timpul tranziţiei dintr-o stare în alta.
16
17
18
19
20
21
Inversor nMOS cu sarcină rezistivă 02 Martie 2021
22
Inversor pMOS cu sarcină rezistivă
23
Inversor nMOS cu sarcină rezistivă
24
25
Inversor nMOS cu sarcină rezistivă – caracteristica de transfer
26
27
Inversor nMOS cu sarcină activă (nMOS cu canal indus)
Există două posibilităţi de utilizare a tranzistorului MOS în calitate de

rezistenţă activă:
• prin legarea porţii la sursa de alimentare, caz în care rezistenţa intervine numai
atunci când tranzistorul MOS activ legat în serie cu rezistenţa activă conduce
(fig. 1.31.a);
• prin comandarea porţii tranzistorului MOS folosit ca rezistenţă activă (fig.
1.31.b), caz în care această rezistenţă intervine doar pe durata impulsului de tact
φt.
28
29
30
31
Inversor nMOS cu sarcină activă (nMOS cu canal indus).
Caracteristica de transfer
32
33
Inversor nMOS cu sarcină activă (nMOS cu canal inițiat).
34
35
Sumarizarea inversoarelor pe bază de tranzistoare nMOS
36
Elementele logice n-MOS
37
38
39

Lecții practice
1
Chișinău 2020
Circuitul TTL - NAND
(Pmed) pentru circuitul TTL Scottky NAND de mai jos.
UBE = 0.7 V
UBC = 0.3 V
UCE = 0.4 V
”1” ”0”
Puterea medie de consum este dată de relația: 𝑃 𝑃 + 𝑃
𝑚𝑒𝑑 =
2
nivelului logic ”1” și ”0”, respectiv.
Astfel, este necesar de calculat putererea de consum în cazul când ieșirea circuitului
corespunde nivelului logic ”1” și ”0”.
În rezultat o să analiza circuitul conform nivelelor logice respective.
Deoarece circuitul are trei ramuri principale prin care curg curenții de la sursa de alimentare
prin cele trei rezistențe R1, R2 și R3,vom nota respectiv și curenții prin fiecare rezistență : I1, I2
și I3
Conform legii lui Kirchhoff curentul printr-o ramură este egal prin toate componentele,
astfel:
I1 = IR1 I2 = IR2 I3 = IR3
Puterea de consum în fiecare stare va fi respectiv egal cu:
𝑷”𝟏”,”𝟎” = 𝑬𝑪𝑪 𝑰𝟏 + 𝑰𝟐 + 𝑰𝟑
Deoarece tensiunea de alimentare este cunoscută (ECC = 5 V), în continuare se vor calcula
curenții respectivi.
Cazul când avem ”1” la ieșire
Conform tabelei de adevăr este necesar de aplicat 𝑈𝑖 ”0” la ambele intrări A și B, adică
tensiunea de 0,4 V. În rezultat joncțiunea BE a T1 este polarizată direct și pe UBE1 = 0.7 V.
Curentul I1 va curge de la alimentare la bornele de la intrare (curentul va ieși din circuit).
Astfel în punctul M vom avea UBE1+ 𝑈𝑖 ”0” = 1.1 V.
𝑈𝑅1 𝐸𝐶𝐶 − 𝑈𝑀 𝐸𝐶𝐶 − 𝑈𝐵𝐸1 − 𝑈𝑖 5 − 0.7 − 0.4
𝐼1 = 𝐼𝑅1 = = = = ≈ 1.39 𝑚𝐴
𝑅1 𝑅1 𝑅1 2.8𝑘
Deoarece la baza T2 nu este destulă tensiune pentru a deschide T3, acesta va fi blocat și
toată tensiunea va cădea la colectorul T2 (în punctul P, adică aproximativ ECC):
UP = Uout + UBE5 + UBE3 = 3.6 + 0.7 + 0.7 ≈ 5 V
În cazul dat curentul I2 va curge prin R2 -> BE (T5) -> R6 (conform săgeții de culoare verde).
Însă observăm că curentul I3 va curge prin CE (T5) -> R6 (conform săgeții de culoare violetă)
În rezultat curenții I2 și I3 se sumează în R6, respectiv:
𝑈𝑅6 𝑈𝑃 − 𝑈𝐵𝐸5 5 − 0.7
𝐼2 + 𝐼3 = 𝐼𝑅6 = = = ≈ 1.22 𝑚𝐴
𝑅6 𝑅6 3.5𝑘
Conform tabelei de adevăr este necesar de aplicat 𝑈𝑖 ”1” la ambele intrări A și B, adică
tensiunea de 3,6 V. În rezultat joncțiunea BE a T1 este polarizată invers și la baza
tranzistorului T1 (UM) va cădea o tensiune maximă care va fi egală cu:
UM = UBC1 + UBE2 + UBE4 = 0.3 + 0.7 + 0.7 = 1.7 V
Curentul I1 va curge de la alimentare prin R1 -> BC (T1) -> BE (T2) -> BE (T4) (conform săgeții
roșii).
𝑈𝑅1 𝐸𝐶𝐶 − 𝑈𝑀 𝐸𝐶𝐶 − 𝑈𝐵𝐶1 − 𝑈𝐵𝐸2 − 𝑈𝐵𝐸4 5 − 0.3 − 0.7 − 0.7
𝐼1 = 𝐼𝑅1 = = = =
𝑅1 𝑅1 𝑅1 2.8𝑘
≈ 1.17 𝑚𝐴
Tensiunea în punctul P (UP) va fi egală cu UP = UBE4 + UBC2 = 0.7 + 0.4 = 1.1 V.
Curentul I2 va curge prin R2 -> CE (T2) -> BE (T4) (conform săgeții de culoare verde, de
asemenea o parte mică a curentului se va diviza prin BE (T5) -> R6).
𝑈𝑅2 𝐸𝐶𝐶 − 𝑈𝑃 𝐸𝐶𝐶 − 𝑈𝐶𝐸2 − 𝑈𝐵𝐸4 5 − 0.4 − 0.7
𝐼2 = 𝐼𝑅2 = = = = ≈ 5.1 𝑚𝐴
𝑅2 𝑅2 𝑅2 760
Curentul I3 va curge prin R3 -> CE (T5) -> R6. Astfel, prin R6 se sumează curentul I3 și
curentul bazei T5 amplificat cu factorul βF (10, care la rândul său este o mică parte din I2.
Pentru a determina I3 se va calcula curentul prin R6 conform ecuației:
𝑈𝑅6 0.4
𝐼𝑅6 = = ≈ 0.114 𝑚𝐴
𝑅6 3.5𝑘
Curentul dat prezintă curentul emitorului T5, astfel rămâne să extragem curentul bazei T5
(IB5):
𝐼𝑅6 0.114 𝑚𝐴
𝐼𝐵5 = = ≈ 0.01 𝑚𝐴
1 + 𝛽𝐹 1 + 10
În rezultat, curentul I3 va fi egal cu: I3 = IR6 – IB5 ≈ 0.1 mA
Puterea medie de consum
Calculăm puterea de consum:
𝑷”𝟏” = 𝑬𝑪𝑪 𝑰𝟏 + 𝑰𝟐 + 𝑰𝟑 = 5 1.39 mA + 1.23 mA ≈ 13.1 mW
𝑷”𝟎” = 𝑬𝑪𝑪 𝑰𝟏 + 𝑰𝟐 + 𝑰𝟑 = 5 1.17 mA + 5.1 mA + 0.1 mA ≈ 31.9 mW
Calcuăm puterea medie de consum:

𝑃”1” + 𝑃”0” 13.1 + 31.9
𝑃𝑚𝑒𝑑 = = = 22.5 𝑚𝑊
2 2

Lecții practice
1
Chișinău 2020
Sinteza circuitelor logice combinaționale
Repetare
Poarta NOT din NAND
Poarta AND din NAND
Poarta NOT din NOR
Poarta OR din NOR
Relațiile De Morgan
ത + 𝐴𝐵𝐶ҧ = 𝐴𝐵𝐶
𝐴𝐵𝐶 ത ∙ 𝐴𝐵 𝐶ҧ 𝑑𝑜𝑎𝑟 𝑁𝐴𝑁𝐷 = 𝐴ҧ + 𝐵 + 𝐶ҧ + 𝐴ҧ + 𝐵ത + 𝐶(𝑑𝑜𝑎𝑟 𝑁𝑂𝑅)
Modulul 1
Să se elaboreze schema electrică pentru funcția (fără minimizare):
1) 𝐹 = 𝐴 𝐴ҧ𝐵𝐶 ത +𝐵
2) 𝐹 = 𝐴 + 𝐵𝐶 + 𝐶 𝐷 ഥ
3) 𝐹 = 𝐴𝐵 + 𝐵𝐶ҧ + 𝐴𝐶
4) 𝐹 = 𝐴 𝐴ҧ𝐵𝐶 ത + 𝐶ҧ + 𝐵
5) 𝐹 = 𝐴 𝐴ҧ𝐵𝐶 ത + 𝐴𝐶𝐷 + 𝐵
6) 𝐹 = 𝐴𝐵(𝐴𝐵 ҧ 𝐶ҧ + 𝐴𝐵𝐶)
ത
7) 𝐹 = 𝐴𝐵(𝐴𝐵𝐶 ҧ 𝐶)ҧ + 𝐴𝐶 𝐶ҧ
+ 𝐴𝐵
8) 𝐹 = 𝐴𝐵𝐶𝐷 + 𝐷(𝐴𝐵ത + 𝐵𝐶 ത + 𝐶𝐷 ഥ)
9) 𝐹 = 𝐴𝐵𝐶𝐷 + 𝐶𝐷(𝐵(𝐴𝐶𝐷) + 𝐴𝐵𝐶𝐷)
Variantele de elaborare:
(i) Utilizând toate tipurile de porți logice;
(ii) Utilizând doar porți NAND (ȘI-NU);
(iii) Utilizând doar porți NOR (SAU-NU);
(iv) Utilizând porți logice cu tranzistoare nMOS;
(v) Utilizând porți logice cu tranzistoare CMOS;
Modulul 2
Să se elaboreze schema electrică pentru circuitul care dirijează următorul
segment al afișorului cu 7 segmente:
1) a;
2) b; Pașii pentru elaborare:
3) c; (i) Tabela de adevăr;
4) d; (ii) Funcția, cu minimizarea ulterioară
5) e; utilizând tabela Kranaugh;
6) f; (iii) Schema electrică.
7) g;
(i) Utilizând toate tipurile de porți
logice;
(iv) Utilizând porți logice cu tranzistoare
nMOS;
(v) Utilizând porți logice cu tranzistoare
CMOS;
1
Chișinău 2020
elementului ECL.
3.1. Elementul de baza ECL, nivelurile logice "0" si "1".

3.2. Caracteristica de transfer a elementului ECL.
2
Etajul diferențial
3
Etajul diferențial
4
Etajul diferențial
5
Etajul diferențial
6
Etajul diferențial
7
Familia ECL
Tehnologia ECL (Emitter Coupled Logic) permite obţinerea circuitelor logice
ultrarapide cu timpi de propagare extrem de reduşi de ordinul 1...4 ns în
detrimentul unui consum de putere relativ ridicat şi o diferenţă mică de
tensiune între nivelele logice. Aceste particularităţi au condus la utilizarea pe
scară mai redusă a acestui tip de circuite integrate, în special în aplicaţiile
care impun viteze de lucru foarte ridicate.
Tipmul de propagare redus se datorează funcţionării nesaturate a

tranzistoarelor ce compun poarta logică şi saltului de amplitudine mică a
tensiunii de ieşire.
Aşa cum s-a arătat şi la celelalte tipuri de tehnologii utilizate, preţul plătit
pentru creşterea vitezei este scăderea imunităţii la perturbaţii şi creşterea
consumului de putere pe poartă.
8
Familia ECL
Structura de bază
9
Familia ECL
Structura de bază
10
Familia ECL
Structura de bază
11
Familia ECL
Structura de bază
12
Familia ECL
Schema electrică simplificată a unei porţi
ECL este prezentată în figura 1.21. În
această figură se observă cele trei grupe
de circuite care formeaza poarta ECL:
• amplificatorul diferenţial de intrare format
din tranzistoarele Q1 şi Q2;
• circuitul de polarizare VBB;
• repetorul pe emitor realizat cu tranzistorul
Q3.
La acest circuit nivelurile de tensiune diferă

puţin între ele (saltul de tensiune tipic fiind
de 0,8V) iar principiul de funcţionare se
referă la comutarea de la tranzistorul Q1 la
Q2 sau invers a unui curent practic
constant (curentul prin rezistenţa R1); din
acest motiv aceste circuite se mai numesc
şi circuite logice cu comutare în curent.
13
Familia ECL
În figura 1.21, dacă tensiunea de intrare
VIN este mai mică decât tensiunea de
referinţă VBB atunci tranzistorul Q1 este
blocat iar Q2 conduce iar prin rezistenţa
R1 trece un curent cu valoarea IO. Valorile
R1, R3 şi VBB sunt astfel alese încât
tranzistorul Q2 să se afle în regiunea activă
normală el funcţionând în clasă A. Atunci
când VIN=VBB atunci prin cele două
tranzistoare circulă acelaşi curent (egal cu
IO/2). Creşterea tensiunii VIN duce la
creşterea tensiunii pe rezistenţa R1
deoarece:
unde VBE1 poate fi considerat practic constant. Rezultă că la un moment dat

tranzistorul Q2 se va bloca din cauza tensiunii VBE2 care se micşorează şi
ea la creşterea tensiunii VIN. Practic la un moment dat Q1 începe să conducă în
regiunea activă normală iar Q2 se blochează ceea ce înseamnă că se produce o
comutare a curentului de pe Q2 pe Q1. Caracteristica de transfer a porţii este
prezentată în figura 1.22. 14
Familia ECL
De asemenea din figura 1.21 se remarcă
faptul că este foarte simplă introducerea
unei ieşiri suplimentare care să reprezinte
valoarea logică negată a ieşirii care deja
este desenată prin adăugarea unui repetor
pe emitor suplimentar conectat în
colectorul tranzistorului Q1.
15
Familia ECL
Poarta fundamentală a familiei ECL realizează funcţia SAU (SAU-NU).
Circuitul de bază este prezentat mai jos și este compus din trei părți:
1) Etajul diferențial de intrare; 2) Circuitul de referință; 3) Repeter pe emitor (etajul de ieșire)
(2) (3) 16
(1)
Familia ECL
Circuitul de referință (VR = - 1.32 V)
Curentul prin ramură
U − − 2U D 5.2 − 2  0.75 3.7
I6 = = = = 0.628mA
R1 + R2 4.98k + 907 5887
Unde UD – tensiunea care cade pe diodă
Tensiunea în punctul VB – este egală cu

tensiunea care cade pe rezistența R1
VB = VR1 = R1  I 6 = 907   0.628 mA = 0.57V
Tensiunea de referință – egală cu

tensiunea la baza tranzistorului +
tensiunea Bază-Emitor
VR = VBE + VB = 0.75 + 0.57 = 1.32V
17
Familia ECL
18
Nivelurile logice "0" si "1"
19
Fan OUT
20
Analiza caracteristicii de transfer se va efectua cu ajutorul schemei simplificate
de mai jos
21
22
23
24
25
26
27
28
29
1
Chișinău 2020
Modulul T8 (7 ore). Sinteza circuitelor secvențiale.
8.1. Circuite basculante bistabile

8.1.1. Circuite basculante bistabile de tip RS
8.1.2. Circuite basculante bistabile de tip JK
8.1.3. Circuite basculante bistabile de tip D
8.1.4. Circuite basculante bistabile de tip T
8.2. Sinteza numărătoarelor

8.3. Sinteza registrelor
2
Circuite logice secvențiale
3
4
5
6
7


8
9


10
Latch-ul RS (asincron)
Acest circuit poate funcţiona deci ca o memorie de 1 bit, iar ieşirea Q poate fi
considerată ca valoare a bitului. Intrările S şi R au rolul de a înscrie valoarea 1,
respectiv 0, în memorie.
Combinaţia RS = 11 nu este permisă, pe de o parte pentru că ieşirile sunt în acest
caz ambele 0 (nu sunt complementare), iar pe de altă parte nu se poate
determina starea în care va comuta bistabilul la modificarea următoare a unei
intrări.
11
12
13
14
Latch RS pe NOR (SAU-NU) Latch RS pe NAND (ȘI-NU)
15
16
Bistabilul RS (sincron)
17
18
19
20
21
22
23
24
25
26
27
28


29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
1
Chișinău 2020

7.5.6. Sumator
7.5.7. Scăzător
2
3
Sunt circuite logice cu n intrări, m ieşiri şi una sau mai multe intrări de validare la
care nivelurile logice de ieşire depind numai de valoarea momentană a
nivelurilor logice de intrare.
Se fabrică ca şi circuite integrate distincte sau sunt incluse în sisteme numerice

integrate pe scară largă.
Un CLC real poate avea zeci de intrări şi ieşiri. Pentru descrierea funcţionării lui
ar putea fi necesare sute, mii şi chiar milioane de termeni produs ai unei sume
sau tabele de adevăr conţinând miliarde de rânduri. Din această cauză,
majoritatea problemelor de proiectare a CLC-urilor reale sunt de dimensiuni mult
prea mari pentru a putea fi rezolvate prin aplicarea metodelor teoretice.
În proiectarea CLC-urilor se lucrează cu câteva structuri de bază

(decodificatoare, multiplexoare, comparatoare, etc.) care apar în mod regulat ca
blocuri structurale ale sistemelor de mari dimensiuni.
4

7.5.6. Sumator
7.5.7. Scăzător
5
6
7
8
Codificatoare prioritare
9
10
11
12
13

7.5.6. Sumator
7.5.7. Scăzător
14
Circuitele de decodificare sunt circuite logice combinaţionale care primesc la
intrare semnale logice în cod binar sau echivalent acestuia şi furnizează la ieşire
semnale logice în cod zecimal sau echivalent.
15
Pentru exemplificare vom considera

un circuit de decodificare cu trei
intrări şi opt ieşiri.
Pentru un circuit de acest tip, atunci
când circuitul are n intrări, numărul
maxim de ieşiri va fi de m = 2n,
deoarece cu n numere binare se
pot scrie 2n combinaţii distincte.
Deci pentru un circuit cu trei intrări
putemavea cel mult 23 = 8 ieşiri.
16
17
18
19
20
21
22
23

7.5.6. Sumator
7.5.7. Scăzător
24
Afisaj cu 7 segmente
Display-ul de șapte segmente (de

asemenea denumit, afisaj LED cu 7
segmente) este o modalitate de a
reprezenta numere în
sisteme electronice . Acesta este
compus din șapte segmente care
pot fi activate sau dezactivate
individual. Fiecare segment are
forma unei linii scurte. Se poate
compara cu scrierea de numere cu
ajutorul bețelor de chibrit.
25
Circuitul de decodificare BCD – 7

segmente este un circuit logic
combinaţional care primeste la intrare
un semnal numeric, codificat BCD sau
in cod binar natural şi furnizează la
ieşire semnalele necesare afişării
cifrelor cu ajutorul a şapte segmente.
Dacă semnalele aplicate la intrarea circuitului sunt codificate în cod BCD

(numere zecimale reprezentate binar) atunci acestea sunt în domeniul 0000b =
0z pâna la 1001b = 9z.
26
Pentru afișarea 0 – activăm segmentele “a”, “b”, “c”, “d”, “e”, “f” prin aplicarea ”1” logic,
segmentul ”g” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 1 – activăm segmentele “b”, “c” prin aplicarea ”1” logic, segmentele “a”,
”g”, “d”, “e”, “f” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 2 – activăm segmentele “a”, “b”, “d”, “e”, ”g” prin aplicarea ”1” logic,
segmentele “c”, “f” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 3 – activăm segmentele “a”, “b”, ”c”, “d”, ”g” prin aplicarea ”1” logic,
segmentele “e”, ”f” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 4 – activăm segmentele “b”, ”c”, ”f”, ”g” prin aplicarea ”1” logic,
segmentele “a”, “d”, “e” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 5 – activăm segmentele “a”, ”c”, “d”, ”f”, ”g” prin aplicarea ”1” logic,
segmentele “b”, “e” dezactivăm prin aplicarea ”0” logic.
27
Pentru afișarea 6 – activăm segmentele “a”, ”c”, “d”, “e”, ”f”, ”g” prin aplicarea ”1” logic,
segmentul “b” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 7 – activăm segmentele “a”, “b”, ”c” prin aplicarea ”1” logic, segmentele
“d”, “e”, ”f”, ”g” dezactivăm prin aplicarea ”0” logic.
Pentru afișarea 8 – activăm segmentele “a”, “b”, ”c”, “d”, “e”, ”f”, ”g” prin aplicarea ”1”
logic.
Pentru afișarea 9 – activăm segmentele “a”, “b”, ”c”, “d”, ”f”, ”g” prin aplicarea ”1” logic,
segmentul “e” dezactivăm prin aplicarea ”0” logic.
28
Tabela de adevăr Tabelele Karnaugh
29
Tabelele Karnaugh
30
Schema electrică
31
32
33

7.5.6. Sumator
7.5.7. Scăzător
34
7.5.4. Comparator numeric
Comparatoarele numerice sunt circuite logice combinaţionale
care permit determinarea valorii relative a 2 numere binare.
Un astfel de circuit are o reprezentare ca în figura 1 şi prezintă
2×n intrări pentru cele 2 numere de n biţi
şi 3 ieşiri: A>B, A=B şi A<B.
35
Tabela de adevăr
Tabelele Karnaugh
36
Schema electrică
37
38
39
Tabela de adevăr
40
Conform tabelei de adevăr vom analiza doar cîteva cazuri. Pentur comoditate în
tabelă sunt prezentate numerele pentru B și A în binar și zecimal.
Astfel 1 > 0 (A > B)

Astfel 1 = 1 (A = B)

Astfel 1 < 2 (A < B)
41
Se sintetizează comparatorul de 2 biţi prin metoda diagramelor Karnaugh
A>B:A1B1’ + A0B1’B0’ + A1A0B0’
42
43
44
45
1
Chișinău 2020


2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
1
Chișinău 2020
Modulul T6 (10 ore). Inversorul CMOS, principiul de
lucru.
6.1. Caracteristica de transfer a inversorului CMOS.

6.2. Puterea consumata de elementul CMOS, dependenţa ei de
timp.
6.3. Elementele logice CMOS.
6.4. Sinteza circuitelor pe baza elementelor CMOS.
2
Circuite CMOS
Familia de circuite integrate CMOS a fost dezvoltată aproximativ în aceeaşi
perioadă cu familia TTL, dar iniţial a avut o extindere mai redusă datorită timpilor
de propagare mai mari şi implicit a frecvenţei de operare mai reduse (cuprinsă
tipic între 1 şi 10MHz). La realizarea acestor circuite sunt folosite tranzistoare
MOS cu canal n şi canal p, evitându-se utilizarea rezistenţelor.
Familia CMOS oferă o serie de avantaje faţă de circuitele TTL:

• densitatea de integrare este de aproximativ zece ori mai mare decât la circuitele
TTL ceea ce permite integrarea unor funcţii suplimentare;
• rezistenţa de intrare este foarte mare, curenţii de intrare foarte mici (neglijabili),
ceea ce conduce la un factor de branşament mult mai mare decât la TTL-uri;
• tehnologia de fabricaţie este mai simplă, şi astfel, CMOS-irile sunt mai ieftine;
• puterea consumată în regim static este foarte mică (neglijabilă);
• tensiune de alimentare are o plajă largă (pentru seria 4000, 3÷18 V);
• marginea de zgomot este mult mai mare decât cea a circuitelor TTL;
Dezavantajul major al seriei 4000 îl constituie timpul de propagare mult mai mare
decât la TTL, dar datorită perfecţionărilor tehnologice ulterioare timpul de
propagare a fost redus considerabil la seriile CMOS rapide.
3
Circuite CMOS
Seriile CMOS utilizate în prezent sunt:
• seria 4000 (CD4xxx), apărută în 1972 care se foloseşte şi în prezent în aplicaţii
industriale datorită marginii de zgomot foarte mari. Poate fi utilizată în aplicaţii în
care frecvenţa semnalelor de la intrări nu depăşeşte câţiva MHz, tensiunea de
alimentare fiind VDD = 3 ÷ 15 V, iar marginea de zgomot depinde de tensiunea de
alimentare: .Uz = 30% VDD;
• seriile CMOS rapide (74HCxxx, 74HCTxxx) dezvoltate după 1980 au
performanţe superioare seriei 4000, prima variantă fiind compatibilă cu niveluri de
tensiune de intrare CMOS (tensiunea de alimentare fiind cuprinsă între 2 - 6V), iar
cea de-a doua cu niveluri de tensiune de intrare TTL, tensiunea de alimentare fiind
cuprinsă între 4,5 – 5,5 V;
• seriile performante (74ACxxx, 74ACTxxx) au proprietăţi îmbunătăţite faţă de
HC, prima variantă fiind compatibilă cu niveluri de tensiune de intrare CMOS
(tensiunea de alimentare între 2 - 6V), iar cea de-a doua cu niveluri de tensiune de
intrare TTL, tensiunea de alimentare fiind cuprinsă între 4,5 – 5,5 V.
4
Parametrii electrici reprezintă valori medii determinate static, în anumite
condiţii de funcţionare. Ei se măsoară în condiţii specificate în catalog cu privire
la tensiunea de alimentare VDD, temperatura mediului ambiant T, factorul de
branşament N, valoarea capacităţilor parazite CP, etc.
5
6
7
Curentul de alimentare în regim static este neglijabil (µA) iar în regim dinamic
depinde de frecventă, Cp şi VDD.
8
9
Inversorul CMOS constituie circuitul fundamental din cadrul familiei
CMOS. El se bazează pe un tranzistor MOS cu canal n şi unul cu canal p
(ambele cu canal indus). Deoarece în schemele circuitelor integrate CMOS,
substratul tranzistorului cu canal p se leagă la cel mai pozitiv potenţial din
schemă (VDD), iar substratul tranzistorului cu canal n la cel mai negativ
potenţial (VSS), pentru simplificarea reprezentărilor se vor utiliza simbolurile
alternative inspirate de tranzistoarele bipolare npn şi pnp.
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
1
Chișinău 2020

7.5.6. Sumator
7.5.7. Scăzător
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29

7.5.6. Sumator
7.5.7. Scăzător
30
7.5.6. Sumator
31
7.5.6. Sumator
32
7.5.6. Sumator
33
7.5.6. Sumator
34
7.5.6. Sumator
35
7.5.6. Sumator
36
7.5.6. Sumator
37
7.5.6. Sumator
38
7.5.6. Sumator
39

7.5.6. Sumator
7.5.7. Scăzător
40
7.5.7. Scăzător
41
7.5.7. Scăzător
42
7.5.7. Scăzător
43
1
Chișinău 2020


2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
1
Chișinău 2020
Modulul T5 (8 ore). Tipurile de tranzistoare MOS,
regimurile lor de lucru.
5.1. Tipurile de inversoare n-MOS, analiza funcţionării lor,

avantajele si neajunsurile diferitor tipuri de inversoare.
5.2. Funcţionarea inversorului n-MOS, având ca sarcina
tranzistorul cu canal incorporat.
5.3. Caracteristica de transfer a inversorului n-MOS.
5.4. Elementele logice n-MOS. Elementele de transfer pe baza
tranzistorilor n-MOS.
2
Tranzistorul cu efect de câmp (TEC) este un tranzistor unipolar pentru că în interiorul lui
conducţia electrică este asigurată de un canal semiconductor cu un singur tip de purtători
de sarcină: fie electronii, fie golurile. Se numesc “cu efect de câmp” deoarece intensitatea
curentului între două terminale este controlată de potenţialul câmpului electric generat de
un al treilea terminal. De aceea tranzistorul cu efect de câmp este un
element activ comandat în tensiune.
3
4
5
TECMOS cu canal iniţial
Structura schematică a unui TECMOS cu canal iniţial de tip n este prezentată în

fig.5.10a. Se poate observa că poarta este izolată de structura pn printr-un strat
izolator de SiO2. Din fabricaţie, între sursă şi drenă (zone de tip n puternic dopate)
există un canal conductor tot de tip n, astfel încât, chiar şi atunci când poarta nu este
polarizată, la stabilirea unei diferenţe de potenţial între drenă şi sursă, prin canal va
trece un curent nenul. 6
Secţiunea transversală a canalului poate fi modificată prin aplicarea unui potenţial

pe poartă. De regulă, terminalul conectat la substrat (care se numeşte bază) se
conectează la terminalul sursei, astfel încât sursa şi substratul vor avea acelaşi
potenţial. Dacă diferenţa de potenţial dintre poartă şi sursă este negativă, atunci
canalul se îngustează (electronii din el sunt “alungaţi” în substrat) şi rezistenţa lui
creşte. Se spune despre tranzistor că lucrează în regim de “sărăcire” (fig.5.10b).
Dacă diferenţa de potenţial dintre poartă şi sursă este pozitivă, atunci canalul se
lărgeşte (electroni din substrat sunt atraşi în canal) şi rezistenţa lui scade. Se
spune despre tranzistor că lucrează în regim de “îmbogăţire”.
7
8
Tranzitorii MOS cu canal indus au o structură asemănătoare cu tranzistorii MOS

cu canal iniţial, cu deosebirea că între sursă şi drenă nu există canalul conductor
din fabricaţie. În fig.5.12a este prezentată structura unui
TECMOS cu canal indus de tip n.
9
10
11
12
Ca şi în cazul TECMOS cu canal iniţial, terminalul substratului (baza) se conectează la

terminalul sursei, astfel încât sursa şi substratul vor avea acelaşi potenţial. Atunci când
poarta nu este polarizată, între sursă şi drenă nu apare nici un curent (în realitate apare un
curent rezidual extrem de mic, de ordinul zecilor de µA). La aplicarea pe poartă a unui
potenţial pozitiv faţă de sursă, golurile majoritare din substrat sunt respinse înspre zona
mediană a acestuia şi între sursă şi drenă se formează un canal cu purtători minoritari de
tip n (fig.5.12b). Pentru tensiuni mici de pozitivare a porţii, canalul este tot izolator şi
curentul de drenă va fi nul indiferent de potenţialul ei faţă de sursă. Pentru o tensiune de
pozitivare mai mare decât tensiunea de blocare (UT) canalul se va “îmbogăţi” cu purtători
minoritari (electroni), el constituind o cale de curent între sursă şi drenă. Caracteristicile de
transfer şi de ieşire ale TECMOS cu canal indus n sunt prezentate în fig.5.13
13
Structura internă a unui TECMOS cu canal indus de tip p este complementară

celei a unui TECMOS cu canal indus de tip n. În consecinţă, drena trebuie
polarizată negativ faţă de sursă, iar poarta trebuie polarizată negativ faţă de
sursă. Generarea canalului de tip p va începe la o diferenţă de potenţial negativă
dintre poartă şi sursă şi mai mare (în modul) decât tensiunea de blocare a
tranzistorului. Astfel, caracteristica de transfer va avea aspectul celei prezentate
în fig.5.14.
14
15
Tehnologia de realizare a circuitelor integrate cu tranzistoare MOS oferă o
serie de avantaje:
• un număr mai redus de operaţii tehnologice;
• densitate de integrare mai mare (de până la 15 ori mai mare) decât circuitele
logice cu tranzistoare bipolare;
• consum redus de putere;
• pragul de zgomot mai ridicat datorită tensiunilor mari de alimentare.
În trecut, circuitele din aceste familii prezentau dezavantajul unui timp de propagare mai mare ca şi
circuitele TTL (aproximativ de 10 ori mai mare), şi un curent de ieşire mai mic. Astăzi aceste
dezavantaje au dispărut astfel încât anumite subfamilii sunt egale sau chiar superioare cu
familia TTL şi la aceşti parametrii.
Familiile de circuite logice cu TEC-MOS se realizează exclusiv cu tranzistoare

cu canal p sau canal n (familiile PMOS şi NMOS), fie cu tranzistoare de ambele tipuri (familia
CMOS). Aceste familii se deosebesc atât din punct de vedere al parametrilor cât şi al
tehnologiei de fabricaţie, deci implicit al costului acestora. Circuitele de tip PMOS au procesul
de fabricaţie cel mai simplu, dar viteza de comutaţie cea mai scăzută, datorită mobilităţii mai
mici a purtătorilor mobili (golurile). Circuitele de tip NMOS au un proces de fabricaţie mai
complicat, dar mobilitatea mărită a purtătorilor mobili (electronii) le asigură o viteză de
comutaţie mai ridicată. Circuitele CMOS au viteză de comutaţie medie, dar permit realizarea
unei structuri de circuit care nu consumă energie de la sursele de alimentare în nici una dintre
stările stabile, consumul de curent apărând numai în timpul tranziţiei dintr-o stare în alta.
16
17
18
19
20
21
Inversor nMOS cu sarcină rezistivă 02 Martie 2021
22
Inversor pMOS cu sarcină rezistivă
23
24
25
26
27
Există două posibilităţi de utilizare a tranzistorului MOS în calitate de

rezistenţă activă:
• prin legarea porţii la sursa de alimentare, caz în care rezistenţa intervine numai
atunci când tranzistorul MOS activ legat în serie cu rezistenţa activă conduce
(fig. 1.31.a);
• prin comandarea porţii tranzistorului MOS folosit ca rezistenţă activă (fig.
1.31.b), caz în care această rezistenţă intervine doar pe durata impulsului de tact
φt.
28
29
30
31
32
33
34
35
Sumarizarea inversoarelor pe bază de tranzistoare nMOS
36
37
38
39
1
Chișinău 2020
Modulul T2 (4 ore). Schemotehnica porţilor logice pe
baza tranzistorilor bipolari.
2.1. Elementul DTL.

2.2. Elementul TTL cu inversor simplu.
2.4. Construcţia si principiul de funcţionare a tranzistorului
Schottky.
2
2.1. Elementul DTL.
Deşi fără perspectivă de dezvoltare, circuitele DTL mai sunt folosite în instalaţii
industriale puternic perturbate, ca circuite logice izolate, iar o parte din soluţiile
constructive sunt preluate în cadrul unor circuite logice moderne.
3
2.1. Elementul DTL.
4
2.1. Elementul DTL.
5
2.1. Elementul DTL.
6
2.1. Elementul DTL.
7
2.1. Elementul DTL.
În fig. 3.23 sunt prezentate porţile DTL care au fost lansate în anii ’60-’70. Poarta
normală are dezavantajul faptului că necesită două surse de alimentare. Sursa
VBB este necesară pentru a menţine în conducţie cele două diode D3 şi D4 în
ambele stări ale circuitului şi a micşora în acest fel timpul de comutare al
circuitului.
Poarta DTL modificată , fig.3.22.b., are o schemă asemănătoare doar că una
dintre diodele serie a fost înlocuită cu un tranzistor ( T1 ) astfel polarizat ( R4 )
încât nu se poate satura. Valorile pentru tensiunile de intrare VIL şi VIH cât şi
pentru tensiunile de ieşire VOL şi VOH rămân aceleaşi ca la seria normală.
8
Familia TTL (Transistor Transistor Logic) a fost introdusă de firma Texas

Instruments (SUA) în anul 1965 şi a fost realizată în tehnologie bipolară. Este cea
mai răspândită familie de circuite integrate digitale şi a influenţat constant
dezvoltarea echipamentelor numerice. În prezent aria de utilizare a circuitelor TTL
este limitată (datorită dezvoltării aplicaţiilor cu microcontroler şi a circuitelor de tip
ASIC) dar conceptele şi blocurile funcţionale din această familie sunt utilizate în
majoritatea proiectelor moderne.
Circuitele TTL (Transistor Transistor Logic – logică tranzistor-tranzistor) sunt produse

în mai multe serii, fiecare serie având un domeniu optim de utilizare: TTL (seria
standard), HTTL (seria rapidă), LPTTL (seria de mică putere), STTL (seria Schottky
standard), LPSTTL (seria Schottky de mică putere), TSL (seria porţilor logice cu trei
stări).
9
10
11
Parametrii electrici ai circuitelor TTL standard
Parametrii electrici reprezintă valori medii determinate static, în anumite condiţii de
funcţionare. Ei se măsoară în condiţii specificate în catalog cu privire la tensiunea de
alimentare Vcc, temperatura mediului ambiant T, factorul de branşament N, valoarea
capacităţilor parazite CP, etc.
Tensiunea de alimentare Vcc
Tensiunea de alimentare a circuitelor TTL este 5V (4,75 – 5,25V) pentru serii uzuale şi
(4,5 – 5,5V) pentru seriile militare. Este o restricţie gravă!!
Gama temperaturilor de lucru
- 0 - 70°C pentru seriile uzuale;
-55 - 125°C pentru seriile militare;
Niveluri logice garantate
Sunt:
- niveluri logice acceptate la intrările circuitelor UiL min, UiL max, UiH min, UiH max;
- niveluri logice furnizate de către circuite la ieşiri UoL min, UoL max, UoH min, UoH max
12
Marginea de zgomot de curent continuu
Marginea de zgomot de curent continuu reprezintă amplitudinea maximă
pozitivă/negativă a unor semnale perturbatoare (tensiuni) induse de câmpuri
electromagnetice la intrarea unui circuit logic (aflat în stare L sau H) care nu-i
afectează funcţionarea.
Marginea de zgomot de curent continuu, garantată este: ΔUZ = ± 0,4V dar în

practică ea depăşeşte 1V.
Curenţii de intrare maxim garantaţi

- curent de intrare în stare „L”: IiLM = -1,6mA;
- curent de intrare în stare „H”: IiHM = 40μA.
(orice curent care intră în integrat, este pozitiv şi orice curent care iese din
integrat este negativ!!!)
13
Curenţii de ieşire maximi furnizaţi
- curent de ieşire în stare „L”: IoLM = 16mA;
- curent de ieşire în stare „H”: I0HM = -800μA.
Factorul de branşament (FAN-out)

Factorul de branşament reprezintă numărul maxim de intrări care pot fi
conectate simultan la ieşirea unei porţi din aceeaşi serie.
Se determină pe baza încărcării statice a ieşirii raportând curenţii de ieşire la
curenţii de intrare.
NH=20 (pt.0,8mA); NL=10 (pt.16mA). Se obţine, pentru seria standard N = 10.
Puterea medie consumată de o poartă ŞI-NU

Puterea consumată de o poartă depinde de starea ieşirii: pentru U0L ea este
mai mare, pentru U0H este mai mică. Valoarea sa medie este PC = 9mW.
Timpul de propagare
14
15
Poarta fundamentală SI-NU
16
17
Familiile de circuite integrate digitale s-au dezvoltat pornind de la un
circuit fundamental care pentru familia TTL este poarta SI-NU, figura 8.16.
Alăturat este prezentat şi simbolul porţii cu notaţiile curente pentru variabilele
de intrare şi de ieşire şi pentru funcţia realizată.
18
Tranzistorul T1 este un tranzistor multi-emitor, realizabil
uşor prin tehnologia integrată. Dacă cel puţin una din
intrari este la tensiune coborată, nivel logic 0, joncţiunea
baza-emitor a tranzistorului T1 este polarizată în sens
direct şi potenţialul în punctul 1, V1 = 0,7V şi are o valoare
insuficientă pentru a deschide joncţiunile bază-colector a
tranzistorului T1, bază-emitor a tranzistorului T2 şi bază-
emitor a tranzistorului T3. Potenţialele V2, şi V3 sunt sub
valorile care permit deschiderea joncţiunilor şi deci
tranzistorul T2 este blocat, tranzistorul T3 este blocat, iar
tranzistorul T4 prin R2 este deschis la saturatie. Tensiunea
de ieşire UO este ridicată, corespunzătoare nivelului logic
1.
19
Dacă toate emitoarele tranzistorului T1 sunt la tensiune ridicată, nivel

logic 1, atunci joncţiunile bază-colector a tranzistorului T1 şi bază-emitor a
tranzistorului T2 sunt deschise, tranzistoarele T2 şi T3 sunt deschise la saturaţie.
Potenţialul V3 este 0,7V, potenţialul unei jocţiuni deschise iar pe T2 derschis este
o cădere de aproximativ 0,2V şi atunci potenţialul V4 = 0,9V, insuficient pentru
a deschide joncţiunea bază-emitor a T4 şi dioda D. Tensiunea de iesire UO este
coborâtă, corespunzatoare nivelului logic 0. 20
21
22
Pentru starea de intrare 0, curentul de intrare maxim garantată este 1,6 mA la

tensiunea de ieşire maxima garantată 0,4V (a circuitului care comandă), iar
pentru starea 1 curentul de intrare maxim garantat 40 uA la tensiunea minim
garantată 2,4V.
Deci un circuit trebuie să asigure un curent de ieşire de minim 16 mA în strea 0
(la maxim 0,4V) şi minim 400 uA în starea 1(minim 2,4V) pentru a asigura fanout
de 10. De remarcat că pentru starea 0 curentul de intrare este negativ, iar în
starea 1 este pozitiv, lucru de care va trebui ţinut cont la măsurarea acestor
curenţi.
23
Puterea medie consumata pe poarta - 10 mW.
Un dezavantaj major al seriei TTL standard este că
ieşirile nu pot fi conectate în paralel şi deci circuitul
nu poate fi utilizat pentru realizarea de magistrale.
Dacă ieşirile sunt la fel, ambele 0 sau 1 conectarea

în paralel este posibilă, pentru 0 două tranzistoare
saturate sunt conectate pe o aceeaşi sarcină de
colector, la sursa de alimentare, iar pentru 1 două
tranzistoare au conectată în emitoare o aceeasi
sarcină legata la masă.
Ce se întâmplă la conectarea a două porţi cu stări
diferite la ieşire se poate vedea în figura 8.25.
Circuitul din stânga este în starea logic 0 la ieşire,
deci tranzistoarele de ieşire sunt blocat, sus, saturat,
jos. Circuitul din derapta este în starea logic 1 la
ieşire, deci tranzistoarele de ieşire sunt, saturat sus,
blocat, jos.
Atunci un curent de valoare mare circulă aşa cum se
vede în figură. Curentul este destul de mare ca să
degradeze ambele nivele logice şi poate conduce şi
la defectarea circuitului.
Acest dezavantaj este eliminat de circuitele TTL cu
colectorul în gol.
24
25
26
27
Porti cu colectorul în gol
28
Poarta cu colectorul în gol este similara celei standard, la care tranzistorul de iesite T3
are colectorul în gol, dioda D şi tranzistorul T4 fiind eliminate.
Pentru ca circuitul să funcţioneze este necesar să se conecteze o rezistenţă
exterioară între colectorul amintit şi plusul sursei de alimentare (figura 8.26)
Astfel completat, circuitul realizează aceeaşi functie SI-NU. Oricare intrare la 0
deschide o joncţiunea bază emitor a tranzistorului multiemitor iar tensiunea pe
baza acestuia, 0,7V ţine blocate tranzistoarele celelalte. Ieşirea este la nivel
ridicat.
Doar dacă ambele intrari sunt la 1 se permite polarizarea prin R1 a tranzistorului
T2 care la rândul lui îl deschide pe T3 şi ieşirea este la nivel coborât.
29
30
Porţi three-state
Porţile cu colectorul în gol s-au născut din necesitatea legarii în paralel a

ieşirilor mai multor porţi cu scopul principal de a realiza magistrale (bus).
Ele au câteva dezavantaje:
- necesită o rezistenţă exterioară, a cărei valoare depinde de numărul
ieşirilor în paralel dar şi a intrărilor din secţiunea urmatoare;
- în starea 1 rezistenţa de ieşire este chiar rezistenţa exterioară, mare
comparativ cu un etaj de ieşire standard;
- viteză mai mică decât o poartă standard;
Dezavantajele amintite sunt eliminate de o altă subfamilie care permite la
rândul său cuplarea în paralel a ieşirilor pentru a realiza magistrale şi
anume subfamilia de circuite logice cu trei stări (three state).
31
Porţi three-state Porţile din familie au, pe lânga
intrările corespunzătoare variabilelor
binare (datele de intrare) si iesirea
care furnizează funcţia binară, o
intrare suplimentară cu acţiune
prioritară care, în cele două stari
posibile, activează sau dezactivează
poarta. Intrarea se noteaza E
(enable) sau mai des 𝐸ത pentru a
arăta că activarea nu se face pe 1 ci
pe 0.
32
Porţi three-state Dacă E(negat) =0, atunci T7 este
blocat, al doilea emitor al T1 fiind la 1
nu influenţează intrarea A, iar dioda
D’ este blocata şi nu influenţeaza
ieşirea.
Circuitul este o porta inversoare
activă (A, Y în figura 8.33 unde este
tabelul de adevăr pentru inversorul
three-state).
33
Porţi three-state Dacă E (pozitiv) =1 atunci atunci T7
este deschis, al doilea emitor al T1
fiind la 0 suntem într-un caz similar
cu poarta stadard SI-NU cu o intrare
la 0 care blochează T2 şi T3 (intrarea
A nu are nici un rol), iar baza T4
este, prin dioda D’ deschisă şi
tensiunea UCE a T7 la un potenţial de
aproximativ 0,9 V care mentine
D şi T4 blocate. Circuitul are deci
ambele tranzistoare de la ieşire
blocate şi deci prezintă la iesire o
impedanţă foarte mare (high Z,
figura 8.33).
34
Porţi three-state
Dacă circuitului inversor i se adaugă o intrare B se obtine poarta SI-NU şi
similar se realizează şi alte tipuri de circuite logice.
Avantajele subfamiliei sunt:

- nu necesită o rezistenţă
exterioară:
- rezistenţa de ieşire este mică
pentru ambele stări, 0 sau 1;
- permite cuplarea în paralel a
ieşirilor (cu condiţia ca una singură
dintre iesiri să fie activă).
Familia este utilizata îndeosebi

pentru a conecta mai multe linii de
date sau blocuri functionale la o
magistrală cum se poate vedea în
figura 8.34.
35
1
Chișinău 2020


2
3
4
5
6
7
8
9
10
11


12
13
14
15
1
Chișinău 2020
elementului ECL.

2
Etajul diferențial
3
Etajul diferențial
4
Etajul diferențial
5
Etajul diferențial
6
Etajul diferențial
7
Familia ECL
Tehnologia ECL (Emitter Coupled Logic) permite obţinerea circuitelor logice
ultrarapide cu timpi de propagare extrem de reduşi de ordinul 1...4 ns în
detrimentul unui consum de putere relativ ridicat şi o diferenţă mică de
tensiune între nivelele logice. Aceste particularităţi au condus la utilizarea pe
scară mai redusă a acestui tip de circuite integrate, în special în aplicaţiile
care impun viteze de lucru foarte ridicate.
Tipmul de propagare redus se datorează funcţionării nesaturate a

tranzistoarelor ce compun poarta logică şi saltului de amplitudine mică a
tensiunii de ieşire.
Aşa cum s-a arătat şi la celelalte tipuri de tehnologii utilizate, preţul plătit
pentru creşterea vitezei este scăderea imunităţii la perturbaţii şi creşterea
consumului de putere pe poartă.
8
Familia ECL
Structura de bază
9
Familia ECL
Structura de bază
10
Familia ECL
Structura de bază
11
Familia ECL
Structura de bază
12
Familia ECL
Schema electrică simplificată a unei porţi
ECL este prezentată în figura 1.21. În
această figură se observă cele trei grupe
de circuite care formeaza poarta ECL:
• amplificatorul diferenţial de intrare format
din tranzistoarele Q1 şi Q2;
• circuitul de polarizare VBB;
• repetorul pe emitor realizat cu tranzistorul
Q3.
La acest circuit nivelurile de tensiune diferă

puţin între ele (saltul de tensiune tipic fiind
de 0,8V) iar principiul de funcţionare se
referă la comutarea de la tranzistorul Q1 la
Q2 sau invers a unui curent practic
constant (curentul prin rezistenţa R1); din
acest motiv aceste circuite se mai numesc
şi circuite logice cu comutare în curent.
13
Familia ECL
În figura 1.21, dacă tensiunea de intrare
VIN este mai mică decât tensiunea de
referinţă VBB atunci tranzistorul Q1 este
blocat iar Q2 conduce iar prin rezistenţa
R1 trece un curent cu valoarea IO. Valorile
R1, R3 şi VBB sunt astfel alese încât
tranzistorul Q2 să se afle în regiunea activă
normală el funcţionând în clasă A. Atunci
când VIN=VBB atunci prin cele două
tranzistoare circulă acelaşi curent (egal cu
IO/2). Creşterea tensiunii VIN duce la
creşterea tensiunii pe rezistenţa R1
deoarece:
unde VBE1 poate fi considerat practic constant. Rezultă că la un moment dat

tranzistorul Q2 se va bloca din cauza tensiunii VBE2 care se micşorează şi
ea la creşterea tensiunii VIN. Practic la un moment dat Q1 începe să conducă în
regiunea activă normală iar Q2 se blochează ceea ce înseamnă că se produce o
comutare a curentului de pe Q2 pe Q1. Caracteristica de transfer a porţii este
prezentată în figura 1.22. 14
Familia ECL
De asemenea din figura 1.21 se remarcă
faptul că este foarte simplă introducerea
unei ieşiri suplimentare care să reprezinte
valoarea logică negată a ieşirii care deja
este desenată prin adăugarea unui repetor
pe emitor suplimentar conectat în
colectorul tranzistorului Q1.
15
Familia ECL
Poarta fundamentală a familiei ECL realizează funcţia SAU (SAU-NU).
Circuitul de bază este prezentat mai jos și este compus din trei părți:
1) Etajul diferențial de intrare; 2) Circuitul de referință; 3) Repeter pe emitor (etajul de ieșire)
(2) (3) 16
(1)
Familia ECL
Circuitul de referință (VR = - 1.32 V)
Curentul prin ramură
U − − 2U D 5.2 − 2  0.75 3.7
I6 = = = = 0.628mA
R1 + R2 4.98k + 907 5887
Unde UD – tensiunea care cade pe diodă
Tensiunea în punctul VB – este egală cu

tensiunea care cade pe rezistența R1
VB = VR1 = R1  I 6 = 907   0.628 mA = 0.57V
Tensiunea de referință – egală cu

tensiunea la baza tranzistorului +
tensiunea Bază-Emitor
VR = VBE + VB = 0.75 + 0.57 = 1.32V
17
Familia ECL
18
Nivelurile logice "0" si "1"
19
Fan OUT
20
Analiza caracteristicii de transfer se va efectua cu ajutorul schemei simplificate
de mai jos
21
22
23
24
25
26
27
28
29

Lecții practice
1
Chișinău 2020
Modulul 3 (Adițional)
1
Chișinău 2020
36
37
38
39
40
41
42
43
44
45
Fată de poarta TTL standard s-au adus următoarele îmbunătătiri:

1. Înlocuirea tranzistorului T4 cu un repetor pe emitor în montaj Darlington. Jonctiunea BE a
tranzistorului T6 îndeplineşte rolul diodei D din structura standard. Viteza de lucru creşte
deoarece:
• structura Darlington are o rezistentă de ieşire mai mică decât rezistenŃa de ieşire a
circuitului standard şi
• tranzistorul T4 nu se saturează niciodată.
2. Înlocuirea rezistentei R3 cu o rezistentă neliniară. Portile în care T4 se înlocuieşte cu
structura Darlington T6-T4, utilizează o rezistentă R3=600Ω. Viteza de lucru creşte deoarece:
când T3 începe să conducă, rezistenta neliniară are o valoare mai mare de 600Ω şi extrage
mai putin curent din emitorul lui T2. Astfel, creşte curentul de bază al lui T3, ceea ce are ca
avantaj o mai rapidă intrare în conducŃie a lui T3.
• La saturarea lui T3, curentul său de bază este mai mare decât cel de la saturatia incipientă
ceea ce ar însemna acumularea unei sarcini suplimentare în bază. Dar la VBE3≥0.8V,
rezistenta neliniară devine mai mică de 600Ω şi surplusul de curent de bază este limitat sau
chiar suprimat.
46
Se bazează pe înlocuirea tranzistoarelor npn convenţionale cu tranzistoare
Schottky. Tranzistoarele Schottky nu se pot satura. Din acest motiv, comutarea
lor inversă (blocarea lor) este mai rapidă.
Tranzistorul Schottky se obţine prin conectarea unui tranzistor npn

convenţional cu o diodă Schottky. Dioda Schottky este un contact punctiform
între un strat conductor metalic (aluminiu) cu un strat semiconductor de tip n slab
dotat cu impurităţi donoare.
47
48
49
50
În deceniul trecut a fost cea mai

răspândită şi utilizată serie din familia
TTL. La realizarea ei se combină
dorinţa de a consuma o putere cât
mai mică cu un timp de propagare
cât mai scurt.
Schema porţii ŞI-NU este similară cu

aceea a circuitului din seria S doar că
valorile rezistoarelor sunt mai mari. De
asemenea funcţia ŞI nu mai este
realizată cu un tranzistor multiemitor, ci
cu diode Schottky pentru a putea
exploata viteza mare de comutaţie a
acestora.
51
Rezistenţa RE2 din schema seriei

standard este înlocuită cu o rezistenţă
neliniară formată din T2, RB2 şi RC2.
Tranzistorul T4 este completat cu T5,
realizându-se o pereche Darlington, care
faţă de varianta T4 singular prezintă o
amplificare de curent mai mare şi o
rezistenţă de ieşire mult mai redusă,
ceea ce permite încărcarea mai rapidă a
capacităţii CP în procesul de comutare a
ieşirii din starea L în starea H. Rezistenţa
RE5 stabileşte punctul static de
funcţionare pentru T5, mărind
amplificarea de curent a acestuia.
52
Cele două diode din baza tranzistorului

T5 accelerează comutarea ieşirii din
starea HIGH în starea LOW. Atunci când
are loc această comutare, T2 trece din
stare blocată în stare conductoare,
determinând blocarea lui T4, intrarea în
conducţie a lui T3 şi descărcarea
capacităţii parazite CP. Prin D1 se
închide curentul invers de bază a lui T4,
accelerând blocarea acestui tranzistor.
Dioda D2 intră în conducţie după intrarea
lui T2 în conducţie, dar înainte de a
conduce T3, determinând descărcarea
capacităţii CP prin T2.
53
54
55
Subfamiliile TTL
Familia de circuite integrate TTL standard are tipul circuitelor notat prin
cifrele 74xx, unde 74 semnifica TTL standard iar xx sunt două cifre care dau
tipul de circuit. De exemplu 7400 este un circuit TTL standard cu 4 porţi SI-NU
(figura 8.35). Literele din faţă denumesc producătorul, aici Texas Instruments.
56
57

Lecții practice
1
Chișinău 2020
Circuitul ECL
(Pmed) pentru circuitul ECL de mai jos.
Circuitul ECL
În urma analizei circuitului de mai jos se poate observa că acesta este compus din trei
părți principale:
(i) Etajul diferențial – circuitul de intrare la care se aplică nivelurile logice;
(ii) Repetor pe emitor – care îndeplinește funcția logică și deplasarea de nivel;
(iii) Sursa de referință – furnizează o tensiune constantă care nu se modifică în
dependență de nivelurile logice a circuitului
Circuitul ECL
Astfel, puterea medie consumată poate fi calculată după cum urmează:
𝑃”0” + 𝑃”1”
𝑃𝑚𝑒𝑑 = + 𝑃𝑟𝑒𝑓
2
nivelului logic ”1” și ”0”, respectiv, iar 𝑃𝑟𝑒𝑓 prezintă puterea de consum a circuitului de
referință (care este constantă).
Circuitul ECL
Deoarece circuitul are șase ramuri principale prin care curg curenții la masă,vom nota
respectiv și curenții conform figurii de mai jos: I1, I2, I3, I4, I5 și I6.
Inițial vom calcula puterea de consum a circuitului de referință:
𝑃𝑟𝑒𝑓 = 𝐸𝐶𝐶 (𝐼5 + 𝐼6 )

Circuitul ECL
Curentul I6 va curge direct prin ramura R6 -> R7 -> D1 -> D2, având două diode care conduc
este destul de a calcula căderea de tensiune pe aceste rezistențe prin scăderea tensiunii
care cade pe diode, astfel curentul, conform legii lui Ohm (I = U/R), I6 este egal
𝐸𝐶𝐶 − 2𝑈𝐷 5 − 0.75 − 0.75

𝐼6 = = ≈ 1.34 𝑚𝐴
𝑅6 + 𝑅7 2300 + 300
Circuitul ECL
Curentul I5 va curge direct prin ramura CE (T5) -> R5,
adică curentul I5 = IR5 (curentul prin R5). În rezultat este necesar doar de calculat tensiunea
care cade pe rezistența R5 (UR5): 𝑈𝑅5 = 𝐸𝐶𝐶 − 𝑈𝑅6 + 𝑈𝐵𝐸6 , unde 𝑈𝑅6 = 𝑅6 𝐼6 ≈ 0.4 𝑉,
Astfel 𝑈𝑅5 = 5 − 0.4 + 0.75 = 3.85 𝑉
𝑈𝑅5 3.85 𝑉
𝐼5 = = ≈ 1.92 𝑚𝐴
𝑅5 2𝑘
Circuitul ECL
Puterea de consum a circuitului de referință este egală cu:
𝑃𝑟𝑒𝑓 = 𝐸𝐶𝐶 𝐼5 + 𝐼6 = 5 1.34 𝑚𝐴 + 1.92 𝑚𝐴 = 16.32 𝑚𝑊

Circuitul ECL
Deoarece avem aplicat ”0” logic la intrare (”0” < UREF), T1 va fi închis iar T2 va conduce. În
rezulat potențialul la colectorul T1 înalt și respectiv T3 deschis, iar la colectorul T2
potențial mic și T4 închis. La ieșirea Y1 vom avea ”1” iar la Y2 – ”0”.
Deoarece T1 închis, curentul I1 se va suma cu curentul I3 prin rezistența R3:
𝑈𝑅3 𝐸𝐶𝐶 − 𝑈𝐵𝐸3 − 𝑈𝑅1 5 − 0.75 − 0
𝐼1 + 𝐼3 = = = = 2.83 𝑚𝐴
𝑅3 𝑅3 1.5𝑘
Am asumat pentru simplicitate că UR1 = 0 deoarece curentul I1 este neglijabil din motiv că
T1 este blocat.
Curentul I2 va curge prin R2 -> CE (T2) -> R8, astfel I2 = IR8:
𝑈𝑅8 𝐸𝐶𝐶 − 𝑈𝐵𝐸2 − 𝑈𝑅𝐸𝐹
𝐼2 = =
𝑅8 𝑅8
Conform circuitului de referință (vezi anterior), tensiunea UREF este egală cu:
𝑈𝑅𝐸𝐹 = 𝑈𝑅6 + 𝑈𝐵𝐸5 = 0.4 + 0.75 = 1.15 𝑉
Astfel
𝐸𝐶𝐶 − 𝑈𝐵𝐸2 − 𝑈𝑅𝐸𝐹 5 − 0.75 − 1.15
𝐼2 = = = 3.1 𝑚𝐴
𝑅8 1𝑘
Curentul I4 este egal cu 0 deoarece T4 închis.
𝑃0 = 𝐸𝐶𝐶 𝐼1 + 𝐼2 + 𝐼3 + 𝐼4 = 5 2.83 𝑚𝐴 + 3.1 𝑚𝐴 = 29.65 𝑚𝑊
În cazul dat, deoarece ”1” > UREF vom avea T1 deschis și T2 închis, respectiv T3 închis și T4
deschis (deoarece potențialul la colectorul T1 este mic iar la colectorul T2 este mare. În
rezultat la Y1 = ”0” iar la Y2 = ”1”.
Deoarece T1 deschis, curentul I1 va curge de la alimentare spre intrarea circuitului

(curentul va ieși din circuit). În rezultat curentul I1 este egal cu curentul prin R8
𝑈𝑅8 𝐸𝐶𝐶 − 𝑈𝐵𝐸1 − 𝑈 ”1” 5 − 0.75 − 0.75
𝐼1 = = = = 3.5 𝑚𝐴
𝑅8 𝑅8 1𝑘
Deoarece T2 este blocat, curentul I2 va curge prin R2 -> BE (T4) -> R4, astfel I2 = IR4.
Curentul I2 se va suma cu curentul I4 prin R4. Astfel:
𝑈𝑅4 𝐸𝐶𝐶 − 𝑈𝐵𝐸4 − 𝑈𝑅2 5 − 0.75 − 0
𝐼2 + 𝐼4 = = = = 2.83 𝑚𝐴
𝑅4 𝑅4 1.5𝑘
Am asumat pentru simplicitate că UR2 = 0 deoarece curentul I2 este neglijibil din motiv că
T2 este blocat.
Curentul I3 va fi egal cu 0 deoarece T3 este blocat.
𝑃”1” = 𝐸𝐶𝐶 𝐼1 + 𝐼2 + 𝐼3 + 𝐼4 = 5 2.83 𝑚𝐴 + 3.5 𝑚𝐴 = 31.65 𝑚𝑊
Puterea de consum medie este:
𝑃”0” + 𝑃”1” 29.65 + 31.65
𝑃𝑚𝑒𝑑 = + 𝑃𝑟𝑒𝑓 = + 16.32 ≈ 47 𝑚𝑊
2 2

Lecții practice
1
Chișinău 2020
Repetare
Poarta NOT din NAND
Poarta AND din NAND
Poarta NOT din NOR
Poarta OR din NOR
Relațiile De Morgan
ത + 𝐴𝐵𝐶ҧ = 𝐴𝐵𝐶
𝐴𝐵𝐶 ത ∙ 𝐴𝐵 𝐶ҧ 𝑑𝑜𝑎𝑟 𝑁𝐴𝑁𝐷 = 𝐴ҧ + 𝐵 + 𝐶ҧ + 𝐴ҧ + 𝐵ത + 𝐶(𝑑𝑜𝑎𝑟 𝑁𝑂𝑅)
Modulul 1
Să se elaboreze schema electrică pentru funcția (fără minimizare):
1) 𝐹 = 𝐴 𝐴ҧ𝐵𝐶 ത +𝐵
2) 𝐹 = 𝐴 + 𝐵𝐶 + 𝐶 𝐷 ഥ
3) 𝐹 = 𝐴𝐵 + 𝐵𝐶ҧ + 𝐴𝐶
4) 𝐹 = 𝐴 𝐴ҧ𝐵𝐶 ത + 𝐶ҧ + 𝐵
5) 𝐹 = 𝐴 𝐴ҧ𝐵𝐶 ത + 𝐴𝐶𝐷 + 𝐵
6) 𝐹 = 𝐴𝐵(𝐴𝐵 ҧ 𝐶ҧ + 𝐴𝐵𝐶)
ത
7) 𝐹 = 𝐴𝐵(𝐴𝐵𝐶 ҧ 𝐶)ҧ + 𝐴𝐶 𝐶ҧ
+ 𝐴𝐵
8) 𝐹 = 𝐴𝐵𝐶𝐷 + 𝐷(𝐴𝐵ത + 𝐵𝐶 ത + 𝐶𝐷 ഥ)
9) 𝐹 = 𝐴𝐵𝐶𝐷 + 𝐶𝐷(𝐵(𝐴𝐶𝐷) + 𝐴𝐵𝐶𝐷)
(i) Utilizând toate tipurile de porți logice;
(iv) Utilizând porți logice cu tranzistoare nMOS;
(v) Utilizând porți logice cu tranzistoare CMOS;
Modulul 2
Să se elaboreze schema electrică pentru circuitul care dirijează următorul
segment al afișorului cu 7 segmente:
1) a;
2) b; Pașii pentru elaborare:
3) c; (i) Tabela de adevăr;
4) d; (ii) Funcția, cu minimizarea ulterioară
5) e; utilizând tabela Kranaugh;
6) f; (iii) Schema electrică.
7) g;
(i) Utilizând toate tipurile de porți
logice;
(iv) Utilizând porți logice cu tranzistoare
nMOS;
(v) Utilizând porți logice cu tranzistoare
CMOS;
1
Chișinău 2020
elementului I2L.
4.1. Construcţia elementului I2L. Funcţiile logice, îndeplinite de

elementele I2L.
4.2. Convertor de nivel (interfaţa) I2L - TTL.
4.3. Translatoare (interfeţe) de intrare si ieşire pentru elementele
I2L
2
Circuitele în tehnologia I2L (Integrated Injection Logic – Logica integrată de

injecţie) datorită avantajelor pe care le aduc şi anume: viteză de lucru
comparabilă cu circuitele construite în tehnologie bipolară, densitate de integrare
a componentelor mare (în unele situaţii mai mare decât cea permisă de
tehnologia MOS), putere consumată scăzută (comparabilă cu cea a circuitelor în
tehnologie CMOS) şi capacitate la ieşire foarte mică, au dus la dezvoltarea unor
componente cu funcţii complexe larg utilizate în tehnica digitală.
Schema electrică de principiu a unei porţi în tehnologie I2L (sau IIL) este
prezentată în figura 1.25.
3
Structura de bază este inversorul prezentat în fig. C3.12.

Sursa de curent I organizată în jurul tranzistorului T2 injectează curentul I în baza
tranzistorului T1. Dacă intrarea A se află la un potential egal cu zero, curentul
injectat se scurge la masă şi T1 este blocat. La ieşirea lui se obtine 1 logic
(colectorul nu absoarbe curent).
Dacă pe intrarea A se aplică 0.7V, T1 se deschide şi la ieşire se obŃine 0 logic

(colectorul absoarbe curent).
Viteza de lucru a circuitului depinde de caracteristicile tranzistorului T1, de
mărimea curentului injectat şi de încărcarea circuitului.
4
Acestă schemă foarte simplă explică posibilitatea de integrare pe scară largă (LSI) a
circuitelor. Elementul logic este reprezentat de tranzistorul multicolector Q2, tranzistorul Q1
având rolul de generator de curent constant.
Intrarea (X) a inversorului este chiar baza tranzistorului Q2 iar ieşirile (Y1, Y2) reprezintă
colectoarele în gol ale aceluiaşi tranzistor. Evident că pentru
funcţionarea corectă a circuitului pe ieşiri trebuie conectate sarcini corespunzătoare.
Dacă pe intrarea X a circuitului se aplică o tensiune egală cu zero (zero logic) atunci
curentul furnizat de tranzistorul Q1 este dirijat la masă iar tranzistorul Q2 se blochează, ieşirile
Y1 şi Y2 fiind în starea unu logic. Când pe intrare se aplică valoarea 1 logic (intrarea X în aer
sau se aplică o tensiune de 0,4 ... 0,8V) atunci tranzistorul Q2 conduce ieşirea circuitului fiind
în starea zero logic. Tensiunea de alimentare şi nivelele logice au valori foarte mici în
comparaţie cu porţile logice construite în alte tehnologii. Astfel, dacă VCC=1,5V, atunci
tensiunea corespunzătoare nivelului logic zero, VL < 20mV iar tensiunea corespunzătoare
nivelului logic unu VH = 0,4 ... 0,8V.
5
Schema utilizată pentru simularea porţii inversoare este prezentată în figura 1.26
Tranzistorul multicolector Q2 din figura 1.25 a fost înlocuit în schema de simulare

(figura 1.26) cu tranzistoarele Q2 şi Q3. De asemenea rezistoarele R1 şi R2 au fost
adăugate pentru a asigura sarcina pe ieşirile inversorului. Rezultatele simulării sunt
prezentate în figurile 1.27 şi 1.28. Astfel în figura 1.27 este prezentată caracteristica
de transfer a porţii inversoare iar în figura 1.28 comportarea dinamică.
6
Operatorul ŞI-NU din figura 1.29 se

deosebeşte de inversor doar prin prezenţa a
două borne de intrare. Dacă una sau ambele
intrări (X1, X2) sunt aduse în zero logic atunci
ieşirea va avea starea unu logic din cauză că
tranzistorul Q2 este blocat aşa cum s-a arătat
mai sus.
Dacă ambele intrări X1 şi X2 sunt în starea
unu logic atunci tranzistorul Q2 este saturat iar
ieşirea se va găsi în starea zero logic. Aşa cum
se va arăta mai târziu, acest mod de conectare
a celor două intrări, presupune ca circuitele de
comandă ale acestora să permită realizarea
funcţiilor logice cablate.
7
Funcţionarea circuitului SAU din figura

1.30 este şi ea uşor de înţeles dacă
observăm că la intrările unui circuit ŞI-
NU s-au conectat două inversoare.
Conform teoremei lui De Morgan
rezultă că funcţia circuitului obţinut este
SAU.
Circuitele realizate în această
tehnologie prezintă avantaje care le fac
apte pentru realizarea unor circuite
integrate pe scară largă cum sunt
memoriile, microprocesoarele, etc.
Ele sunt utilizate pe scară largă în
realizarea bunurilor de larg consum din
cauză că pot fi alimentate la tensiuni
mici (până la 1,5V) şi au un consum
redus.
8
Principalele avantaje prezentate de circuitele logice realizate în tehnologie I2L sunt:
• prezintă o excursie mică a tensiunii pentru nivelele logice (<20mV pentru

valoarea “0” logic şi 0,4V ... 0,8V pentru valoarea “1” logic) şi capacităţi reduse ale
joncţiunilor ceea ce permite lucrul la frecvenţe relativ mari;
• au o tensiune de alimentare redusă (până la 1,5V), circuitul putând fi alimentat

de la pile electrice standard;
• datorită simplităţii (lipsesc rezistenţele) se obţin densităţi de integrare

comparabile sau superioare celor din familia MOS;
• proiectarea acestor circuite este simplă (nu există practic etape intermediare
între schema logică şi topologia circuitului electric);
• au o gamă largă a curenţilor de alimentare . Se poate optimiza consumul

unui circuit dat fixând curentul de injecţie la valoarea minimă pentru
obţinerea vitezei cerute;
• pot fi combinate cu celelalte circuite logice realizate în tehnologie bipolară

(TTL, ECL) folosind interfeţe de putere specifice. 9
Inversor I2L
10
NAND I2L
11
NOR I2L
12

Ilovepdf Merged

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Ilovepdf Merged

Încărcat de

Drepturi de autor:

Formate disponibile

Universitatea Tehnică a Moldovei

Circuite Digitale Integrate

4.1. Construcţia elementului I2L. Funcţiile logice, îndeplinite de

Circuitele în tehnologia I2L (Integrated Injection Logic – Logica integrată de

Structura de bază este inversorul prezentat în fig. C3.12.

Dacă pe intrarea A se aplică 0.7V, T1 se deschide şi la ieşire se obŃine 0 logic

Tranzistorul multicolector Q2 din figura 1.25 a fost înlocuit în schema de simulare

Operatorul ŞI-NU din figura 1.29 se

Funcţionarea circuitului SAU din figura

Principalele avantaje prezentate de circuitele logice realizate în tehnologie I2L sunt:

• prezintă o excursie mică a tensiunii pentru nivelele logice (<20mV pentru

• au o tensiune de alimentare redusă (până la 1,5V), circuitul putând fi alimentat

• datorită simplităţii (lipsesc rezistenţele) se obţin densităţi de integrare

• au o gamă largă a curenţilor de alimentare . Se poate optimiza consumul

• pot fi combinate cu celelalte circuite logice realizate în tehnologie bipolară

Circuite Digitale Integrate

Inițial vom calcula puterea de consum a circuitului de referință:

𝑃𝑟𝑒𝑓 = 𝐸𝐶𝐶 (𝐼5 + 𝐼6 )

𝐸𝐶𝐶 − 2𝑈𝐷 5 − 0.75 − 0.75

𝑃𝑟𝑒𝑓 = 𝐸𝐶𝐶 𝐼5 + 𝐼6 = 5 1.34 𝑚𝐴 + 1.92 𝑚𝐴 = 16.32 𝑚𝑊

Deoarece T1 deschis, curentul I1 va curge de la alimentare spre intrarea circuitului

Circuite Digitale Integrate

Alte circuite din seria TTL standard

Alte circuite din seria TTL standard

Alte circuite din seria TTL standard

Fată de poarta TTL standard s-au adus următoarele îmbunătătiri:

Tranzistorul Schottky se obţine prin conectarea unui tranzistor npn

În deceniul trecut a fost cea mai

Schema porţii ŞI-NU este similară cu

Rezistenţa RE2 din schema seriei

Cele două diode din baza tranzistorului

Circuite Digitale Integrate

7.1. Bazele algebrei logice

Se fabrică ca şi circuite integrate distincte sau sunt incluse în sisteme numerice

În proiectarea CLC-urilor se lucrează cu câteva structuri de bază

7.1. Bazele algebrei logice

7.1. Bazele algebrei logice

Pentru exemplificare vom considera

7.1. Bazele algebrei logice

Display-ul de șapte segmente (de

Circuitul de decodificare BCD – 7

Dacă semnalele aplicate la intrarea circuitului sunt codificate în cod BCD

Tabela de adevăr Tabelele Karnaugh

7.1. Bazele algebrei logice

Cazul 5: în binar B1 = ”0”, B0 = ”1”, rezultă B = 0b01 = 110 (zecimal)

Cazul 9: în binar B1 = ”1”, B0 = ”0”, rezultă B = 0b10 = 210 (zecimal)

A>B:A1B1’ + A0B1’B0’ + A1A0B0’

Circuite Digitale Integrate

7.1. Bazele algebrei logice

7.1. Bazele algebrei logice

7.1. Bazele algebrei logice

Circuite Digitale Integrate

5.1. Tipurile de inversoare n-MOS, analiza funcţionării lor,

TECMOS cu canal iniţial

Structura schematică a unui TECMOS cu canal iniţial de tip n este prezentată în

Secţiunea transversală a canalului poate fi modificată prin aplicarea unui potenţial

TECMOS cu canal indus

Tranzitorii MOS cu canal indus au o structură asemănătoare cu tranzistorii MOS

Ca şi în cazul TECMOS cu canal iniţial, terminalul substratului (baza) se conectează la

Structura internă a unui TECMOS cu canal indus de tip p este complementară

Familiile de circuite logice cu TEC-MOS se realizează exclusiv cu tranzistoare

Există două posibilităţi de utilizare a tranzistorului MOS în calitate de

Circuite Digitale Integrate

În rezultat o să analiza circuitul conform nivelelor logice respective.