Documente Academic
Documente Profesional
Documente Cultură
Curs 11
Proiectare pentru integritatea semnalelor III
SCOP
atenuarea
reflexiilor,
2/33
Obiective
Determinarea parametrilor liniilor lungi care influeneaz reflexiile de pe liniile lungi. Analiza procedurilor pentru atenuarea reflexiilor. Analiza influenei parametrilor liniilor cuplate asupra fenomenului de diafonie.. Aplicarea procedurilor pentru atenuarea diafoniilor.
3/33
Cuprins
Atenuarea reflexiilor
Atenuarea diafoniilor
4/33
Cuprins
Atenuarea reflexiilor
Atenuarea diafoniilor
4/33
PAAR 1.
sau
5/33
= + =
Utilizeaz un singur rezistor Consumul de putere suplimentare este neglijabil Poate fi utilizat numai dac > reduce marginea de imunitate la perturbaii Pentru factor de ncrcare mare soluia duce la creterea timpului de propagare pe linie. Stabilizeaz semnalul la intrarea n linie numai dup doi timpi de propagare.
7/33
8/33
Receiver
Reduce marginea de zgomot pentru circuitul care comand linia. Crete consumul de putere de la sursa de alimentare. Nu poate fi utilizat pentru valori foarte mici ale impedanei de und a liniei.
8/33
1 2 + 1
+
1
+ 1 2
9/33
1 2
Elimin complet reflexiile. Poate fi utilizat pentru toate familiile logice. Poate fi utilizat i n cazul magistralelor
9/33
Utilizeaz dou rezistoare. Reduce marginea de zgomot pentru circuitul care comand linia.
Receiver
= > 2
Utilizeaz dou componente. Produce un fenomen de integrare a fronturilor semnalului transmis pe linie.
10/33
Zu
R
CLR
CLR
SET
CLR
PAAR 5 Se evit cuplarea capacitilor pe liniile lungi. Se evit cuplarea direct a capacitilor pe liniile lungi. La nalt frecven aceste elemente de circuit introduc un factor de reflexie egal cu -1.
11/33
12/33
0 = 0
2 0 = 0 0
AC
12/33
W T
traseu
H
0 =
87 + 1.414
ln
5.98 0.8 +
Plan conductor
Substrat izolat
13/33
W T
traseu
B H
Plan conductor
0 = 1
Substrat izolat 87
1.55
+ 1.414
5.98 ln 0.8 +
Plan conductor
H
Plan conductor
0 , , , =
60 4 ln 0.67 0.8 +
= 3.334 = 0.08468
15/33
Plan conductor
T
traseu
B
Plan conductor
Substrat izolat
0 , , , = 2 0 2, , , 0 2, , ,
= 3.334 = 0.08468
16/33
Plan conductor
T
traseu 1
B
traseu 2
Plan conductor
Substrat izolat
0 = 80 0.25 1 + + 1.9 2 + ln 0.8 +
17/33
= 3.334 = 0.08468
d D1 h
traseu pe faa 2
plan de mas
D2
1.41 1 2 1
4 5.08 ln +1
traseu pe faa 1
traseu pe faa 2
C pad1
C pad2
18/33
max
10.2 13.7 21.7 6.3 7.8 6.1 8.9 3.6 8.5 2.5
Element
Intrare TTL Intrare CMOS Intrare ECL Gaura de trecere (via) Pin de conector Pin capsul
0.5
4.7
19/33
= 1 + 1+ 0 0 1+ 0
20/33
0_ = 0
1+ 0
21/33
22/33
0_ =
Se impune adaptarea liniei lund n considerare la adaptare 0_ 33 . Dac impunem un criteriu mai puin restrictiv ( > 2 ): 5 = = = 8.33 in > = 5 2 _ 2 0.3
22/33
23/33
= 0.08468 = 0.182
24/33
0_ =
Impunnd criteriul anterior mai puin restrictiv ( > 2 ): 3 = = = 4.69 in < = 10 2 _ 2 0.32
n ambele situaii se impune aplicarea unor soluii de adaptare fa de 0_ 29 .
24/33
Cuprins
Atenuarea reflexiilor
Atenuarea diafoniilor
25/33
Cuprins
Atenuarea reflexiilor
Atenuarea diafoniilor
25/33
H = 16 mils
= 4.6 = 4.6
H = 40 mils
26/33
27/33
27/33
27/33
27/33
300
Z _
300
Z _
250
TTL
g e h
250
STTL
e
200
200 h a 100 d
150
150
100 d
50
50
Z +
0 50 100 150 200 250 300
Z +
0 50 100 150 200 250 300
28/33
Sinteza analizelor
K
0.3 0.3
K
0.5 0.4
STTL
LSTTL ALSTTL ECL
0.2
0.2 0.2 0.55
0.55
0.5 0.6 0.75
CMOS (5V15V)
29/33
PAAD 5 Plasarea de trasee de mas ntre legturile lungi de semnal pe care se transmit semnale logice n sensuri diferite. PAAD 6 Scurtarea lungimii liniilor.
30/33
K=0,7
+ =
K=0,8
K=0,9
s/h 10
w/h
K=0,3
K=0,4
K=0,5 K=0,6
K=0,7
K=0,8
K=0,9
Din diagram rezult raportul s/h= 0,1 0,5. Cunoscnd valoarea h, grosimea 0,01 stratului izolator, rezult distana minim care trebuie asigurat ntre traseele cablajului imprimat.
s/h 0,1 1 10
32/33
linia 1 Reea
3
linia 2 linia 1
1 2
1 = 2 = + 3 = 2 + +
Reea T
2 linia 2
1 = 2 = 1 3 = + 2
33/33