Documente Academic
Documente Profesional
Documente Cultură
5.5. DEMULTIPLEXOARE
Y0
Y1
Intrare de date K Y2
I Y3 Ieşiri de date
Y4
Ym
E
Intrare de autorizare
107
CAPITOLUL 5. CIRCUITE LOGICE COMBINAŢIONALE
1. DEMULTIPLEXOR CU 4 IEŞIRI
Acest multiplexor (fig.5.5.2 a) permite transferul datelor de pe intrarea de date I la
una din ieşirile Y0, Y1, Y2, Y3 în funcţie de starea logică a intrărilor de selecţie A0,
A1 conform tabelei de adevăr din ( fig. 5.5.2 b).
Când A1=0, A0=0 ( 0 ) semnalul de pe intrarea I se transferă pe ieşirea Y0
Când A1=0, A0=1 ( 1 ) semnalul de pe intrarea I se transferă pe ieşirea Y1
Când A1=1, A0=0 ( 2 ) semnalul de pe intrarea I se transferă pe ieşirea Y2
Când A1=1, A0=1 ( 3 ) semnalul de pe intrarea I se transferă pe ieşirea Y3
I Intrări Intrare
Ieşiri de date
selecţie date
A0
A1 A0 I Y0 Y1 Y2 Y3
DMUX 1:4 0 0 0 0 0 0 0
A1
0 0 1 1 0 0 0
Y3 Y2 Y1 Y0 0 1 0 0 0 0 0
a 0 1 1 0 1 0 0
1 0 0 0 0 0 0
1 0 1 0 0 1 0
1 1 0 0 0 0 0
1 1 1 0 0 0 1
b
Figura 5.5.2 Demultiplexor cu 4 ieşiri
Realizat cu porţi logice elementare, demultiplexorul cu 4 ieşiri arată ca în figura 5.5.3
A1 A0
I P0 Y0
P1
Y1
P2
Y2
P3
Y3
Figura 5.5.3 Demultiplexorul cu 4 ieşiri realizat cu porţi logice
108
AUXILIAR ELECTRONICĂ DIGITALĂ
Prezentarea demultiplexorului cu 4 ieşiri - 74LS155N (figura 5.5.4)
Configuraţia terminalelor:
1I +V
̅
𝟏𝑬 2I
B ̅
𝟐𝑬
̅̅̅̅
𝟏𝒀𝟑 A
̅̅̅̅
𝟏𝒀𝟐 ̅̅̅̅
𝟐𝒀𝟑
̅̅̅̅
𝟏𝒀𝟏 ̅̅̅̅
𝟐𝒀𝟐
̅̅̅̅
𝟏𝒀𝟎 ̅̅̅̅
𝟐𝒀𝟏
0V ̅̅̅̅
𝟐𝒀𝟎
Tabelul de adevăr
Intrări Intrare Intrare
Ieşiri de date
selecţie autorizare date
A1 A0 ̅ I ̅̅̅̅ ̅̅̅̅ ̅̅̅̅ ̅̅̅̅
0 0 0 0 1 1 1 1
0 0 0 1 0 1 1 1
0 1 0 0 1 1 1 1
0 1 0 1 1 0 1 1
1 0 0 0 1 1 1 1
1 0 0 1 1 1 0 1
1 1 0 0 1 1 1 1
1 1 0 1 1 1 1 0
X X 1 X 1 1 1 1
U1 R1
E
1
1C 1Y0
7 150Ω
2 6
~1G 1Y1
1Y2
5 R2
4
1Y3
13
A
3
B 150Ω
A0
15
~2C 2Y0
9 R3
14 10
~2G 2Y1
11
2Y2
2Y3
12 150Ω
R4
A1
74LS155N
150Ω
109
CAPITOLUL 5. CIRCUITE LOGICE COMBINAŢIONALE
2. DEMULTIPLEXOR CU 8 IEŞIRI
Acest multiplexor (fig.5.5.5 a) permite transferul datelor de pe intrarea de date I la
una din ieşirile Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7 în funcţie de starea logică a intrărilor
de selecţie A0, A1, A2 conform tabelei de adevăr din ( fig. 5.5.5 b).
Când A2=0, A1=0, A0=0 ( 0 ) semnalul de pe intrarea I se transferă pe ieşirea Y0
Când A2=0, A1=0, A0=1 ( 1 ) semnalul de pe intrarea I se transferă pe ieşirea Y1
Când A2=0, A1=1, A0=0 ( 2 ) semnalul de pe intrarea I se transferă pe ieşirea Y2
Când A2=0, A1=1, A0=1 ( 3 ) semnalul de pe intrarea I se transferă pe ieşirea Y3
Când A2=1, A1=0, A0=0 ( 4 ) semnalul de pe intrarea I se transferă pe ieşirea Y4
Când A2=1, A1=0, A0=1 ( 5 ) semnalul de pe intrarea I se transferă pe ieşirea Y5
Când A2=1, A1=1, A0=0 ( 6 ) semnalul de pe intrarea I se transferă pe ieşirea Y6
Când A2=1, A1=1, A0=1 ( 7 ) semnalul de pe intrarea I se transferă pe ieşirea Y7
I
A0
A1
DMUX 1:8
A2
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
a
INTRĂRI IEŞIRI
I A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
⁄ 0 0 0 0 0 0 0 0 0 0 ⁄
⁄ 0 0 1 0 0 0 0 0 0 ⁄ 0
⁄ 0 1 0 0 0 0 0 0 ⁄ 0 0
⁄ 0 1 1 0 0 0 0 ⁄ 0 0 0
⁄ 1 0 0 0 0 0 ⁄ 0 0 0 0
⁄ 1 0 1 0 0 ⁄ 0 0 0 0 0
⁄ 1 1 0 0 ⁄ 0 0 0 0 0 0
⁄ 1 1 1 ⁄ 0 0 0 0 0 0 0
b
Figura 5.5.5 Demultiplexor cu 8 ieşiri
110
AUXILIAR ELECTRONICĂ DIGITALĂ
A2
A1
A0
P7 P6 P5 P4 P3 P2 P1 P0
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
a. Configuraţia terminalelor A0 +V
A1 ̅̅̅̅
𝒀𝟎
A2 ̅̅̅̅
𝒀𝟏
̅̅̅̅̅̅
𝑬𝟐𝑨 ̅̅̅̅
𝒀𝟐
̅̅̅̅̅̅
𝑬𝟐𝑩 ̅̅̅̅
𝒀𝟑
E ̅̅̅̅
𝒀𝟒
̅̅̅̅
𝒀𝟕 ̅̅̅̅
𝒀𝟓
0V ̅̅̅̅
𝒀𝟔
b. Tabelul de adevăr
INTRĂRI IEŞIRI
̅̅̅̅̅̅ ̅̅̅̅̅̅ E A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
0 0 ⁄ 0 0 0 1 1 1 1 1 1 1 ⁄
0 0 ⁄ 0 0 1 1 1 1 1 1 1 ⁄ 1
0 0 ⁄ 0 1 0 1 1 1 1 1 ⁄ 1 1
0 0 ⁄ 0 1 1 1 1 1 1 ⁄ 1 1 1
0 0 ⁄ 1 0 0 1 1 1 ⁄ 1 1 1 1
0 0 ⁄ 1 0 1 1 1 ⁄ 1 1 1 1 1
0 0 ⁄ 1 1 0 1 ⁄ 1 1 1 1 1 1
0 0 ⁄ 1 1 1 ⁄ 1 1 1 1 1 1 1
111
CAPITOLUL 5. CIRCUITE LOGICE COMBINAŢIONALE
VCC
5V R1
I 150Ω
R2
U1
A0 150Ω
1 15
A Y0
2 14
B Y1
3
C Y2
13 R3
12
Y3
6 11
A1 G1 Y4
4
~G2A Y5
10 150Ω
5 9
~G2B Y6
7
Y7
R4
A2 74LS138N 150Ω
R5
150Ω
R6
150Ω
R7
150Ω
R8
150Ω
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
112