Circuite numerice

1. Noiuni introductive
Lucrarea de fa abordeaz problematica mijloacelor i metodelor de generare, transformare, amplificare i memorare a impulsurilor electrice. Circuitele de impulsuri sunt formate din surse, receptoare i conexiunile dinte ele. Receptoarele sunt constituite din elemente pasive de circuit (rezistene, condensatoare, bobine, transformatoare) i din elemente active (diode, tranzistoare i structuri integrate). Prin impuls electric vom nelege o tensiune variabil (sau un curent variabil), avnd intervalul de timp dintre dou treceri succesive prin aceiai valoare, mai mic sau comparabil cu durata regimului tranzitoriu al circuitului prin care se transmite. Mrimea electric aplicat la intrarea unui circuit se numete semnal de intrare sau excitaie iar cea obinut la ieire se numete semnal de ieire sau rspuns. Un impuls este definit de parametrii descrii n figura 1.1. unde E - amplitudine ti - durata impulsului (puls width) tr - timp de cretere (rise time) tf - timp de cdere (fall time)
y(t) E 0,9E 0,5E 0,1E t tr t ti tf (tc) t

V ti kt 1

semnal treapt

semnal liniar variabil t = arctg k semnal exponenial t/ 1 e ) t Ui = E (1-

Figura 1.1. Impuls electric

Figura 1.2. Semnale electrice elementare 1

Circuite numerice Impulsurile reale care apar n aplicaiile practice pot fi exprimate prin sume algebrice de semnale elementare. Semnalele elementare (figura 1.2) pot fi semnale treapt (caracterizate de amplitudinea E), semnale liniar variabile (caracterizate de panta k) sau semnale exponeniale (caracterizate de amplitudinea la t = , E i constanta de timp ). Diferite semnale elementare sunt prezentate n figura 1.2. Orice semnal poate fi aadar descompus ntr-o sum de semnale elementare. n figura 1.3. si respectiv 1.4. este prezentat descompunerea unui semnal de tip impuls dreptunghiular, respectiv impuls trapezoidal n semnale elementare. Exerciiu: S se descompun n semnale elementare un impuls trapezoidal cu fronturi exponeniale ( figura 1.5.a) i un semnal n dinte de ferstru cu frontul posterior exponenial ( figura 1.5.b).

Vi Fiecare din semnalele elementare pe care le considerm acioneaz din momentul E aplicrii lor pn la infinit. n cazul circuitelor de impulsuri liniare descompunerea n semnale elementare prezint un interes aparte deoarece n acest Vi1 fel se poate aplica principiul superpoziiei, adic rspunsul global al unui circuit este considerat ca fiind alctuit din suma rspunsurilor la semnalele elementare componente. Vi2 Vi E Vi1 E t Vi2 t1 t Vi4 t1 t2 t Vi3

ti t

Figura 1.3. Descompunerea unui impuls dreptunghiular n semnale elementare 2

t Figura 1.4. Descompunerea unui impuls trapezoidal n semnale elementare

Circuite numerice

V exp

a. b. Figura 1.5. Impuls cu fronturi exponeniale (a) i impuls n dinte de ferestru cu frontul posterior exponenial (b) Pentru analiza i calculul procesului tranzitoriu se utilizeaz metode matematice clasice dintre care cu aplicaii importante n tehnic sunt: - rezolvarea ecuaiilor integro- difereniale liniare; - metode operaionale bazate pe transformri de tip Laplace sau Z; - metoda spectral bazat pe transformarea Fourier; - metoda integralei de convoluie a lui Duhamel. n cazul utilizrii integralei de convoluie a lui Duhamel pentru a determina rspunsul unui circuit liniar de impulsuri la un semnal de intrare x(t), n condiii iniiale nule, expresia mrimii de ieire este dat de relaia 1.1.

y (t ) = x (t ) a( 0) + a' ( ) x (t ) d =

= x( 0) a( t ) + a( t ) x' (t ) d

0 t

(1.1)

unde a(t) este funcia indicial a circuitului, adic rspunsul circuitului la un semnal treapt unitate. n studiul multor circuite de impulsuri liniare intervine o ecuaie diferenial de ordinul I, pentru a crei rezolvare se consider soluiile ecuaiei difereniale de ordinul I cu coeficieni constani, adic:

x (t ) =

dy ( t ) + y(t ) dt

(1.2)

fiind constanta de timp a circuitului.

Circuite numerice
n cazul n care semnalul x(t) este o treapt de tensiune sau curent care acioneaz n circuit ncepnd de la t 0 , rspunsul circuitului se determin pornind de la forma general a rspunsului (1.3).

y (t ) = A + B e

(1.3)

Particulariznd relaia (1.3) pentru t = 0 i t = se obine:

y ( 0) = A + B y ( ) = A
rezult:

(1.4)

Rezolvnd (1.4) n raport cu necunoscutele A i B i nlocuind n (1.3)

y (t ) = y ( ) + y ( 0) y ( ) e
unde:

(1.5)

y(0) - valoarea iniial a impulsului y() - valoarea rspunsului n regim permanent.

n cele mai multe aplicaii practice se prefer utilizarea relaiei (1.5) deoarece din considerente fizice este uor de determinat valoarea iniial i valoarea staionar a impulsului. Putem calcula intervalul t = t "t ' , interval n care y(t) variaz exponenial de la y(t') la y(t"). Avnd n vedere relaia (1.5), se poate scrie:

y ( t ') = y ( ) + y ( 0) y ( ) e
t ' = ln y ( ) y ( 0) ; y ( ) y ( t ')

t'

(1.6)

t" = ln

y () y ( 0) y ( ) y (t ")

(1.7)

t = t" t ' = ln

y ( ) y ( t ') y ( ) y (t ")

(1.8)

Pentru o variaie ntre y(t') = 0,05U i y(t") = 0,95U, se obine un timp de cretere tr determinat mai jos.

tr = t = ln

0,95 3 0,05

(1.9)

Circuite numerice

2. Circuite elementare de impulsuri

Dintre circuitele de impulsuri cu elemente pasive prezint un interes aparte cele cu rezistoare i capaciti (RC). Dac se aplic un semnal sinusoidal unui circuit liniar cu parametrii constani rspunsul va fi tot un semnal sinusoidal. Spre deosebire de semnalele sinusoidale, semnalele nesinusoidale sunt afectate de deformri (distorsiuni) atunci cnd se transmit prin circuite liniare. Acest fenomen se numete transformare liniar. n cazul transformrilor liniare cele mai utilizate circuite sunt: - circuitul cu elemente pasive RLC; - transformatoare de impulsuri n regim liniar; - linii de ntrziere. Circuitele de impulsuri pentru transformri neliniare modific forma semnalelor pe baza caracteristicilor neliniare ale dispozitivelor electronice care compun circuitul. Dintre cele mai utilizate circuite pentru transformri neliniare se amintesc: - circuite de limitare; - circuite pentru fixarea nivelului.

2.1. Circuite de impulsuri cu elemente pasive RC

Cel mai simplu circuit RC pentru transformri liniare este cel alctuit dintrun rezistor i o capacitate serie. n funcie de modul cum se culege tensiunea de ieire, avnd n vedere c trebuie s existe o referin, numit VR mas, acest circuit poate fi particularizat n dou moduri, R Vin exemplificate n figura 2.2.a i 2.2.b. VC C Vin = VC + VR (2.1) Figura 2.1. Circuit elementar RC Primul circuit de semnal este un filtru trece-sus sau circuit de derivare, iar al II-lea este un filtru trece-jos, circuit de

Circuite numerice

integrare sau circuit de lire a impulsului.

C Vin R Vin

R Vout=VR C Vout = VC

a. b. Figura 2.2. Filtru trece-sus (a) i filtru trece-jos (b) 2.1.1. Rspunsul circuitului RC la un semnal treapt Pentru circuitul din figura 2.2.a se consider Vin ca fiind un semnal treapt cu amplitudinea E care ncepe la momentul 0. Saltul de tensiune E aplicat la intrarea circuitului determin transmiterea acestui salt de tensiune prin capacitatea C, presupus iniial descrcat, ctre ieire. Deoarece tensiunea pe capacitate nu se poate modifica instantaneu, fiind necesar un timp de ncrcare a acesteia, rezult c tensiunea de ieire este:

Vout (0) = VR (0) = E

(2.2)

Dup ncrcarea condensatorului (care dureaz t 3RC = 3 , vezi capitolul 1) curentul devine aproape nul, deci se poate aprecia c: (2.3) V =V = 0
out

( )

( )

Vout ( t ) = VR ( t ) = Ee

(2.4)

innd seama de relaia general care descrie variaia tensiunii ntr-un astfel de circuit (1.5) atunci cnd se cunosc tensiunea iniial i tensiunea final la ieirea circuitului RC, se obine:

Vout (t ) = VR (t ) = E e

t T

(2.5)

Rspunsul indicial se obine pentru sistem atunci cnd E = 1, deci:

h (t ) = e T

(2.6)

Variaia tensiunii pe condensator se poate calcula prin diferena dintre tensiunea de intrare i tensiunea pe rezistor.

Circuite numerice
t/

VC ( t ) = E - E e E

VR ( t ) = E e

t/

t 0 3

Figura 2.3. Variaia tensiunii pe rezistor, respectiv capacitate, pentru circuitul CR atacat cu semnal treapt

VC = Vin VR = E (1 e

(2.7)

Reprezentarea grafic tensiunilor pe rezistor i pe capacitate sunt ilustrate n figura 2.3. 2.1.2. Rspunsul circuitului RC la un semnal liniar variabil Semnalul liniar variabil are ecuaia: Vin ( t ) = kt cu panta 1/k , n condiii iniiale nule. Vom utiliza integrala lui Duhamel particularizat pentru situaia care urmeaz:
' Vin ( 0 ) = 0 , Vin ( ) = k, h(t ) = e t /

(2.8)

Se obine:
' VR (t ) = Vin (0) h(t ) + Vin ( ) e 0

( t )

d = k (1 e

(2.9)

Tensiunea pe condensator se obine prin diferen:

VC (t ) = kt k (1 e

(2.10)

Reprezentare grafic a rspunsurilor VR (t ) i VC (t ) pentru semnal liniar variabil aplicat la intrare este redat n figura 2.4.

Circuite numerice

Vin, VC , VR Vin(t) VC (t) VR (t) t 3 Figura 2.4. Rspunsul circuitului CR la un semnal liniar variabil
2.1.3. Rspunsul circuitului RC la un semnal exponenial Fie un semnal exponenial (de forma celui prezentat n figura 1.2.) aplicat circuitului RC din figura 2.2.a n condiii iniiale nule, unde 1 este o caracteristic a semnalului. (2.11) n acest caz Vin ( 0 ) = 0 ; (2.12) E ' Vin ( ) = e 1

h( t ) = e

(2.13)

Conform integralei Duhamel (relaia 1.1) rezult:

1

VR =

10

d =

(e 1 1

t 1

(2.14)

sau, dac se noteaz:

=n 1
rezult:

(2.15)

VR ( t ) =

nE ( e e 1 ) n1

(2.16)

innd seama de relaia 1.1. rezult deci:

Circuite numerice

Vin/ E VR / E 1 0,8 0,6 0,4 0,2 n= 1 n= 10 Vin/ E

VC/ E 1 0,8 0,6 0,4 0,2 n= 1 n= 10 n= 100 1 t/

1 t/ 10 20 30 40 50 Figura 2.5. Rspunsul normat VR /E al circuitului CR pentru semnal de intrare exponenial

t

10 20 30 40 50 Figura 2.6. Rspunsul normat UC /E al circuitului CR pentru semnal de intrare exponenial

t t

nE VC ( t ) = Vin ( t ) VR ( t ) = E ( 1 e 1 ) (e e 1 ) (2.17) n1 Reprezentarea grafic a celor dou rspunsuri a fost dat n figurile 2.5 i 2.6.

2.1.4. Rspunsul circuitului CR la un semnal monoimpuls Pentru gsirea rspunsului la semnalul impuls dreptunghiular se deduc rspunsurile circuitului CR la semnalele componente ale pulsului rectangular, Vi1 i Vi2 din figura 1.3, i apoi se adun rezultatele. n mod analog se procedeaz pentru cazul semnalului impuls trapezoidal (figura 1.4), sau semnal impuls trapezoidal cu fronturi exponeniale (figura 1.5.a). Rspunsurile UR i UC la un impuls dreptunghiular (figura 1.3) sunt date n figurile 2.7 i 2.8. Se observ c n cazul n care >> ti rspunsul VR este foarte asemntor cu semnalul, iar pentru cazul << ti rspunsul VR este format din dou impulsuri ascuite de polariti alternante.

VR E

= 10 ti = 0,3 ti 3 V 3 V t

UC E = 0,5 ti = 10 ti ti
Figura 2.8. Rspunsul VC al circuitului CR la semnal de intrare rectangular

ti E Figura 2.7. Rspunsul VR al circuitului CR la semnal de intrare rectangular

Circuite numerice
Se observ, de asemenea, c n cazul rspunsului UC pentru >> ti acesta devine dinte de ferstru ( deci semnalul este puternic distorsionat ), n timp ce pentru << ti rspunsul UC este foarte apropiat de semnal. 2.1.5. Rspunsul circuitului RC la un semnal impuls periodic n aceast situaie se disting dou cazuri: a) Pauza dintre impulsurile periodice este mai mare dect durata procesului tranzitoriu rezultat la aplicarea unui impuls singular circuitului RC, caz n care rspunsurile VR i VC sunt identice cu cele din figurile 2.7 i 2.8, repetndu-se periodic cu aceeai perioad ca semnalul. n acest caz procesul tranzitoriu n circuitul RC, provocat de aciunea unui impuls, reuete practic s se ncheie n momentul apariiei urmtorului impuls; b) Pauza dintre impulsurile Vin periodice este mai mic sau comparabil cu constanta de timp a circuitului, . n ultimul caz, fie spre exemplu, semnalul periodic reprezentat n figura E ti 2.9 care se aplic circuitului RC V0 t reprezentat n figura 2.2.b. Componenta continu VO a T semnalului se calculeaz evident prin relaia: Figura 2.9. Semnal impuls periodic

(E V0 )t i = V0 ( T t i ) de unde rezult: t V0 = i E T

(2.18) (2.19)

Fie tensiunea VC = 0 la t < 0, iar mrimea = RC mult mai mare dect perioada T de repetiie a impulsurilor. n timpul primului impuls, capacitatea C se ncarc, iar n pauza dintre primul i cel de-al doilea impuls capacitatea nu reuete s se descarce complet datorit condiiei impuse, >> T. Creterea tensiunii pe capacitate n timpul impulsului K, ViK , se deduce cu relaia 1.5. Dac se noteaz cu VC,K-1 tensiunea la bornele capacitii la nceputul impulsului K rezult c n relaia 1.3:

VC ( 0 ) = VC,K 1
Dac impulsul K ar avea o durat nelimitat ar rezulta:

(2.20)

VC ( ) = E.

(2.21)

Tensiunea la bornele condensatorului la sfritul impulsului K este:

10

Circuite numerice
t . i

VC,K = E + ( VC,K 1 E )e
Rezult atunci c:

(2.22)

Vinc,K = VC,K VC,K 1

sau dac se ine seam de 2.20.:

(2.23)

Vinc,K = ( E VC,K 1 )( 1 e t i / )
Dac se impune condiia

(2.24)

ti << 1, exponeniala se poate aproxima cu primii doi termeni ai dezvoltrii n serie, rezultnd: t Vinc,K ( E VC,K 1) i (2.25) n pauza ( T - ti ) dintre impulsurile K i K+1, condensatorul se descarc pn la valoarea:
(T t i )/ ' VC ,K = VC,K e

(2.26)

Tensiunea cu care se ncarc condensatorul n acest interval este:

' Vdesc,K = VC,K VC ,K

(2.27)

Cu relaiile 2.20. i 2.24., relaia 2.25. devine:

Vdesc,K = (VC,K 1 + Vinc,K )(1 e (T ti )/ )

(VC,K 1 + Vinc,K )e (T ti )/

(2.28)

Din relaiile 2.23 i 2.26 rezult c la nceputul procesului mrimea tensiunii la bornele capacitii VC,K-1 este mic i creterea de tensiune Vinc,K depete Vdesc,K . De aceea, de la o perioad la alta, tensiunea la bornele capacitii crete. Cu trecerea timpului ns, pe msura creterii tensiunii la bornele capacitii VC,K-1, diferena E-VC,K-1 scade, mrimea Vinc,K scade, iar

Vdesc,K crete. Ca urmare a acestui fapt, dup un anumit timp se stabilete o

stare de echilibru dinamic, n care creterea de tensiune este egal cu descreterea de tensiune la bornele condensatorului. Valoarea medie a tensiunii la bornele capacitii , VCmed, ntr-un asemenea regim staionar, poate fi determinat dac se egaleaz membrii din dreapta ai relaiilor 2.25 i 2.28, n care: VC,K 1 = VC,med (2.29)

11

Circuite numerice
adic:

(E VC,med )

ti /

= (VC,med + Vinc,K ) (T t i )/

(2.30)

Deoarece Vinc,K << VC med, se poate scrie aproximativ c:

(E VC,med ) ti / VC,med
sau:

(T t i )/

(2.31)

ti E (2.32) T Comparnd relaiile 2.32 cu 2.19 rezult c n regim staionar condensatorul se ncarc cu componenta continu a semnalului. Rspunsul VR se poate calcula cu relaia Vin = VR + VC, rezultnd o succesiune periodic de impulsuri a cror baz se deplaseaz n procesul de stabilire, de la o perioad la alta, n jos. n regim staionar rspunsul VR este deplasat n jos cu mrimea VC med. Tensiunea VR nu conine o component continu, suprafeele S1 i S2 din figura 2.10 fiind egale. VC,med

Vin V0 VC VC med t VR ti T

S2

S1 Figura 2.10. Evoluia tensiunii pe capacitate, respectiv rezistor, pentru circuitul CR cu impulsuri rectangulare periodice aplicate la intrare

2.2. Circuite liniare de formare utilizate ca derivatoare i integratoare

n anumite situaii practice circuitele liniare pot fi utilizate pentru derivarea sau integrarea impulsurilor. n aceste cazuri se impun anumite restricii determinate de condiiile concrete de lucru. Derivarea i integrarea se face n raport cu variabila timp. 2.2.1. Circuite pasive de derivare 2.2.1.A. Circuit de derivare de tip CR n tensiune

12

Circuite numerice

Acest circuit poate fi considerat un derivator n tensiune dac R<<1/C deoarece n acest caz se poate neglija cderea de tensiune pe rezistor. Bilanul de tensiuni pentru circuitul din figura 2.11 conduce la relaia de mai jos. q q V1 = VC + VR = + R i (2.33) C C Dac exprimm sarcina electric din relaia de definiie a curentului, i=dq/dt, se obine:

Figura 2.11. Circuit de derivare CR n tensiune Cel mai sugestiv mod de a pune n eviden funcionarea acestui circuit se obine cnd avem la intrare un impuls rectangular aa cum se va vede imediat (figura 2.15). (2.36) 2.2.1.B. Circuit de derivare RL n tensiune Circuitul de derivare RL este prezentat n schema din figura 2.12. Neglijnd reactana inductiv L fa de rezistena R rezult succesiv: v i2=0 R i1 d 1 R d v2 L =L (2.37) dt dt v1 v2 L n final se obine pentru tensiunea de ieire expresia: L du1 u2 = (2.38) Figura 2.12. Circuit de R dt derivare RL n tensiune Se observ c mrimea de ieire este proporional cu derivata n raport cu timpul a tensiunii de intrare. 2.2.1.C. Circuit de derivare RC n curent Circuitul este prezentat n figura 2.13. Fcnd aproximaiile R << 1/C, ceea ce este echivalent cu i2 << i1, se obine:

1 idt C dV i = C 1 deci dt dV V2 RC 1 dt V1 =

(2.34) (2.35)

q C v1 R v2

1 i 2 dt = R ( i1 i 2 ) Ri1 C

(2.39)

13

Circuite numerice
Derivnd expresia de mai sus rezult:

i1

C v2 = 0

i 2 = RC

R i2 adic prin condensator circul un curent proporional cu derivata curentului de intrare. S-a neglijat rezistena circuitului Figura 2.13. Circuit de derivare RC n de sarcin. curent
2.2.1.D. Circuit de derivare RL tensiune-curent Schema este prezentat n figura 2.14. Fcnd aproximaiile R >> L, adic i3 << i1, rezult:

di1 dt

(2.40)

i1 R L

i2=0

v2 = L

di d ( i1 i 3 ) L 1 dt dt

(2.41)

v2

Tensiunea de ieire este proporional cu derivata curentului de intrare.

Figura 2.14. Circuit de derivare RL tensiune-curent

n cazul ideal, cnd la intrarea unui astfel de circuit se aplic un semnal dreptunghiular, la ieire se obin impulsuri scurte, de amplitudine infinit, pozitive, respectiv negative, corespunztor frontului cresctor, respectiv descresctor al semnalului de intrare (U2 n figura 2.15, cu linie continu). n funcie de condiiile de lucru, circuitele cu acest tip de comportament se mai numesc i filtre trece-sus sau circuite de suprimare a componentei continue. Se constat c n realitate n U1 momentul saltului mrimii de intrare (v1 sau i1), mrimea de ieire (v2 sau i2) nregistreaz de asemenea un salt, t urmat de o variaie exponenial spre zero, rezultnd impulsuri cu coeficient U2 de umplere mai mic dect al celor de intrare. Din acest motiv circuitele de derivare se mai numesc i circuite de t Forma ingustare a impulsului. impulsurilor depinde de constantele de L timp RC sau , dup caz. Figura 2.15. Impulsuri rectangulare R derivate n domeniul timp

14

Circuite numerice

2.2.2. Circuite pasive de integrare 2.2.2.A. Circuit de integrare RC n tensiune Schema circuitului de integrare RC n tensiune este dat n figura 2.16. Tensiunea de ieire este proporional cu integrala n domeniul timp a tensiunii de intrare aa cum rezult din relaiile de mai jos. 1 i1 R i2=0 V2 = VC = i1dt (2.42) C 1 C (2.43) daca R >> v1 v2 C i1 1 V1 (2.44) V2 = dt C R (2.45) 1 Deci V2 V1dt Figura 2.16. Circuit de RC integrare RC n tensiune

Factorul de proporionalitate este inversul constantei de timp a circuitului. 2.2.2.B. Circuit de integrare LR in tensiune n circuitul din figura 2.17 se admite R << L tensiuni se obine relaia de mai jos
i vi L

i, scriind bilanul de

v1 = R i + L
R vO

di di L dt dt

(2.46)

Dup integrare se obine i:

i=
Figura 2.17. Circuit de integrare LR n tensiune

1 v1 dt L

(2.47)

Rezult expresia tensiunii de ieire:

v2 = R i

sau v 2 =

R v1 dt L

(2.48)

adic tensiunea de ieire este proporional cu integrala n domeniul timp a tensiunii de intrare. 2.2.2.C. Circuit de integrare RL in curent Acest circuit este exemplificat n figura 2.18. Considernd R << L i admind deci i2 << i1, rezult imediat:

15

Circuite numerice
L

i1

i2

di 2 = R ( i1 i 2 ) R i1 dt n final se obine, dup integrare: L

v2

(2.49)

i2 =

R i 2dt L

(2.50)

Figura 2.18. Circuit de integrare LR n curent

Curentul de ieire este proporional cu integrala n domeniul timp a curentului de intrare.

2.2.2.D. Circuit de integrare RC tensiune-curent Circuitul este prezentat n figura 2.19. Admind R >> 1/C, se deduce i3<< i1. Rezult:

i1

i2=0

v2 =

1 1 ( i1 i 3 ) dt i1 dt C C

(2.51)

R i3

v2

Tensiunea de ieire este proporional cu derivata curentului de intrare. Ca o concluzie general se constat c, n cazul circuitelor de integrare, semnalul de ieire (v2 sau i2) este proporional cu integrala mrimii de intrare ( u1 sau i1 ).

Figura 2.19. Circuit de integrare RC tensiune-curent

v1(i1) V1 v2(i2) V2 v2(i2) V2 T0 = T t T T0 > >T t t

Dac T0 >> T, mrimea de ieire variaz foarte strns n jurul valorii medii a tensiunii v2 = V2 (sau curentului i2 = I2) iar circuitul circuit de se numete sau filtru de integrare netezire, filtru de mediere sau filtru trece-jos. Figura 2.20 prezint formele de und de la ieirea unui integrator. Ele sugereaz i denumirea utilizat uneori de circuit de lire a Fronturile impulsului. corespund ncrcrii i descrcrii condensatorului.

Figura 2.20. Formele de und la ieirea unui integrator

16

Circuite numerice

2.3. Divizoare de tensiune

2.3.1. Divizoare de tensiune cu rezistoare n foarte multe aplicaii cuplajele ntre etaje se realizeaz cu divizoare rezistive. Un astfel de divizor are configuraia general prezentat n figura 2.21. 1 ;k = 1 .. n (2.52) Notnd Gk = Rk R1 Is i rezult succesiv: V1 n R2 i0 (Vk VS )Gk = (VS + E 0 )G0 + IS (2.53) V2

R0 Vk Rk + E0

Rs

k =1

VS =

V G
k k =1

E 0G0 IS

G0 +

G
k =1

(2.54)
k

Figura 2.21. Divizor rezistiv, caz general

Pentru k=1: V G E 0G0 IS VS = 1 1 G0 + G1

(2.55)

n condiiile n care RS este foarte mare, IS poate fi neglijat. n aplicaii se cunosc valorile V1 i E0 i se urmrete determinarea lui R0 i R1 astfel nct la variaiile curentului de sarcin cuprinse n intervalul ISmin IS Ismax , valoarea tensiunii pe sarcin s se ncadreze n domeniul VSmin VS Vsmax. Deci valorile R0 i R1 trebuie alese astfel nct:

V1G1 E 0G0 IS max VS min G0 + G1 V1G1 E 0G0 IS min V S max G0 + G1

Sistemul alctuit din aceste dou inegaliti poate fi uor rezolvat grafic. 2.3.2. Divizoare rezistive cu sarcin capacitiv n numeroase aplicaii apar cuplaje rezistive n regim de impulsuri. ncrcarea lor cu o sarcin se face prin intermediul unei capaciti sau sarcina nsi poate fi o capacitate (eventual capacitatea parazit a sarcinii). Un divizor rezistiv simplu cu sarcin capacitiv este prezentat n figura 2.22. Utiliznd transformata Laplace se

(2.56) (2.57)

Vin

R1

Vout R0 C

Figura 2.22. Divizor rezistiv cu sarcin capacitiv

17

Circuite numerice
obine:

1 sC 1 R0 + Vout (s) sC = 1 Vin (s) R0 sC R1 + 1 R0 + sC

R0 Vout ( s) Vin ( s)

(2.58)

R0 R0R1Cs + R1 + R0

(2.59)

Ecuaia diferenial care descrie aceste scheme se obine trecnd la variabila timp. Deci:

dVout ( t ) R0R1 R0 + Vout ( t ) = C Vin ( t ) R0 + R1 dt R0 + R1

(2.60)

Deoarece n acest caz constanta de timp = C ( R0||R1 ) , rezult c la aplicarea unui impuls cresctor la intrarea circuitului se obine o durat de cretere sau de scdere a frontului

t f = 3 C ( R0||R1) .
Amplitudinea impulsului este: R0 Vout = Vin ; R1 + R0 ceea ce corespunde divizorului n curent continuu. 2.3.3. Divizorul compensat

(2.61)

(2.62)

Exist situaii cnd se urmrete transmiterea unui salt de tensiune de la intrare la ieire, rezistena R1 untndu-se cu o capacitate C1 (figura 2.23). Vom presupune c sursa de impulsuri aplicat intrrii are rezistena intern nul. n aceste condiii att la conectarea ct i la deconectarea unui semnal la intrare se obin salturi de tensiune finite pe care le notm cu:

v1( 0 ) = v1( t i )

v 2 ( 0 ) = v1( t i )
18

(2.63) (2.64) unde ti este durata impulsului.

Circuite numerice

C1 Vin R1 Vout R0 C0

Pentru orice moment de timp cuprins ntre 0 i ti scriind bilanul de tensiuni pe ochiul de intrare rezult: q1( t ) q0 ( t ) Vin ( t ) = V1( t ) + V0 ( t ) = + (2.65) C1 C0

Att la momentul iniial 0 ct i la momentul final ti saltul de tensiune se transmite prin capaciti, ceea ce nseamn c va aprea un curent variabil prin cele dou capaciti, ns Figura 2.23. Divizorul cu respectarea conservrii sarcinii electrice: compensat q1(0) = q0(0) (sarcina acumulat pe un condensator la momentul iniial este egal cu sarcina acumulat pe cellalt condensator).

1 1 Vin ( 0) = V1( 0) + V0 ( 0) = q( 0) + C1 C0 unde q( 0) = C0C1 E C0 + C1 q( 0) C1 = = deci

(2.66) (2.67) (2.68) (2.69)

V1( 0) = V1(t i ) = V0 ( 0) = V0 (t i ) =

q( 0) C0

C0 E C1 + C0 C1 E C1 + C0

Dac la intrare se menine un timp nelimitat o tensiune de valoare E, atunci, dup stabilirea regimului staionar (dup ncrcarea capacitilor) tensiunile vor fi:

V1( ) = V0 ( ) =

R1 E R1 + R0 R0 E R1 + R0

(2.70) (2.71)

Circuitul prezentat este descris de o ecuaie diferenial de ordinul I datorit faptului c am considerat rezistena sursei de intrare nul. Constanta de timp pentru acest circuit este:

= ( C1 + C0 )( R1||R0 )
sunt:

(2.72)

Conform acestei precizri expresiile tensiunilor de intrare n domeniu timp

19

Circuite numerice

V1(t ) = V0 (t ) =

t C0 R1 R1 E+ Ee R1 + R0 C1 + C0 R1 + R0 t C1 R0 R0 E + Ee R1 + R0 C1 + C0 R1 + R0

(2.73) (2.74)

Plecnd de la aceste relaii, rspunsul circuitului la un semnal de tip impuls treapt este cel prezentat n figura 2.24. Forma semnalului de ieire R2 C1 i . depinde de raportul n care se afl mrimile C1 + C0 R1 + R2

Vin ti Vout t R0 C1 R 1+ R 0 > C1+ C0 t

E R0 R 1+ R2 E C1 C1+ C0 E C1 Vout C1+ C0 E R0 R 1+ R0

subcompensare

R0 C < 1C0 R 1+ R 0 C1+ t supracompensare

Figura 2.24. Rspunsul divizorului compensat la semnal treapt Un astfel de divizor se numete echilibrat sau compensat dac tensiunea de ieire are aceeai valoare la momentul iniial i la momentul final, adic: U0 (0) = U0 (). Acest lucru se reduce la satisfacerea relaiei: R1C1 = R0C0. n acest caz impulsul treapt aplicat la intrare nu este modificat ca form de ctre circuit, fiind regsit identic la ieire. Circuitele de acest fel sunt utilizate n cazul osciloscoapelor, pentru compensarea sondelor de msur. Astfel de circuite intervin de asemenea i n cazul circuitelor basculante monostabile i astabile la care rezistena i capacitatea de intrare ntr-un tranzistor poate fi asimilat cu grupul R0C0 al divizorului compensat.

2.4. Circuite de limitare

20

Circuite numerice
Se numete circuit de limitare un cuadripol la ieirea cruia tensiunea rmne constant atunci cnd tensiunea de intrare fie depete o anumit valoare, funcia numindu-se cu limitare sus sau de maxim, fie cnd rmne sub o anumit valoare funcia numindu-se cu limitare jos sau de minim, fie atunci cnd tensiunea de intrare iese dintr-un domeniu prestabilit de valori, limitarea numinduse bilateral. Pentru limitarea semnalelor se folosesc comutatoare electronice cu diode sau tranzistoare. Din acest motiv circuitele de limitare sunt asimilate uneori cu circuitele neliniare de formare. Un circuit neliniar este un circuit cu caracteristic univoc care realizeaz o transformare neliniar, descris de caracteristica de transfer a circuitului de formare. n funcie de modul cum acioneaz elementul de limitare, circuitul poate fi cu limitare serie sau cu limitare paralel. 2.4.1. Circuite de limitare cu diode redresoare Circuitele de limitare cu diode utilizeaz caracteristica neliniar a unei diode. Blocarea acesteia n anumite condiii determin limitarea propriu-zis. Cel mai simplu circuit de limitare conine o singur dioda semiconductoare (figura 2.25)

D I1 V1 R I2=0 V2

V2

caracteristica de transfer t

Figura 2.25. Limitator cu diod redresoare serie

Figura 2.26. Caracteristica de transfer idealizat a limitatorului din figura 2.25.

Limitarea const n a permite numai trecerea tensiunii pozitive, care determin dealtfel deschiderea diodei. Dac la intrare se aplic un semnal sinusoidal atunci circuitul funcioneaz ca un V1 redresor monoalternan (figura 2.27). t Modificnd schema din figura 2.25 se pot obine alte tipuri de circuite de limitare, ca de exemplu cel din figura 2.28. Aceast schem realizeaz o limitare superioar la tensiunea sursei U, limitare care este pus n eviden de caracteristica sa de transfer (figura 2.29). Un astfel de circuit se numete limitator paralel de maxim.

V2
Figura 2.27. Rspunsul limitatorului cu diod serie la semnal sinusoidal

21

Circuite numerice
Dac la intrare se aplic un semnal sinusoidal cu amplitudine mai mare ca VD (tensiunea de deschidere a diodei) atunci dioda se deschide, limitnd tensiunea de ieire la valoarea V + VD .

R I1 V1 + D V I2=0 V2

V2 V+VD V1
Figura 2.29. Caracteristica de transfer a redresorului din figura 2.28.

Figura 2.28. Limitator unilateral cu diod Zener

Un limitator bilateral nesimetric este prezentat n figura 2.30. ntr-un sens limitarea are loc la tensiunea de strpungere Zener (polarizare invers a jonciunii), iar n sens opus limitarea se produce prin deschiderea jonciunii semiconductoare (polarizare direct a jonciunii).

R I1 V1 DZ I2=0 V2

V2 VZ V1

Figura 2.30. Limitator unilateral cu diod Zener

Figura 2.31. Caracteristica de transfer a limitatorului din figura 2.30.

V1, V2 Vz

V2

t VD0 V1

Figura 2.32. Semnal sinusoidal limitat bilateral asimetric cu limitatorul din figura 2.30.

22

Circuite numerice
Dac la intrare se aplic un semnal sinusoidal cu amplitudinea mai mare dect tensiunea de strpungere Zener, atunci poate fi uor pus n eviden limitarea bilateral nesimetric urmrind rspunsul circuitului la un semnal sinusoidal aplicat la intrare (figura 2.32). Pentru tensiuni de intrare V1 < 0 jonciunea diodei este polarizat direct, iar tensiunea de ieire este V2 = VD 0. Pentru V1 > 0, dar V1 < Vz dioda este polarizat invers, curentul prin diod este foarte mic i V2 = V1. Dac V1 > 0, dar V1 > Vz atunci V2 = Vz = constant. Conectnd dou diode Zener n serie se obine un limitator derivaie bilateral simetric de tip paralel (figura 2.33) avnd caracteristica de transfer din figura 2.34. Rspunsul la semnal sinusoidal este prezentat n figura 2.35. V2 R

I1 V1

DZ1 DZ2

I2=0 V2

Vz1 V1

Vz2
Figura 2.33. Limitator unilateral cu diod Zener Figura 2.34. Caracteristica de transfer a limitatorului din figura 2.33.

Sintetiznd, expresia tensiunii de ieire, definit pe domenii, se regsete n relaiile de mai jos (2.75 - 2.77):

V2 = V1 V2 = Vz1 V2 = Vz 2

V1 < Vz1 V1 < Vz 2 V1 > 0 V1 Vz1 V1 < 0 V1 Vz 2

(2.75) (2.76) (2.77)

Exerciiu: Exprimai prin relaii de tipul (2.75)-(2.76) funcionarea limitatoarelor descrise pn acum. Rspunsul circuitului la semnal sinusoidal este un semnal sinusoidal cu vrfurile tiate bilateral la valori aproximativ egale cu tensiunile de strpungere Zener (neglijnd tensiunea de deschidere a jonciunii, figura 2.35).

23

Circuite numerice

V1, V2 Vz1

V2

V1 t

Vz2
Figura 2.35. Limitarea bilateral a unui semnal sinusoidal

Dac se introduce, n serie cu diodele, un rezistor (figura 2.36) atunci caracteristica de transfer se modific ca n figura 2.37. Rspunsul la un semnal sinusoidal aplicat la intrare este un sinus cu extremitile atenuate (figura 2.38).

Observaie: Formele de und prezentate se pot modifica esenial n sarcin (aici circuitele au fost considerate n gol). Pentru limitatoarele cu diode, n scopul asigurrii unor timpi de comutaie redui, sunt necesare tensiuni mari. Pentru a nltura acest dezavantaj se utilizeaz comutatoare cu tranzistoare care, n plus, asigur i amplificarea semnalului.

R1 I1 V1 DZ1I2=0 DZ2 R2
Figura 2.36. Limitator bilateral progresiv

U2 Uz1 1

2 U1

V2 Uz2

Figura 2.37. Caracteristica de transfer a limitatorului din figura 2.36.

Exerciiu: S se deseneze caracteristica de transfer i rspunsurile la un semnal sinusoidal aplicat la intrare pentru urmtoarele circuitele din figura 2.39. S se precizeze care este tipul de limitare pentru fiecare circuit.

V1 Vz1 Vz2

R2 arctg 2= R 1+ R2

V1

V2 t

Figura 2.38. Semnal sinusoidal limitat bilateral progresiv

24

Circuite numerice

R D E
a.

D V2 V1 R E + b.

V1

V2

D V1 R E
c.

R D1 E1 + d. D2 V2 + - E2

V2

V1

Figura 2.39. Exemple de limitatoare cu diode redresoare 2.4.2. Limitatoare cu tranzistoare bipolare Caracteristica de ieire a unui tranzistor bipolar prezint neliniariti care pot fi exploatate n scopuri de limitare. Pentru un tranzistor neliniaritile apar n situaiile urmtoare: -trecerea din regiunea activ n regiunea blocat; -trecerea din regiunea activ n saturaie. Dac punctul de funcionare al tranzistorului se modific astfel nct are loc o deplasare a psf-ului ntre cele dou regiuni de neliniaritate atunci limitarea este bilateral. Avantajele etajelor de limitare cu tranzistoare sunt: necesit tensiuni de intrare mici, timpii de comutare sunt mai redui dect n cazul diodelor, influena sarcinii asupra caracteristicii de transfer este redus. Utilizarea unui tranzistor ca limitator de tensiune se poate realiza cu o schem simpl, cu polarizarea bazei cu rezistor serie RB poate fi rezistena intern Figura 2.40. Limitator elementar (figura 2.40). cu tranzistor bipolar a unui generator de semnal sau rezistena de ieire a altui etaj similar.

ib =

V1 V 1 ; (RB >> Rint ) RB + Rint RB

(2.78)

25

Circuite numerice

Dac se presupune c semnalul are o variaie liniar, atunci tranzistorul se deschide cnd tensiunea baz-emitor atinge valoarea de deschidere a VBEd.

V1 VBEd t ic , ib E C/ RC R C E C/ V2 EC VCEsat blocare ic ib conducie saturaie t t

Figura 2.41. Forme de und specifice etajului limitator cu tranzistor bipolar Se observ c forma de und este limitat bilateral asimetric. Dac se aplic la intrare un semnal sinusoidal, atunci la ieire se obine sinusul cu vrfurile tiate nesimetric (figura 2.42).

Figura 2.42. Limitarea bilateral asimetric a unui semnal sinusoidal de ctre etajul limitator cu tranzistor bipolar

26

Circuite numerice
Se pot utiliza ca limitatoare bilaterale i etajele difereniale datorit caracteristicii lor specifice. Caracteristica de transfer a unui etaj diferenial este prezentat n figura 2.42.
iC/ I2 iC1 I2

iC2 I2 V1d

V2d R 2I2

Figura 2.43. Caracteristica curent-tensiune a unui etaj diferenial

n figura 2.43 este prezentat caracteristica curent tensiune a unui etaj diferenial. V2d este tensiunea de ieire diferenial iar V1d este tensiunea de intrare diferenial (vezi etajul diferenial). Acest tip de caracteristic pune n eviden o limitare bilateral simetric.

2.5. Circuite de axare. Polarizarea dinamic.

Circuitele pentru fixarea nivelului de tensiune, numite circuite de axare sau circuite pentru restabilirea componentei continue sunt cuadripoli cu ajutorul crora nivelul extrem al unor impulsuri sau componenta lor continu se stabilete la o valoare precizat. Studierea acestor circuite are dou motivaii: - evitarea tensiunii de polarizare dinamic ca fenomen parazit; - exploatarea polarizrii dinamice n circuite de axare (efect util). Transmiterea semnalelor alternative de la C ieirea unui etaj al unui amplificator, la intrarea altui etaj se realizeaz adesea prin cuplaj RC conform Vout Vin figurii 2.44. R (VR ) Acest circuit nu permite trecerea componentei continue, de aceea este numit i circuit de separare a componentei continue. Aplicnd la intrarea acestui circuit un tren de impulsuri dreptunghiulare rspunsul acestuia pune n eviden dispariia componentei continue i o distorsionare a Figura 2.44. Cuplaj CR semnalului de intrare (figura 2.45) Dup un anumit numr de perioade din momentul conectrii tensiunii la intrare, se stabilete o stare de echilibru dinamic. Aceasta nseamn c, creterea tensiunii la bornele capacitii n timpul ncrcri este egal cu scderea tensiunii n timpul descrcrii. ntr-un astfel de regim staionar condensatorul se ncarc la o valoare egal cu componenta continu a semnalului de intrare ( V0 ). Tensiunea de ieire are componenta continu nul.

27

Circuite numerice

Vin V0 Vout V B D A V ti C M

Vm

Componenet continu t

t Q P F

N T

Figura 2.45. Distorsionarea semnalului dreptunghiular de intrare de ctre cuplajul CR Un circuit de separare ideal trebuie s nu permit trecerea componentei continue dar s permit trecerea nealterat a semnalului de intrare. Pentru aceasta, componenta alternativ a tensiunii la bornele capacitii trebuie s fie neglijabil, ceea ce se realizeaz practic prin alegerea unei constante de timp a circuitului de separare mult mai mare dect durata ncrcrii sau descrcrii capacitii. Nendeplinirea acestei condiii conduce la apariia unei componente alternative a tensiunii la bornele capacitii care se scade din tensiunea de intrare, ceea ce are ca efect distorsionarea semnalului de ieire. n cazul cel mai important, al unui tren de impulsuri dreptunghiulare, distorsionarea se manifest prin denivelri ale impulsurilor de ieire. Aprecierea gradului de separare a unui circuit de acest tip este corelat cu aprecierea distorsiunilor pe care acesta le produce. Distorsiunile produse se pot msura prin factorul de distorsionare: v D= unde v este variaia tensiunii de ieire. Pentru aprecierea lui vom folosi Vm n continuare o metod geometric. Pentru determinarea denivelrii vom ine seama de faptul c segmentul BC (figura 2.45) reprezint poriunea de nceput a unei curbe exponeniale pe care o vom aproxima ca fiind liniar. Din asemnarea DABF~DBDC => BD = t i . (=RC)
AB

Aria ( ABCM ) = Aria ( MNPQ ) deoarece componenta continu a tensiunii de ieire este nul: AB + MC MN + PQ ti = (T t i ) 2 2 Deoarece supracreterea v << Vm=>
28
(2.80) (2.81)

(2.79)

Circuite numerice

AB + MC AB 2

si

MN + PQ Vm AB 2

(2.82) (2.83) (2.84)

AB t i (Vm + AB)(T t i )
AB Vm (1

ti ) T

innd seama c BD = U se poate determina factorul de distorsiune:

ti t ( 1 i ) T ti => T

(2.85) (2.86) (2.87)

La valori mici ale factorului de umplere

ti

Dac semnalul are componenta continu nul, valoarea medie pe o perioad a tensiunii la bornele condensatorului este nul. n numeroase situaii practice la ieirea unui astfel de circuit poate exista un element neliniar. Un exemplu elocvent este dioda echivalent a jonciunii BE a unui tranzistor. Elementul neliniar poate determina apariia unei componente continue a semnalului de intrare. Acest fenomen se numete polarizare dinamic i determin deplasarea punctului de funcionare a etajului urmtor, ceea ce poate avea efecte nedorite. Polarizarea se numete dinamic deoarece apare numai n prezena semnalului de intrare i I se datoreaz. Schema echivalent n situaia n care circuitul are o sarcin neliniar de tipul menionat este prezentat n figura 2.46. Determinarea valorii tensiunii medii la care se Vout Vin C ncrc condensatorul astfel R nct la ieire s rezulte o D tensiune continu nul este R discutat n cele ce urmeaz. Se consider c tranzistorul din etajul urmtor nu este polarizat static cu alte componente, iar Figura 2.46. Schema echivalent a unui cuplaj CR ncrcat cu o intrare de tranzistor bipolar rezistena sursei de semnal de intrare este nul. Presupunem c semnalul are o form oarecare i c dioda are tensiune de deschidere nul (figura 2.47).

29

Circuite numerice
Pe intervalul ( t1, t2 ), dioda D conduce, ncrcarea condensatorului C realizndu-se prin rezistena echivalent de ncrcare

Rinc = R ||( r + RD ).

(2.88)

Vin S1 V0 t1 t2 S2 t t3

Figura 2.47. Determinarea tensiunii de ncrcare a capacitii din figura 2.46 (polarizarea dinamic) Deoarece curentul de ncrcare inc, i de descrcare idesc ai condensatorului nu sunt egali, cele dou ci avnd rezistene diferite, regimul staionar va avea loc dup ce condensatorul se ncarc cu tensiunea V0 astfel + nct creterea de tensiune la bornele condensatorului n timpul ncrcrii Vc s fie egal cu scderea de tensiune Vc n timpul descrcrii. Aceste variaii de tensiune pot fi exprimate matematic astfel:

S1 11 1 1 V = i inc dt = (Vin V0 )dt = Ct R incC t CR inc

+ C
2 2

(2.89)

unde S1 este aria cuprinsa ntre tensiunea medie i cea de intrare situat deasupra liniei Vin= V0 (figura 2.47).

VC =

S2 13 1 31 i dt = (Vin V0 )dt = desc Ct RdescC t CRdesc

2 2

(2.90)

unde S2 este aria cuprins ntre tensiunea medie i cea de intrare situat dedesubtul liniei Vin=V0 (figura 2.47). Condiia care definete regimul permanent, cu ajutorul creia se determin valoarea tensiunii Vo (componenta continu), se scrie:

VC+ = VC
sau echivalent

S1 S2 = Ri Rd

(2.91)

30

Circuite numerice

S2 S1 R = S1 r

(2.92)

Toate determinrile s-au fcut n ipoteza c valoarea capacitii C a fost aleas suficient de mare nct forma semnalului s nu fie distorsionat la ieire ( mare ceea ce determin D mic). Pentru micorarea valorii V0 trebuie micorat raportul R/r. Micorarea exagerat a lui R nseamn ncrcarea suplimentar a ieirii etajului anterior. Mrirea valorii r determin creterea distorsiunilor datorit efectului capacitilor de intrare n etajul urmtor. Polarizarea dinamic poate fi nlturat dac rezistena circuitului de ncrcare i de descrcare sunt egale. Aceasta se poate realiza prin conectarea unei diode suplimentare D1 i satisfacerea condiiei R = r (figura 2.48). n unele aplicaii circuitele de acest fel sunt folosite pentru fixarea nivelului prin exploatarea fenomenului de polarizare dinamic.

C Vin R D1

r =R Vout D Vin

C R D
Figura 2.49. Circuit pentru fixarea nivelului

Vout

Figura 2.48. Eliminarea polarizrii dinamice

Modificnd puin circuitul studiat (cel Vin din figura 2.46) se obine un montaj care permite deplasarea controlat a nivelului semnalului de ieire (figura 2.49), n sensul aducerii sale sub 0 (figura 2.50). S-au presupus diodele ideale. Dac circuitului i se aplic la intrare un tren de impulsuri rectangulare, prin alegerea unei valori pentru rezistena R mult mai mare dect rezistena n conducie a diodei Rd, atunci se poate obine o deplasare de curent continuu. Dioda D se deschide numai pentru valori pozitive, deci condensatorul C se ncarc la valoarea VC = V1 , ceea ce asigur o deplasare de curent continuu V0 = V1. Dac dioda se conecteaz invers, atunci deplasarea e simetric n sens contrar.

V1 t V2

Vout V1+V2

Figura 2.50. Deplasarea controlat a nivelului

31

Circuite numerice

C Vin R + D E Vout E

Vin t Vout t

Figura 2.51. Deplasarea nivelului cu o valoare determinat Exerciiu: Reprezentai forma de und i evaluai deplasarea de curent continuu la ieire pentru circuitul din figura 2.51 la care se inversez dioda, sursa sau se folosete o diod Zener. Imaginai i alte configuraii de deplasare a nivelului de curent continuu.

32

Circuite numerice

Cap.3. Elemente de circuit n regim de comutaie

3.1. Comutatorul ideal i comutatorul real
Comutaia este regimul de trecere din starea de conducie n starea de
blocare. Un comutator este caracterizat de o impedan mare n starea blocat i o impedan mic n starea de conducie. 3.1.1. Comutatorul ideal Este caracterizat de rezisten n starea R I de blocare Rb i rezisten n starea de conducie Rc 0. Dac comutatorul este blocat, atunci U K tensiunea la bornele sale este egal cu E. Dac E comutatorul este nchis, el se afl n stare de conducie iar tensiunea la bornele sale este 0, curentul fiind egal cu E/R. Cele dou situaii (blocare i conducie) determin dou puncte n Figura 3.1. Comutatorul ideal planul I-U, A i B, care definesc dreapta de sarcina (figura 3.2). Trecerea din A n B se numete comutaie direct, iar trecerea din B n A comutaie invers. Se observ c ntre punctele A i B tensiunea i curentul sunt simultan nenule ceea ce nseamn c exist putere I disipat n timpul comutaiei. Acest fenomen are loc numai dac timpul de B comutaie este diferit de zero. Comutaie E/ R Pentru intervale de timp mici se direct definete, n cazul comutatorului ideal, puterea comutat sau puterea n sarcin: Comutaie A V invers E2 E PL = ; (3.1) R Figura 3.2. Caracteristica curenttensiune pentru comutatorul ideal Puterea disipat pe comutatorul ideal este nul, adic:

33

Circuite numerice

Pk = 0

(3.2)

3.1.2. Comutatorul real Comutatorul real este caracterizat de o rezisten finit nenul att n conducie ct i n blocare. Schema sa echivalent este prezentat n figura 3.3 .

R + E V CP rC rb kr

Considernd comutatorul caracterizat de rezistena sa n stare de conducie rc i de cea n stare de blocare rb, se pot evidenia situaiile de mai jos. a. Starea de conducie Deoarece n starea de conducie rc<< rb , rezult c (3.3) V rc I ceea ce reprezint ecuaia unei drepte n regim staionar se pot calcula coordonatele punctului de funcionare, care trebuie s se gseasc pe dreapta de ecuaie (3.3). Acestea rezult din legea lui Ohm, respectiv din ecuaia divizorului rezistiv i sunt determinate mai jos.

k
Figura 3.3. Comutatorul real care trece prin origine.

(1)

ICO IBO

Comutaie invers

(2)
B

IC 0 = VC 0 =

E , iar R + rc rc E rc + R

(3.4) (3.5)

VBO VCO V Figura 3.4. Caracteristica de comutaie direct i invers pentru comutatorul real
b. Starea de blocare

Comutaie direct

Se determin astfel punctul A, de coordonate (VC0 , IC0).

34

Circuite numerice

Starea de blocare este descris de ecuaia:

V rb I

(3.6)

Pe dreapta de ecuaie (3.6) se gsete i punctul static de funcionare B. Coordonatele acestuia se determin n acelai mod ca i n cazul conduciei i sunt exprimate prin relaiile de mai jos:

I B0 =
VB0 =

E R + rb

(3.7)

rb E (3.8) rb + R Se determin n acest fel punctul B, de coordonate (VB0,IB0). Dac se neglijeaz capacitatea parazit a comutatorului, Cp, trecerea dintr-o stare n alta se face de-a lungul dreptei definite de punctele A i B, prin salt (timp de comutaie nul). Dac nu se neglijeaz efectul capacitii Cp, atunci aceasta se comport ca un element de memorare a tensiunii la bornele comutatorului real, ceea ce determina ca transferul punctului de funcionare ntre A i B s nu se fac n lungul dreptei AB, ci prin punctele M, respectiv N. Aadar, cnd intervine procesul de memorare, trecerea din B n A se face pe traseul BMA (comutaie direct) sau dup traseul ANB (comutaie invers). ncrcarea i descrcarea capacitii presupune, implicit, un timp de comutaie nenul. Dac privim comutatorul real ca un cuadripol (figura 3.5) putem aprecia c Vout Vin f tensiunea de intrare este cea care comand deschiderea comutatorului (atunci cnd are Figura 3.5. Cuadripolul nivel ridicat) i nchiderea lui (atunci cnd are echivalent unui comutator real nivel sczut). Se poate considera c: Vout = f(Vin)
(3.9) Dac se reprezint caracteristica de transfer (3.9) se obine curba din figura 3.6 (pentru timp de comutaie nenul). Pentru calculul duratelor de comutaie se va considera teoria descris n capitolul 1. Pentru a determina ecuaia tensiunii de ieire trebuie cunoscute valorile iniiale i finale ale tensiunii pe comutator, adic U(0) respectiv U(). Particulariznd aceste valori pentru cazul comutatorului real, se pot pune n eviden dou situaii.

Vo

I II III Vi

Figura 3.6. Caracteristica de transfer a comutatorului real I. Comutaia direct

35

Circuite numerice

innd seama de schema echivalent a comutatorului real, se obine succesiv: rc rb V () = E; V (0) = E (3.10) R + rc R + rb

c = Rechiv cond C p = ( rc ||R ) C p =

asociat comutaiei directe. Deoarece:

rc R C rc + R p

(3.11) cu c - constanta de timp

V (t ) = V () [V () V (0)]e
se obine dup prelucrri simple:

(3.12)

R ( rb rc ) c E V (t ) = [rc + e ] rc + R rb + R
Deoarece R<< rb i innd seama c rc<< rb rezult:

(3.13)

V (t )

E ( rc + Re c ) rc + R

(3.14)

II.Comutaia invers Se pun n eviden valorile iniiale i finale ale tensiunii :

V () =

rb E rb + R

, V (0) =

rc E rc + R

(3.15)

dup care rezult succesiv:

V (t ) =

R (rb rc ) b E [rb e ] rb + R rb + R rbR C RC p rb + R p

(3.16)

b = Rcchiv bl C p =
Dac R<< rb ,

(3.17)

rezult
R e b ) rb + R t

V (t ) = E (1

(3.18)

36

Circuite numerice
n cazul n care se consider tensiunea de intrare ca fiind un impuls dreptunghiular, dac se calculeaz timpii de cretere, respectiv de cdere ntre 10% i 90% din Vmax, se obine rspunsul din figura 3.7, unde: tTLH 2,2 c (3.19)

tTHL 2,2 b

(3.20)

0,9 Vmax 0,1 Vmax tTLH tTHL t

V Vmax

Avnd n vedere faptul c n timpul comutaiei tensiunea i curentul sunt simultan nenule, se poate determina puterea disipat de comutatorul real. Aceasta are patru componente aa cum rezult din figura 3.8. Cele patru componente care alctuiesc puterea disipat sunt: - puterea disipat n stare blocat - puterea disipat n stare de conducie - puterea disipat n timpul comutaiei directe - puterea disipat n timpul comutaiei inverse. Componentele enumerate se regsesc ca termeni componeni ai expresiei care descrie puterea total disipat (relaia 3.21):

Figura 3.7. Rspunsul comutatorului real la un impuls de comand rectangular

I Ic0 Ib0 V Vb0 Vc0 P

Tc

Tb t

t t

Figura 3.8. Curentul, tensiunea i puterea disipat printr-un comutator real

P=

Vb0Ib0Tb + Vc 0Ic 0Tc + Vb0Ic 0 (t c + t b ) T

(3.21)

Se observ c puterea disipat este o funcie de frecven (inversul perioadei). n regim de comutaie puterea crete cu creterea frecvenei.

1 P = f( ) T

(3.22)

3.2. Dioda n regim de comutaie

3.2.1.Procese fizice n jonciunea pn n regim de comutaie

37

Circuite numerice

Pentru a studia comportarea diodei n regim de comutaie se consider circuitul elementar din figura 3.9 la a crui intrare se aplic un semnal de tip treapt. Vom considera iniial o dioda semiconductoare fr a lua n considerare strpungerea invers.
Vin R Vin D a Vout V2 b V1 t VO V A c IA I0

Figura 3.9. Circuit pentru studiul diodei n comutaie (a), semnal de intrare pentru studiul comutaiei (b), caracteristica curent-tensiune a diodei semiconductoare (c) n cazul comutrii directe se poate exprima valoarea curentului ID prin expresia (3.23).

V1 VD V1 R R Pentru situaia n care dioda este polarizat invers: V I A = IR 2 R ID =

(3.23)

(3.24)

Dac se noteaz cu Na, Nd concentraiile impuritilor acceptoare din regiunea p i donoare din regiune n, n ipoteza c toate impuritile sunt ionizate, concentraiile de goluri i electroni n cele dou regiuni ale jonciunii pn, pp i nn, n absena tensiunii de polarizare, satisfac relaiile:

pp = Na ; pn = Nd iar pp np = pn nn = ni

(3.25)

unde pi = ni reprezint concentraia electronilor sau golurilor n semiconductorul intrinsec (nedopat). n teoria semiconductorilor se arat c variaiile concentraiilor de purttori n lungul unei axe perpendiculare pe planul jonciunii, sunt descrise de ecuaiile:

x ln qV p( x ) = pn + pn exp A 1 exp , pentru x l n L KT p

(3.26)

38

Circuite numerice

x + lp qV n( x ) = np + np exp A 1 , pentru x l n exp KT Ln

(3.27)

unde prin Lp i Ln s-au notat lungimea de difuzie a golurilor, respectiv electronilor n exces, iar lp i ln reprezint adncimea regiunii de tranziie n regiunea p, respectiv n. n figura 3.10 sunt reprezentate aceste variaii pentru cazul unei polarizri directe (a), respectiv inverse (b), n condiiile neglijrii adncimii regiunilor de tranziie.

Concentraie regiune p regiune n (Na) n(x) p n(0) np(0) n(x) np x =0

a.

Concentraie regiune n regiune p (Na) (Nd) pn(0 np(0) n(x) p(x) pn pn x =0

b.

(Nd) p(x)

pn x

n(p)

Figura 3.10. Variaia concentraiei de purttori pentru o jonciune pn polarizat direct (a), respectiv invers (b). Comutaia presupune modificarea distribuiei de purttori de la situaia prezentat n figura 3.10.a la situaia din figura 3.10.b sau invers, proces care presupune scurgerea unui anumit timp. Aceste ntrzieri se regsesc de altfel i n formele de und care reprezint rspunsul jonciunii la un semnal treapt, aa cum se va vedea n continuare. Rspunsul diodei la un semnal treapt pozitiv este reprezentat n figura 3.11. Se remarc c la aplicarea unei trepte de tensiune, curentul prin diod crete cu o oarecare inerie, de la valoarea rezidual redus specific polarizrii inverse IT, la valoarea curentului direct prin dioda deschis ID. Ca urmare, tensiunea la extremitile jonciunii devine pozitiv cu o ntrziere td (timp de ntrziere -delay time) fa de momentul aplicrii saltului de tensiune la intrare. Aceast inerie se datoreaz timpului necesar transferului de purttori majoritari dintr-o regiune n alta n scopul anihilrii barierei de potenial de la nivelul jonciunii. Urmeaz apoi injecia de purttori minoritari care difuzeaz n regiunile

39

Circuite numerice
neutre, fenomen caracterizat de asemenea de o anumit ntrziere, tr (timp de cretere -rise time).

Timpul de comutare direct va fi deci alctuit din cele dou componente: ton = td + tr
(3.28)

n cazul n care rezistena regiunilor neutre ale diodei este neglijabil, forma de und a tensiunii la bornele jonciunii prezint o supracretere pronunat, peste valoarea tensiunii de deschidere UD, n interiorul intervalului de timp tr (reprezentarea cu linie ntrerupt - figura 3.11.a). Situaiile prezentate sunt descrise n figura 3.11.a. n cazul comutaiei inverse, atunci cnd tensiunea de intrare trece prin salt de la o valoare pozitiv la una negativ, curentul prin jonciune prezint la rndul lui un salt datorat faptului c purttorii minoritari din cele dou regiuni nu dispar instantaneu, fiind necesar un timp de recombinare a lor sau de trecere n regiunile din care provin, timp numit timp de stocare, tS. Pe msur ce scade concentraia de purttori minoritari, se reduce i tensiunea pe jonciune ctre valoarea 0, urmat de o cretere progresiv ctre valoarea tensiunii inverse de regim staionar, corespunztor cu reducerea curentului ctre valoarea rezidual asociat polarizrii inverse. Timpul necesar pentru ca tensiunea pe jonciune s evolueze de la 0 la valoarea tensiunii inverse de polarizare se numete timp de tranziie, tt. Timpul de comutaie invers va fi aadar:

toff = ts + tt

(3.29)

Evoluia mrimilor de interes pentru comutaia invers este descris n figura 3.11.b. Trebuie remarcat faptul c timpul de comutaie invers este cu mult mai mare dect timpul de comutaie direct, toff >> ton . Pentru a asigura deci o comutaie rapid trebuie redus n primul rnd timpul de comutaie invers.

n procesele de comutaie se studiaz prin urmare, cu precdere, comutaia invers. Pentru reducerea timpului de comutaie invers, care este determinant n bilanul temporal al comutaiei, se poate utiliza o capacitate conectat n paralel cu sarcina care s asigure parial surplusul de sarcini necesar pentru reechilibrarea jonciunii.

40

Circuite numerice

V1 V2

Vin(t) t0 t

V1

Vin(t) t0 t

V2 IA(t t VA(t) IA(t) t

ID

ID 0,1IR IR VA(t) VD t

1,1VD VD 0,9VD

td

tr ton

V2

ts

toff

tt

a.

b.

Figura 3.11. Comutaia direct (a) i invers (b) n cazul diodei semiconductoare 3.2.2. Modelul de control prin sarcin a diodei semiconductoare Pentru controlul diodei n regim de comutaie exist mai multe metode bazate pe diverse modele matematice (rezolvarea ecuaiei de continuitate, a ecuaiei cu derivate pariale, care prin liniarizare conduce la ecuaia de difuzie sau rezolvarea ecuaiei neliniare cu derivate pariale). Mai recent au aprut modele matematice cu control bidimensional i tridimensional care au permis punerea n eviden a unor comportri ascunse. Vom considerm o jonciune pn la care curentul este determinat numai de injecia golurilor din regiunea p n regiunea n. Se pornete de la ecuaia de continuitate a concentraiei golurilor din regiunea n:
p p pn 1 = div Jp q t p

(3.30)

pn - concentraia golurilor din regiunea n p - concentraia golurilor la echilibru tp - timpul de via al golurilor n exces q - sarcina golurilor J - densitatea de curent datorat golurilor

41

Circuite numerice

Integrnd aceast ecuaie pe volumul V al regiunii n se obine:

q dt dv =
V

dp

q( p pn ) dv div Jp dv p V

(3.31)

deoarece dV = A dx , trecnd de la integrala de volum la integrala de suprafa (formula lui Ostrogradski), nlocuind n relaia 3.31, se obine:
d 1 q( p pn ) Adx = q( p pn ) Adx J p d A p l dt l S

(3.32)

unde d A este elementul de arie, Sn este suprafaa care delimiteaz regiunea n neutr iar ln este lungimea barierei de potenial (figura 3.12). H Sn dA

p+

H dA

n H Jp W
H dA

K
H dA

ln 0 Figura 3.12. Definirea mrimilor vectoriale ce caracterizeaz jonciunea pn

Vom nota cu Q sarcina de purttori minoritari aflai n exces n regiunea n neutr:

Q = q( p pn ) Adx .
ln

(3.33)

Cu excepia planurilor perpendiculare pe axa 0x integrala de suprafa este nul deoarece Jp d A = 0 (vectori perpendiculari). Rezult prin urmare:
Sn p

d A = i p ( l n ) + i p ( ) i p ( ln ) = i A

(3.34)

S-a considerat c toate golurile injectate n regiunea n se recombin nainte de a ajunge la contactul ohmic din regiunea n. Din relaia 3.33 rezult:

42

Circuite numerice

dQ Q = +i dt p A iA = Q dQ + p dt

(3.35) (3.36)

Fluxul de goluri injectat n regiunea n este egal cu suma dintre numrul Q golurilor ce se recombin n unitatea de timp n regiunea n , ( ) i variaia q p numrului de goluri n unitatea de timp ( n regim staionar

1 dQ ). q dt

dQ = 0 i relaia (3.36) se transform n: dt

(3.37)

IA =

Q0 p

n polarizare direct Q0 este pozitiv, iar n polarizare invers este negativ. Interpretarea ecuaiei obinute este urmtoarea: n regim staionar sarcina purttorilor minoritari n exces n regiunea n (Q0) este proporional cu curentul ce circul prin jonciune, IA, constanta de proporionalitate fiind timpul de via al purttorilor minoritari p. n regim variabil relaia 3.37 poate fi completat cu un termen ce ine seama de curentul de ncrcare a barierei, astfel nct ea devine:

iA =

Q dQ dU A ; + + Cb dt p dt

(3.38)

unde Cb este capacitatea de barier. Pentru o dopare uniform de o parte i de alta a barierei, Na = Nd , curentul prin diod devene:

iA = IA =

Qp

p
Qp

+ +

dQp dt Qn n

Qn dQn + n dt

(3.39) (3.40) Dac notm

Qn+Qp

43

Circuite numerice

1 1 1 , atunci relaiile anterioare (3.39 i 3.40) se pot scrie n funcie de Q + = p n ef

i tef , regsindu-se de fapt relaiile 3.36 i 3.37. 3.2.3. Capaciti specifice diodelor semiconductoare Dup cum s-a observat, ntrzierile care apar la nivelul unei jonciuni semiconductoare sub efectul unui front de tensiune de comand sunt modelate utiliznd capaciti: capacitatea de difuzie i capacitatea de barier. A. Capacitatea de difuzie Originea capacitii de difuzie (CD ) poate fi descris calitativ innd seama de fenomenele fizice care au loc la nivelul jonciunii. Pentru o jonciune polarizat direct, golurile difuzeaz din regiunea p n regiunea n. n consecin, n vecintatea jonciunii, n regiunea n, avem o mai mare concentraie de goluri dect exist n mod normal datorit difuziei. Aceast densitate de goluri n exces poate fi considerat ca o acumulare de sarcini n vecintatea jonciunii. Cantitatea de sarcini n exces este determinat de mrimea polarizrii directe. Pe msur ce ne ndeprtm de jonciune, excesul concentraiei de goluri descrete datorit recombinrii cu electronii majoritari. La fel se comport electronii ce difuzeaz n regiunea p. Dac aplicm un semnal ce mrete polarizarea direct cu V, creterea de goluri (electroni) provoac o schimbare Q n sarcina acumulat n apropierea jonciunii. Raportul Q/V definete capacitatea de difuzie CD. Pentru o diod cu jonciune, unde una din regiuni este mult mai puternic dopat dect cealalt, CD se evalueaz astfel:

CD =

dQ I dt = = [F ] dV Q VT rd

(3.41)

Timpul mediu de via al sarcinilor, n ecuaia de mai sus, este o msur a timpului de recombinare a excesului de sarcini minoritare. Cum = rDCD , timpul de via al sarcinilor poate fi privit ca o constant de timp de difuzie. Capacitatea de difuzie CD definit n sensul unei acumulri de sarcini minoritare n vecintatea jonciunii unei diode polarizate direct poate fi abordat i pe baza modelului de control prin sarcin al diodei descris mai sus. Putem scrie ecuaia dQ dI CD = = gd = [F ] (3.42) dV dV rd
unde conductana diodei este:

44

Circuite numerice

gd

dI dV

(3.43)

nlocuind, n relaia capacitii de difuzie, gd cu termenul rd=1/gd rezult

CD =

I VT

[F ]

(3.44)

Observm cum capacitatea de difuzie este proporional cu curentul I. este un parametru tehnologic care depinde de tipul de semiconductor. n explicaia dat mai sus am presupus c curentul I este format numai din goluri. Dac aceast presupunere nu este satisfcut, ecuaia

CD

dQ dI = = gd = dV dV rd

[F ]

(3.45)

definete capacitatea de difuzie CDp format n ntregime din goluri i poate fi obinut o expresie similar pentru CDn format n ntregime din electroni. Capacitatea total de difuzie poate fi obinut din sumarea termenilor CDp i CDn. B. Capacitatea de barier (de tranziie) n cazul unei polarizri inverse intervine o capacitate numit capacitate de barier (sau capacitate de tranziie sau capacitate de sarcin spaial, CT ). Ea reprezint schimbarea n sarcina acumulat n regiunea srcit de purttori n corelaie cu modificarea tensiunii pe jonciune. Creterea polarizrii inverse determin mrirea regiunii srcite de purttori de lime W. Datorit ionilor pozitivi existeni de o parte a jonciunii i a ionilor negativi de cealalt parte, CT este analog cu o capacitate cu armturi plan-paralele pentru care

CT =

A [F ] W

(3.46)

unde W este limea regiunii srcite de purttori, A este aria jonciunii i este permitivitatea semiconductorului. Trebuie s remarcm c W este funcie de tensiunea de polarizare invers i deci CT este dependent de tensiune. n condiiile polarizrii directe, valoarea capacitii de barier este att de mic comparativ cu CD nct n general ea este neglijat. n mod similar n cazul unei diode polarizate invers exist o anumit difuzie a sarcinilor, ns aceast capacitate este neglijabil n comparaie cu CT.

45

Circuite numerice

3.3. Tranzistorul bipolar n regim de comutaie

3.3.1. Procese fizice la comutaia tranzistorului bipolar Funcionarea tranzistorului n regim de comutaie const n trecerea sa dintr-o stare stabil n alta. n cele ce urmeaz vom evidenia, sub aspect calitativ, procesele fizice care au loc n timpul acestor tranziii. Pn n momentul t0 (figura 3.13) presupunem c tranzistorul era blocat (IB = 0; IC= 0). Ca urmare, tensiunea V2 < 0 se regsete n baz, deci UBE = V2 < 0, iar VBC = VBE + VCE = V2 - EC = - (|V2| + EC) < 0 . n momentul t0 tensiunea la intrare, Vin , i schimb prin salt valoarea de la V2 < 0 la V1 > 0. Curentul n baz va crete brusc la o valoare

IB (t 0 + ) =

V1 VBE (0) V1 V2 V1 + V2 = = RB RB RB

(3.47)

deoarece capacitile de barier ale jonciunilor nu-i pot schimba brusc tensiunea la borne. Pe msur ce aceste capaciti se ncarc, tensiunea n baz ncepe s creasc, iar curentul de baz s scad. La momentul t1 cnd VBE = V (tensiunea de deschidere a tranzistorului), tranzistorul ajunge la marginea regiunii active. Se definete prin:

t d 1 = t1 t 0

(3.48)

timpul de ntrziere, necesar tranzistorului s ajung la marginea regiunii active. n al doilea rnd, trebuie un anumit timp pentru ca purttorii injectai de emitor n baz s ajung la colector. Pentru a caracteriza acest proces se definete un al doilea timp de ntrziere

td2 = t2 - t1,

(3,49)

datorat difuziei n baz. Ca urmare, este necesar scurgerea unui timp de ntrziere (delay time):

t d = t d1 + t d 2
pn n momentul n care curentul de colector ncepe s creasc.

(3.50)

46

Circuite numerice
Dup ce tranzistorul intr n regiunea activ, curentul prin colector nu crete brusc la valoarea final ICS. Pentru a ajunge la valoarea final trebuie ncrcate capacitile de barier ale jonciunilor i trebuie format distribuia de purttori majoritari n baz corespunztoare regimului de saturaie. Aceste procese limiteaz viteza de cretere a curentului de colector. Se definete timpul de cretere sau ridicare tr (rise time) ca intervalul n care valoarea curentului de colector crete de la zero pn la 0,9 din valoarea final: tr = t3 - t2 (vezi figura 3.13). n acest interval de timp, curentul n baz prezint o uoar scdere, datorit creterii tensiunii VBE de la V la VBE(sat) > V. Dac tensiunea V1 este suficient de mare, tranzistorul va fi comutat n saturaie (momentul t4 corespunde acestei situaii, figura 3.13.c). Timpul de comutaie direct ton se definete ca interval de timp scurs de la aplicarea comenzii pn la momentul cnd curentul de colector ajunge la 0,9 din valoarea final:

vin V1 a) V2 t0 t5 t

IB (t) iB1 b) iB2 iC (t) ICS 0,9ICS 0,1ICS td2 tr ton

Figura 3.13. Semnale specifice tranzistorului bipolar n comutaie: a.- impuls de comand bipolar b.- curent de baz c.- curent de colector

t1 td1

t6

t7 t8

c)

t2

t3

t4 t5 tS tf

47

Circuite numerice

t on = t d + t r

(3.51)

n continuare, tranzistorul rmne n starea saturat (n general, de conducie) atta timp ct tensiunea la intrare se menine constant. Presupunem acum c la momentul t5 tensiunea la intrare variaz brusc la valoarea V2 < 0. Din nou, datorit capacitii de barier, jonciunea baz-emitor nu-i poate schimba instantaneu tensiunea, deci VBE(t5+) = VBE(sat). Ca urmare, curentul de baz i schimb brusc sensul, lund valoarea:

IB 2 =

V2 + VBE ( sat ) V2 VBE = RB RB

(3.52)

situaia fiind similar cu cea din cazul comutaiei inverse a jonciunii pn. Curentul de colector nu simte ns imediat modificarea tensiunii aplicate n circuitul bazei. Aceasta se datoreaz faptului c n baza tranzistorului saturat se afl un exces de sarcin (sarcin stocat), fa de valoarea necesar pentru a asigura curentul de colector ICS. Curentul de colector ncepe s scad abia dup ce este eliminat toat sarcina suplimentar de purttori minoritari din baz (figura 3.13.c). Intervalul de timp ts = t6 - t5 scurs de la aplicarea comenzii de comutaie invers pn n momentul cnd curentul de colector ncepe s scad este numit timp de stocare (storage time). Dup ce tranzistorul iese din saturaie i punctul reprezentativ se deplaseaz pe dreapta de sarcin, spre starea de blocare, intervin aceleai probleme ca n perioada de cretere din comutaia direct, cu deosebirea c aceste procese decurg n sens contrar. Pentru caracterizarea acestor procese se definete un timp de cdere tf = t7 - t6 (fall time), ca interval n care curentul de colector scade de la ICS la 0,1 ICS. n intervalul t6 t7, valoarea curentului de baz scade puin datorit scderii tensiunii VBE de la VBE(sat) la V. Timpul de comutaie invers toff se definete ca intervalul scurs de la aplicarea comenzii de comutaie invers pn la momentul n care curentul de colector scade la 0.1 din valoarea sa iniial: t off = t s + t f (3.53) Dei tranzistorul devine din nou blocat (IC = 0) exist nc un timp final de revenire tfr (final recovery time), necesar descrcrii capacitilor jonciunilor. n acest interval de timp

tfr = t8 - t7,
tensiunea VBE scade de la V la zero.

(3.54)

Definiiile date pentru timpii de comutaie corespund interpretrilor fizice ale acestora. Experimental este mai comod s se defineasc timpii de comutaie astfel (figura 3.14):

48

Circuite numerice

vin V1 t V2 ic ICS 0,9ICS 0,1ICS td tr ton ts toff tf t

Figura 3.14. Definirea practic a timpilor de comutaie

td - ntre 0 i 0,1 ICS tr - ntre 0,1 i 0,9 ICS ts - ntre ICS i 0,9 ICS tf - ntre 0,9 i 0,1 ICS
Noile definiii modific doar td i tr, respectiv ts i tf. Timpii totali de comutaie ton i toff (deci cei care intereseaz practic) nu se modific.

3.3.2. Regimuri de funcionare ale tranzistorului bipolar n comutaie Pentru a pune n eviden regimul de comutaie la tranzistorul bipolar vom considera o familie generic de caracteristici de ieire (figura 3.15). n funcie de regiunile ntre care are loc deplasarea punctului de funcionare se evideniaz trei regimuri de funcionare n comutaie: n n n regimul de saturaie, cnd tranzistorul comut ntre regiunea de blocare i cea de saturaie (AB); regimul de curent, cnd tranzistorul comut ntre regiunea de blocare i cea activ (CD); regimul de avalan, cnd tranzistorul comut ntre regiunea de blocare i regiunea de avalan (EF).

49

Circuite numerice

IC

IB = ct R Act F RAv A C E RS - regiunea de saturaie RAv - regiunea de strpungere prin avalan RB - regiunea de blocare R act. - regiunea activ

B RS

RB UC Figura 3.15. Regimurile de funcionare n comutaie ale tranzistorului bipolar

3.3.3.Regimul de saturaie al tranzistorului bipolar n comutaie Acest tip de comutaie este specific nivelelor mari de semnal i este cel mai rspndit. Dependena ntre curent i tensiune este descris de ecuaiile Ebers-Moll, care se refer ns la tranzistorul ideal. Funcionarea n regim de saturaie are loc pentru toate cele trei moduri de conectare ale tranzistorului bipolar (baz comun, emitor comun, colector comun), mai utilizate fiind conexiunea emitor comun (figura 3.16) i cea cu baz comun (figura 3.17). Indiferent de tipul conexiunii, n acest regim de lucru funcionarea are loc ntre regiunea de blocare i cea de saturaie, cele dou stri fiind descrise n continuare (figura 3.16). Dreapta AB este dreapta static de sarcin.

IC RB UBC

+ EC

IC RB + UCE B B

0 UBC = R Act C IBS C IB = 0 A A' IB = ICB0 A UCE EC

RC

+ -

E B IB

UBE

ICE 0 ICB0

a. b. Figura 3.16. Conexiunea emitor comun a tranzistorului (a) i caracteristica de ieire asociat (b).

50

Circuite numerice
Starea de blocare are loc pentru o tensiune VBE>0 la tranzistoarele pnp, i VBE< 0 la tranzistoarele npn. Curenii reziduali prin tranzistor se determin din ecuaiile Ebers-Moll. Deoarece:

IC=IE+ICB0

(3.55)

innd cont c IC + IE + IB = 0 i IE = 0 , rezult IC = ICB0 i IB = -ICB0 , ceea ce ' corespunde punctului A din planul caracteristicilor de ieire. Situaia corespunde unui regim de blocare profund, caracterizat de o tensiune colector-baz mare i o putere disipat redus. Dac IB=0, rezult I IC = IE = CO ICEO . (3.56) 1 F

IC

IE RE VBE

IC VBC RC

B EC

B= B C ICB0 A'
=arctg 1/ RC

IE = ICS A ICE0 IE = 0 IE = VCB

EE

IB

A EC

Figura 3.17. Conexiunea baz comun i caracteristicile de ieire asociate Pentru conexiunea emitor comun, regiunea ICB0<IC<ICE0 este considerat regiune de tranziie ntre starea de blocare i cea de amplificare i corespunde ' ' punctului C (figura 3.16). Pentru conexiunea baz-comun punctul C se afl n regiunea activ (de amplificare). Un neajuns al acestui regim l constituie valoarea mare a curentului de colector i valoarea sczut a tensiunii VCE admisibile, nefiind recomandat blocarea tranzistorului n acest mod. Starea de saturaie se produce atunci cnd jonciunea emitorului i a colectorului sunt polarizate direct. Este necesar ca VBE>VD (VD fiind tensiunea de deschidere a jonciunii baz-emitor). La limita de intrare n saturaie exist proprietatea:

IC=IB i IC=IE.
Punctul de intrare n saturaie este B (0,ICS). Valoarea curenilor de saturaie se obine pentru situaii extreme:

(3.57)

51

Circuite numerice

IES = ICS

EC RC

(3.58)

Condiia de saturaie impus tensiunilor nu este comod i de aceea se folosete condiia pentru cureni: IE IES, IB IBS sau IB > IC / . Se poate defini, n cazul saturaiei, gradul de saturaie, msurabil prin factorul de supracomand:

SE =

IE IES

respectiv

SB =

IB IBS

(3.59)

Funcionarea tranzistorului n regim de saturaie este exploatat n cazul utilizrii acestuia drept comutator. Circuitul din figura 3.18 este un comutator simplu n configuraie emitor comun. Forma de und pentru tensiunea de intrare vi este utilizat pentru a controla starea comutatorului (ntre colector i emitor).
vi V1 T1 V2 +VCC iC RB iB (a) RL + v0 T2 t v0 VCC VCE (sat) IC(sat) ic 0,9IC(sat) 0,1IC(sat) T1 td tr tON T2 ts tf tOFF t

+ vi -

(b)

Figura 3.18. Tranzistorul bipolar n conexiune emitor-comun ca comutator Pentru t < T1 i vi = -V2 dioda baz-emitor este polarizat invers. Dac neglijm componentele curentului invers, cum dioda baz-colector este de asemenea polarizat invers, tranzistorul bipolar este blocat i nu exist nici un curent n circuit. n consecin, v0 = VCC iar ic=0, acesta fiind echivalent cu un comutator deschis. Se poate aprecia c ic IC0 i v0 = VCC - IC0 RL. Cu IC0 de

52

Circuite numerice
ordinul nanoamperilor i RL de ordinul kiloohmilor rezult c v0 difer de VCC doar cu civa microvoli. Deci, n situaii practice, se poate considera c v0=VCC. Tensiunea de intrare devine V1 pentru T1< t <T2. Valoarea lui V1 este aleas astfel nct s asigure intrarea n saturaie a tranzistorului bipolar. Valorile vCE = v 0 = VCE ( sat ) 03 , V (3.60) (3.61)

RL aproximeaz un comutator nchis.

ic =

(VCC VCE ( sat ) )

Curentul n comutatorul nchis este determinat de elementele externe VCC i RL. VCC Pentru VCC >> 0,3 V, iC = VCC / RL. La momentul de timp t=T2, forma de und de intrare comut din nou la V2, determinnd tranzistorul bipolar Caracteristic liniarizat s revin n regim de blocare. Forma de und pentru v0 i iC, este reprezentat n figura 3.18. Cauzele regimului Caracteristic real tranzitoriu al comutatorului sunt determinate de fenomenele fizice de la nivelul jonciunilor, n mod similar diodei semiconductoare. VCE (sat) vi Caracteristica de transfer 0,7 descris n figura 3.19 este rotunjit Figura 3.19 Caracteristica de transfer a i n jurul valorii de saturaie i n comutatorului cu tranzistor bipolar jurul valorii de tiere. Deoarece tranzistorul bipolar nu se deschide i nu se blocheaz brusc, n vecintatea deschiderii i a blocrii apare o rotunjire a caracteristicii. Caracteristica de transfer liniarizat ilustreaz comportarea circuitului. Cele dou segmente orizontale indic strile ON i OFF ale comutatorului. De-a lungul fiecruia din cele dou segmente ieirea nu este afectat de schimbrile semnalului de intrare (tranzistorul bipolar este saturat sau blocat). Segmentul ce unete regiunile orizontale ilustreaz dependena liniar a ieirii fa de intrare, comportamentul fiind aceia a unei surse de tensiune controlate n tensiune, deci un amplificator (tranzistorul este polarizat n regiunea activ normal).

v0

3.3.4. Regimul de curent al tranzistorului bipolar n comutaie Regimul de curent reprezint comutarea ntre regiunea de blocare i regiunea activ. Funcionarea de acest tip este specific amplificatoarelor difereniale. Perechea cu cuplaj prin emitor sau perechea diferenial din figura 3.20 este printre cele mai importante configuraii de tranzistor regsite n circuitele 53

Circuite numerice
integrate. n figura 3.20, sursa de curent IEE este realizat cu o oglind de curent sau alte circuite similare. Mai departe, presupunem c Q1 i Q2 sunt tranzistoare identice i ambele rezistene de colector au valori egale. Se poate arta c etajul diferenial poate fi utilizat att ca amplificator ct i ca comutator. Pentru aceasta vom determina caracteristica de transfer de curent continuu a circuitului. Legea lui Kirchhoff pentru bucl ce conine cele dou jonciuni baz -emitor este:

+ VCC

RC

RC + V0 + + V01 V02 -

(3.62) Cu tranzistorul polarizat n regiunea activ, curentul invers al jonciunii baz-colector este neglijabil. Curenii de colector IC1 i IC2 sunt determinai de ecuaiile:

V1 +VBE1 VBE2 +V2 = 0

Q1 + + VBE 1

Q2 + VBE 2 + V2 -

IC1 = F IES eVBE 1 /VT IC 2 = F IES e

VBE 2 /VT

(3.63) (3.64)

V1 -

n ecuaiile 3.63 i 3.64 de mai sus presupunem c:

eVBE /VT >> 1, pt.VBE >> VT

(3.65)

IE E

Construim raportul IC1 / IC2 ca fiind:

Figura 3.20. Etaj diferenial

IC1 = e (VBE 1VBE 2 ) /VT = eVd /VT IC 2

(3.66)

Din ecuaia 3.62 se observ c VBE1 - VBE2 = V1 - V2 = Vd unde Vd este diferena (de aici i denumirea de diferenial) dintre dou tensiuni de intrare. Ecuaia lui Kirchhoff pentru cureni n nodul emitorului determin :

(IE 1 + IE 2 ) = IEE =

IC1 IC 2 + F F

(3.67)

mprind ambii membri ai ecuaiei de mai sus prin IC1 / F rezult:

F IEE IC 2 = +1 IC1 IC1

(3.68)

Substituind ecuaia 3.66 n ecuaia 3.68 i rezolvnd pentru IC1 rezult

54

Circuite numerice

IC1 =

F IEE 1+ e VD /VT

(3.69)

n mod similar se arat c:

IC 2 =

F IEE 1+ e +VD /VT

IC1, IC2
F IE E

(3.70)

IC2

F IE E 2

IC1

4 3 2 1

Vd/ VT

Figura 3.21. Caracteristica de ieire normat a etajului diferenial n ecuaiile 3.69 i 3.70 se observ c prin creterea valorii lui Vd n sens pozitiv peste 4VT se determin ca IC1 i IC2 s se apropie de valorile FIEE i respectiv zero. Prin analogie, o valoare negativ a lui Vd, cu |Vd| >4VT face ca IC1 s se apropie de zero i IC2 s tind ctre FIEE. Pe baza ecuaiilor 3.69 i 3.70 putem construi caracteristica de transfer ca n figura 3.22. Tensiunile V01 i V02 , pentru RC1 = RC 2 = RC , sunt definite ca

V01 = VCC IC1RC1 ; V02 = VCC IC 2RC 2

i sunt trasate n figura 3.22.

(3.71)

De asemenea, n figur este ilustrat ieirea diferenial V0 = V01 V02 . Putem interpreta caracteristicile din figurile 3.21 i 3.22 dup cum urmeaz: Aplicarea unei tensiuni Vd > 4VT = 100 mV face ca IC1 FIEE i IC2 0. n acelai timp V02 = VCC i V01 = FIEERC . V01 poate fi micorat corespunztor prin alegerea corect a lui RC (V01 i V02 s corespund meninerii Q1 i Q2 n regiunea activ).

55

Circuite numerice

V01 ,V02 , V0

F IE E R c

V01

V02

V0 4 3 2 1 1

VCC - F IE E R c Vd / VT 2 3 4 - F IE E R c

Figura 3.22. Caracteristica de transfer a etajului diferenial Deci putem aproxima ieirea lui Q1 cu un comutator nchis i a lui Q2 cu un comutator deschis. Starea acestor comutatoare se schimb aplicnd Vd < 4VT. Ieirea diferenial de asemenea evideniaz dou nivele de ieire distincte: unul pozitiv i unul negativ, pentru o schimbare a lui Vd de aproximativ 4VT. O a doua observaie foarte important este c n intervalul -2VT Vd 2VT, mrimile IC1, IC2, V01, V02 au valori aproximativ liniar variabile relativ la Vd. Pentru aceast gam de valori ale intrrii, circuitul se comport ca o surs controlat. Ambele proprieti, de comutare, respectiv de amplificare ale perechii cuplate prin emitor sunt exploatate n practic. Proprietatea de amplificator joac un rol foarte important n circuitele analogice iar caracteristica de comutaie este exploatat n circuitele digitale i n mod particular n circuitele logice din familia ECL aa cum se va vedea n cele ce urmeaz. Avantajul principal al acestui mod de lucru este acela c permite o vitez de comutaie mare datorit faptului c tranzistoarele nu ajung n saturaie. 3.3.5. Regimul de avalan al tranzistorului bipolar n comutaie La tensiuni de polarizare mari ale jonciunii baz-colector purttorii de sarcin ionizeaz atomii neutri producnd o multiplicare n avalan i o cretere accelerat a curentului de colector. Gradul de multiplicare n regiunea de sarcin spaial l notm:

56

Circuite numerice

M=
cu

1 ; 1 (VBC /Vav ) n

(3.72)

- VBC - tensiunea invers aplicat acestei jonciuni - Vav - tensiunea de strpungere n avalan; - n = 1 ...7 constant tehnologic. Vav este cea mai mare tensiune de strpungere pentru jonciunea bazcolector cu IE constant i IC tinznd la . VCB2, VCB1 sunt tensiuni de strpungere definite ca n figura 3.23. Ele se mai ntlnesc n cataloage cu denumirea de VBR(CE0) respectiv VBR(CB0) , iar ntre ele exist legtura exprimat prin relaia de mai jos:

VCB 2 = VCB1n 1 h21b

(3.73)

IC

IC IB > 0 IE > 0 IE = 0
baz comun

VCB VCB1

IB = 0

VCE VCB2 VCB1

emitor comun

Figura 3.23. Definirea tensiunilor de strpungere pentru tranzistorul bipolar polarizat n regiunea activ Pentru regiunea de blocare se consider o schem simpl de polarizare a tranzistorului ca n figura 3.24. Timpul de comutaie al tranzistorului n regim de avalan este determinat de timpul de tranzit al purttorilor prin jonciunea polarizat invers. La tranzistoarele de nalt frecven, obinute prin difuzie, timpul de comutaie are o valoare mai mic de EC 1ns i depinde de gradul de multiplicare M i de frecvena de tiere. RC Funcionarea n regim de RB avalan este utilizat la obinerea de Vo impulsuri scurte i uneori la obinerea de tensiuni liniar variabile sau n trepte. Vi Acest regim nu se folosete n mod uzual deoarece necesit tensiuni Figura 3.24. Tranzistor n comutaie mari i prezint instabilitate termic.

57

Circuite numerice
v IC

IB= 0

RB = 0

RB

VCE (VCB2) (VCB1)

Figura 3.25. Definirea tensiunilor de strpungere pentru tranzistorul bipolar polarizat n regiunea de blocare 3.3.6. Timpii de comutaie ai tranzistorului bipolar La joas frecven tranzistorul bipolar poate fi considerat element de comutaie ideal. La creterea frecvenei comutaia se nrutete datorit timpului necesar trecerii purttorilor din emitor n colector (inerie de nalt frecven). Proprietile de inerie sunt puse n eviden de factorul de curent:

h21b (f ) =

h21b0 f 1+ f

(3.74)

unde f = 1 / 2 este frecvena de tiere, iar este constanta de timp pentru conexiunea baz-comun. Comportarea tranzistorului la nalt frecven este influenat de dimensiunile fizice ale tranzistorului prin rezistena intrinsec a bazei i prin capacitile jonciunilor. Se reamintete c pentru o jonciune se definesc dou capaciti (vezi capitolul 3.2.3.):

Cd = Cd0 exp Cb = C b0 1 VA U0

qVA kT

(capacitatea de difuzie, polarizarea direct)

dominant n (3.75)

(capacitatea de barier, dominant n polarizare invers) (3.76) Proprietile de comutaie sunt influenate de asemenea i de acumularea de purttori de sarcin minoritari n regiunea bazei la intrarea n saturaie. Timpii de comutaie asociai sunt influenai i de natura sarcinii.

58

Circuite numerice
Dac reprezentm rspunsul unui tranzistor bipolar comandat cu un curent de baz de tip impuls se obine o variaie de tipul celei descrise in figura 3.26. Notaiile au urmtoarele semnificaii: tr - timp de cretere; tS - timp de ieire din saturaie; tf - timp de cdere sau de blocare; tS+ tf= toff - timp de comutaie invers; ton - timp de comutaie direct. Este necesar s fie ndeplinit condiia de saturare a tranzistorului IBh21E>>ICsat . Timpii definii n figura 3.26 au valorile de mai jos. I IB t r CS (3.77) IB1

IB1

IB2

tf

ICS IB 2 (IB1 IB 2 )h21E ICS h21E IB 2

(3.78)

IC/ IC0
1 0.9

tS ln

(3.79)

Se observ c timpii depind att de curenii din baz, 0.1 ct i de constanta de timp de stocare . Avantajele regimului de tr tS tf saturaie n comutaie sunt: Figura 3.26. Rspunsul tranzistorului bipolar stabilitate bun (tranzistorul i la impuls de curent n baz pstreaz starea de saturaie sau blocare chiar i n prezena unor perturbaii importante), numr redus de componente, proiectare uoar, disipaie termic redus. Dezavantajul principal este viteza redus de comutaie. 3.3.7. Posibiliti de reducere a timpilor de comutaie Exist mai multe posibiliti pentru reducerea timpilor de comutaie: a) reducerea timpilor de comutaie prin utilizarea unor tranzistoare cu frecven de tiere ridicat; b) utilizarea condensatoarelor de accelerare - asigur o supracomand n baza tranzistorului. Mrirea curentului de baz n general nu este recomandat deoarece IB pentru comutaia direct, respectiv invers determin efecte contrare;

59

Circuite numerice

IB IB1

IBIS IB2 I B2
'

IC 1 0,9 0,1 t

ton toff Figura 3.27. Reducerea timpilor de comutaie prin modificarea formei de und a curentului de comand
c) evitarea intrrii n saturaie a tranzistorului bipolar cu ajutorul reaciei negative neliniare. Prima soluie depinde de tehnologia de fabricaie a tranzistorului i nu este la ndemna utilizatorilor, celelalte dou metode fiind ns larg rspndite. O soluie practic uzual const n modificarea formei de und a tensiunii de comand cu ajutorul unor elemente pasive, n particular capaciti. Forma de und ideal pentru comanda n baz este prezentat n figura 3.27 i are ca efect reducerea timpilor de comutaie. Timpul de comutaie direct ton poate fi redus prin mrirea curentului de comand IB peste valoarea normal de meninere n saturaie. Aceasta influeneaz ns negativ timpul de ieire din saturaie determinat n principal de timpul de stocare a purttorilor ts. De aceea, n cazul comutaiei inverse, se urmrete aplicarea unei supracreteri similare pentru reducerea timpului de comutaie invers toff = tS+tf . O astfel de form de und este dificil de obinut n practic motiv pentru care se utilizeaz un compromis. Dac se introduce un circuit de derivare n baza tranzistorului (circuit alctuit din C i Rin T ) impulsul de comand furnizat de sursa e(t) (figura 3.28) va fi deformat, fiind afectat de supracreteri suprapuse celor dou fronturi. Tensiunea de comand e(t) va determina o variaie a curentului ca n figura 3.28.

60

Circuite numerice

E1 IC IB rS EC RC E2 IB1 IBS VO ICB0 IB2 IB2

a.

TO t1 t2 t

C e

RB

t1 tr

t2

ts + tf b.

Figura 3.28. Supracomanda tranzistorului, folosind circuit de derivare n baz, n scopul reducerii timpilor de comutaie (a) i forme de und asociate (b) Pentru e(t)=E1 , tranzistorul fiind iniial blocat, curentul injectat n baz va fi cel determinat cu relaia 3.80.

IB1 =

E1 VC (t1) rs + Rin

(3.80)

unde VC este tensiunea pe condensator la momentul t1, iar Rin= rb este rezistena de intrare n baza tranzistorului. Pe msur ce condensatorul se ncarc IB, se micoreaz i:

IBS =

E1 rs + RB + Rin

(3.81)

Pentru ca prin tranzistor s se stabileasc curentul de regim staionar, IBS, nainte de terminarea impulsului de comand ( t2 ), trebuie satisfcut relaia:

c = C [R ||(rs + Rin )]

T0 3

(3.82)

n momentul blocrii tranzistorului: E + VC (t 2 ) IB 2 = 2 (3.83) rs + R in Pe msur ce condensatorul se descarc, IB scade ctre ICB0. Pentru a accelera descrcarea condensatorului dup blocarea tranzistorului, s-a introdus

61

Circuite numerice
dioda D care protejeaz jonciunea BE la supracomanda invers. Aceast metod este util cu precdere n cazul tranzistoarelor avnd parametrul h21E cu dispersie tehnologic redus. Observaie: Rezistena sursei, rs, poate s fie diferit pe durata comutrii directe, respectiv inverse cum este cazul generrii tensiunii e(t) de ctre un etaj similar cu tranzistoare bipolare. O alt metod de reducere a timpilor de comutaie se refer la evitarea intrrii in saturaie prin introducerea unei reacii negative care s mpiedice polarizarea direct a jonciunii baz-colector (figura 3.29). Valoarea rezistenei R trebuie astfel aleas nct pentru valoarea maxim h21Emax, cderea de tensiune pe R s fie mai mare dect cderea de tensiune pe D.

EC IC ID I R D I1 R1 IB

RC

VO

EB Figura 3.29. Reducerea timpilor de comutaie prin evitarea intrrii n saturaie

(3.84) (3.85) (3.86)

R(IB + I1) VD IB I1 Ec RC h21E EB R1

n aceste condiii:

R>

VD Ec E + B h21E RC R1

(3.87)

R1 se calculeaz din condiia de blocare sigur a tranzistorului. RC se determin din condiia de obinere a curentului comandat necesar.
Cu ajutorul acestei metode timpul de stocare care intervine n expresia lui toff este redus la 0 (dispare).

3.4. TEC n comutaie

62

Circuite numerice
Tranzistoarele cu efect de cmp (TEC) sunt folosite pe scar larg n circuitele digitale unde este exploatat nsuirea de comutator a acestui dispozitiv. Cele mai utilizate n regim de comutaie sunt tranzistoarele TEC-MOS, a cror comportament se apropie cel mai mult de comutatorul ideal. Funcionarea n comutaie este determinat esenial de sarcina pe care lucreaz tranzistorul, motiv pentru care n continuare s-au abordat dou situaii concrete. 3.4.1.TEC cu sarcin rezistiv n comutaie Schema electric a unui TEC cu sarcin rezistiv n comutaie este dat n figura 3.30. Strile stabile se afl, una n regiunea de blocare (A) i cealalt n regiunea liniar (C).

VDD RD iD B RG vin C vo C VGS = V1 VGS = ct

D
a. b.

VDD

VDS

Figura 3.30 TEC cu sarcin rezistiv (a) i caracteristicile asociate (b) n starea blocat rezistena ntre dren i surs este foarte mare. Din acest punct de vedere TEC se comport chiar mai bine dect tranzistorul bipolar. Cderea de tensiune pe TEC n starea de conducie este ns mai mare dect VCE sat de la tranzistorul bipolar. Aceasta reprezint un dezavantaj important al comutatoarelor cu TEC fa de cele cu tranzistoare bipolare. S considerm c la momentul iniial tranzistorul se afl n starea blocat i i se aplic un salt de tensiune la intrare, ca n figura 3.31. Imediat dup aplicarea comenzii de comutaie, canalul nefiind format, tranzistorul nu conduce. Iniial sursa de semnal ncarc pozitiv grila fa de substrat i mpinge golurile de la suprafa spre interiorul substratului, formnd regiunea cu sarcin spaial, srcit de goluri. Acelai curent transport electroni + din regiunea n a sursei spre regiunea p de sub gril, formnd canalul conductor.

63

Circuite numerice
Procesele care au loc n aceast vin etap corespund ncrcrii unei V1 capaciti neliniare prin rezistena sursei de semnal. Pentru valorile uzuale ale capacitilor de gril (cca. 1 pF) i RG, t durata acestui proces este foarte mic. vo De cele mai multe ori se poate considera V DD c tranzistorul intr n conducie imediat dup aplicarea comenzii de comutaie direct. ntotdeauna la ieirea unui TEC t exist o anumit capacitate parazit C, format din capacitatea dren - surs , Figura 3.31. Rspunsul n tensiune al TECMOS cu canal n indus la impuls capacitatea conexiunilor i capacitatea de comand rectangular de intrare n etajul urmtor. Datorit acestor capaciti, tensiunea la ieire, la sfritul procesului de formare a canalului, practic nu se schimb, capacitatea memornd tensiunea la borne. n planul caracteristicilor de ieire (figura 3.30.b) se poate considera c punctul de funcionare al tranzistorului trece ntr-un timp foarte scurt din A n B (figura 3,30.b), la VDS = VDD = constant, pe caracteristica VGS = V1. n continuare, capacitatea C se descarc prin conductana dren - surs, de la tensiunea iniial VDD (corespunztoare strii blocate) la valoarea redus, corespunztoare strii de conducie (punctele B, respectiv C din figura 3.30.b). Punctul de funcionare al tranzistorului se deplaseaz pe caracteristica static VGS = V1 din B spre C. Acest proces determin durata comutaiei directe a TEC-MOS. Dup aplicarea comenzii de comutaie invers, sursa de semnal descarc capacitatea de gril. Sarcina pozitiv de pe gril este eliminat iar golurile majoritare din substrat ptrund n regiunea srcit de sarcini de la suprafa. n felul acesta, canalul dispare. Procesul de nchidere a canalului este foarte rapid, durata sa putnd fi neglijat n cadrul timpului de comutaie invers. n planul caracteristicilor de ieire, punctul de funcionare trece din C n D la VDS = constant. n continuare urmeaz ncrcarea capacitii parazite C prin rezistena de dren pn la tensiunea VDD corespunztoare strii blocate. Acest proces determin durata comutaiei inverse a TEC-MOS. Din cele de mai sus rezult c la TEC-MOS, comutaia conductanei dren - surs precum i a curentului de dren se face foarte rapid. Tensiunea la ieire are ns un proces tranzitoriu mai lung, datorit capacitii parazite de la ieire. Timpii de comutaie direct i invers au aceleai definiii ca la tranzistorul bipolar, cu deosebirea c se refer la regimul tranzitoriu al tensiunii de la ieire. La TEC-MOS aceti timpi sunt de ordinul 20 - 100ns. n circuitele integrate actuale, tranzistoarele TEC-MOS nu lucreaz cu sarcin rezistiv. Rezistoarele folosite n circuitele integrate bipolare obinute prin difuzie sau depuneri metalice n vid ocup suprafee mari. De exemplu, un rezistor 2 difuzat de 20k ocup o suprafa de aproximativ 0,2 mm . n circuitele integrate, ca rezistoare se folosesc tot tranzistoare TECMOS a cror suprafa este cu aproximativ un ordin de mrime mai mic dect cea ocupat de rezistorul difuzat. n acest caz, se utilizeaz rezistena efectiv a canalului unui TEC-MOS n

64

Circuite numerice
conducie care funcioneaz fie n regiunea saturat fie n cea nesaturat a caracteristicii ID (VDS). Cu aceste dispozitive se obin rezistene cu o bun reproductibilitate i liniaritate. n plus, posibilitatea de control a valorii rezistenei prin tensiunea de gril constituie un avantaj deosebit pentru proiectantul de circuite integrate. 3.4.2. TEC cu sarcina activ in regim de comutaie Pentru a pune n eviden posibilitile de comutaie controlat a tranzistorului TEC-MOS se utilizeaz circuitul din figura 3.32.a n care sarcina tranzistorului driver este un tranzistor de acelai tip conectat ca rezisten. Forma de und a tensiunii de intrare este semnalul treapt din figura 3.32.b. Pentru t < t0, tensiunea de + VDD intrare are o valoare sczut; din vi 5 caracteristica de transfer din figura 3.34 se observ c V0 = VDD. Curentul S arcin n circuit, ID1, este zero. Aceasta este t o caracteristic tipic pentru un Q2 0 + comutator deschis, la care tensiunea vo t0 Driver la borne este ridicat, n timp ce + 5 Q2 vo curentul este zero. Pentru t > t0 , vi tensiunea de intrare este VDD, t rezultnd o tensiune de ieire Vo = 0 (figura 3.32.b) i un curent a. b. semnificativ tipic de aproximativ 100 Figura 3.32. TEC cu sarcin activ A al VDD = 5V. Aceste condiii aproximeaz un comutator nchis la care exist un curent important asociat unei tensiuni joase care traverseaz comutatorului (ntre dren i surs). n figura 3.34 este prezentat caracteristica de ieire a tranzistorului driver i dreapta de sarcina a crei neliniaritate se datoreaz utilizrii unei sarcini active n dren. Cele dou stri ale comutatorului pot fi deduse din caracteristica de transfer (figura 3.33). Atta timp ct vi VT tensiunea de ieire este ridicat i curentul este zero.

5 4 3 2 1 0

vo [V]

vi[V]

1 2 3 4 5 Figura 3.33. Caracteristica de transfer pentru TEC cu sarcin activ

65

Circuite numerice

ID1[A] 300 200 100

Dreapta de sarcin neliniar 6V VGS 1= 5V VGS 1= VGS 1= 4V VGS 1= 3V Caracteristici de ieire ale tranzistorului driver

VDS 1[V]

2 4 6 Figura 3.33. Caracteristicile de ieire ale tranzistorului driver i caracteristica de sarcin n cazul unei sarcini active n dren
Tensiunile de intrare mai mari de VDD produc doar schimbri mici ale parametrilor v0, respectiv ID1 (cu excepia situaiei cnd are loc strpungerea tranzistoarelor). n consecin, curentul de ieire este determinat aproape n ntregime de caracteristica de ncrcare i de curentul de dren furnizat de sursa de alimentare, VDD . Modificrile tensiunii de ieire n funcie de tensiunea de intrare sunt reflectate n deformarea caracteristicii de transfer (figura 3.34). Comportarea particular a acestei configuraii n regim de comutaie este abordat de teoria circuitelor logice MOS (capitolul 5.7).

66

Circuite numerice

4. Circuite basculante

Exploatarea fenomenului de comutaie se face att n cazul circuitelor cu elemente discrete (cum este cazul circuitelor basculante cu tranzistoare), ct i in cazul structurilor integrate (i n particular n cazul circuitelor logice). Indiferent de modul de realizare, circuitele basculante constituie o categorie important de aplicaii n electronica numeric. Un circuit basculant, numit i trigger, este un circuit care i poate schimba starea, schimbare numit basculare. Schimbarea strii se produce fie datorit unei reacii pozitive, fie datorit unei rezistene negative prezente n circuit. n afara strilor de basculare reacia pozitiv este inactiv, iar o eventual rezisten negativ devine pozitiv. Un circuit basculant este constituit din amplificatoare cuplate, amplificatoare operaionale cu reacii adecvate sau pori logice. Tranziiile de ieire au loc cu viteze mari, dependente de structura intern a circuitului. Starea n care se poate gsi un circuit basculant la un moment dat poate fi starea stabil sau starea cvasistabil. Din punct de vedere al succesiunii acestor stri circuitele basculante se pot clasifica n: - circuite bistabile (dou stri stabile); - circuite monostabile (o stare stabil i una cvasistabil); - circuite astabile (nu au stri stabile, ci dou stri cvasistabile). Funcionarea circuitelor basculante exploateaz caracteristicile de transfer de tip neunivoc ale acestor circuite.

4.1. Circuite cu caracteristica de transfer cu histerezis

4.1.1. Comparator cu histerezis fr inversare Pentru a-i putea schimba starea un astfel de circuit trebuie s memoreze starea n care se afla la un moment dat. Ele utilizeaz n acest scop caracteristicile neliniare ale elementelor de circuit. Din acest motiv ele se mai

67

Circuite numerice
numesc i circuite neliniare cu memorie. Un caz particular de circuite cu memorie l constituie comparatoarele cu histerezis prezentate n cele ce urmeaz. Un circuit care prezint o reacie pozitiv este instabil i va evolua rapid ctre una din strile stabile n funcie de semnalul de intrare aplicat. n cazul unui amplificator operaional cele dou stri sunt starea de saturaie pozitiv i respectiv cea de saturaie negativ. n figura 4.1.a este reprezentat o astfel de situaie. Tensiunea diferenial de intrare n amplificatorul operaional este determinat de contribuiile tensiunii de intrare V1 i a tensiunii de ieire V2 fiind calculabil cu relaia (4.1):

Vd = V1

R2 R2 + V2 R1 + R 2 R1 + R 2

(4.1)

Datorit limitrii bilaterale, tensiunea de ieire poate avea dou stri pe care le notm cu V2min i V2max.
R1 V1 Vd + R2 V2 V2max

V1 V2

V1
V1

V2min

a.

b.

Figura 4.1. Comparator cu histerezis fr inversare (a) i caracteristica sa de transfer (b) Funcionarea unui astfel de circuit poate fi exprimat prin urmtoarele ecuaii:

V2 = V2min

V1 < V1' V1 creste V1 > V1" V1 scade

(4.2) (4.3)

V2 = V2max

cu V1, V1 - tensiuni de prag. Caracteristica de transfer a circuitului pune n eviden histerezisul acestuia (figura 4.1.b).

68

Circuite numerice

4.1.2. Comparator cu histerezis cu inversare

Dac semnalul de intrare se aplic intrrii inversoare, atunci comparatorul devine cu inversare (figura 4.2.a) i caractersistica sa se modific conform figurii 4.2.b. Bilanul de tensiuni se exprim matematic prin expresia 4.4. R1 Vd = V V1 = V2 V1 (4.4) R1 + R 2 Valorile tensiunii de ieire V 2 sunt cele de mai jos: + V2 V2max Vd V1 R2 V < V1' (4.4) V2 = V2min 1 V1 V1 V V1 V1 R1

V2min a. b. Figura 4.2. Comparator cu histerezis cu inversare

V2 = V2max

V1 > V1" V1

(4.5)

Pentru ambele tipuri de comparatoare trecerea dintr-o stare n alta se face brusc prin transferarea punctului de funcionare de la o valoare extrem la alt valoare extrem. Tensiunea de ieire se menine la o valoare constant att timp ct tensiunea de intrare nu depete valoarea de prag datorit reaciei pozitive aplicate la intrare. Pragurile depind numai de valorile limit ale tensiunii de ieire (i nu depind de tipul AO):

V1' =

R1 V2max R1 + R 2 R1 V2min R1 + R 2

(4.6)

V1" =

(4.7)

Durata tranziiilor de ieire depinde numai de parametrii amplificatorului indiferent de viteza de variaie a tensiunii de intrare.

69

Circuite numerice

4.2. Circuite basculante bistabile

Circuitele basculante bistabile sunt circuite neliniare de formare cu memorie avnd dou stri stabile. Trecerea dintr-o stare n alta se face cu ajutorul unei comenzi externe. CBB cu tranzistoare bipolare este un montaj simetric coninnd dou etaje de amplificare cuplate rezistiv (figura 4.3). Simetria este dat de faptul c: RC1=RC2=RC ; C1=C2=C ; R1=R2=R ; RB1=RB2=RB. Rezistoarele R i RB + EC constituie un divizor de tensiune R C1 R C2 C2 care asigur polarizarea intrrii C1 unuia din etaje cu tensiunea de VC2 VC1 ieire a celuilalt. Condensatorul C transmite R1 R2 salturi de tensiune de la ieirea unui etaj la intrarea celuilalt. T2 T1 Cnd unul din tranzistoare este R B1 UB2 UB1 R B2 blocat cellalt este saturat sau n conducie. Cele dou tranzistoare se afl n dou stri stabile EB complementare. Dac unul din Figura 4.3. Circuit basculant bistabil simetric curenii de colector este nul atunci cellalt este diferit de zero. Din ndeplinirea condiiei de complementaritate se dimensioneaz sursa EB. Atunci cnd psf-urile tranzistoarelor se gsesc ambele n zona activ, datorit simetriei, ar trebui ca iC1 = iC2. Datorit reaciei pozitive schema este adus rapid n una din strile stabile, nefiind posibil egalitatea celor doi cureni. Dac se aplic un impuls n baza lui T1 atunci se declaneaz urmtorul proces regenerativ (proces n avalan): IC1 crete, VRc1 crete, VC1 scade, VRc2 scade, IC2 scade, VB1 crete, VC1 scade, VRc1 crete, IC1 crete. Acest proces se finalizeaz, datorit reaciei care are loc, cu blocarea lui T2 i saturarea lui T1. Procesul decurge simetric i atunci cnd se aplic un impuls n baza lui T2. Bascularea CBB-ului este posibil prin aplicarea unor impulsuri de polaritate corespunztoare n baza sau colectorul tranzistorului. n funcie de modul cum se aplic comanda unui CBB, acestea pot fi de mai multe tipuri: JK, RS, T, D. Condiia pentru existena celor dou stri stabile rezult din posibilitatea de saturare a celor doi tranzistori, exprimat prin condiia de cureni n cele ce urmeaz. Pentru T1 saturat, T2 blocat: E (4.8) IC1sat = c , RC1

70

Circuite numerice

IB1 =

E c UD RC2 + R 2

(4.9)

condiia fiind :

IB1 >

IC1sat

1min

(4.10)

Pentru T1 blocat, T2 saturat:

IC 2sat = I B2 =

E c VD RC1 + R1 IC2sat

Ec , RC 2

(4.11) (4.12)

rezultnd condiia:

IB2 >

2min

(4.13)

Cele dou condiii sunt echivalente cu impunerea unei restricii rezistoarelor de polarizare de tipul:

R R 1 RC E b C 1+ E C RB

(4.14)

Se poate arta c dac este ndeplinit condiia (4.14) factorul de amplificare al buclei de reacie pozitiv este supraunitar. Dac se consider semnalul de intrare aplicat bazei unuia din tranzistoare i semnalul de ieire n colector, pentru un tranzistor cu rezistena de intrare Rin, se obine:

Au =

RC RC 1 R Rin R 1+ + Rin RB

(4.15)

Exerciiu: S se demonstreze relaia 4.15. Dup modul cum se aplic comanda extern la un astfel de circuit pot exista mai multe tipuri de circuite basculante bistabile.

71

Circuite numerice

4.2.1. Circuit basculant bistabil JK cu tranzistoare Circuitul basculant bistabil JK este prezentat n figura 4.4. Grupurile Cd, Rd sunt circuite de derivare iar diodele D1 i D2 suprim impulsurile de comand pozitive. Semnalul de comand se aplic n colector.

+ EC J

R d1 Cd1

R C1 D1 T1

C1 R1 VB1 R B2

C2 R2 R B1 EB VB2

R C2 D2 T2

R d2 Cd2 Q K

Q/

T Figura 4.4. Circuit basculant bistabil de tip JK cu tranzistoare

Dac se presupune starea iniial caracterizat de T1 blocat i T2 saturat (Q = 0), dioda D1 este uor polarizat invers iar dioda D2 este puternic polarizat invers (avnd pe anod VCEsatT2 iar pe catod +Ec). Prin aplicarea unui semnal de comand rectangular pe intrarea K rezult n urma diferenierii un impuls ascuit ce nu poate trece de dioda D2 (cu excepia situaiei cnd aceasta se strpunge) i deci nu modific starea circuitului. Dac se aplic o comand similar pe intrarea J, atunci impulsul negativ rezultat prin derivare, transmis prin divizorul R1-RB1 determin blocarea lui T2 pe care l-am VJ (K) presupus saturat, ceea ce atrage imediat saturarea lui T1 determinnd schimbarea strii circuitului. n noua t t stare are efect doar comanda K, funcionarea fiind similar celei descrise anterior. Formele de und dVJ (K) / dt corespunztoare comenzilor sunt reprezentate n figura 4.5. Din punct de vedere logic semnalul de ieire se poate determina prin metode clasice t de sintez considernd J, K, Qn ca variabile de intrare i Qn+1 ca variabil de ieire. Variabila de ieire este Figura 4.5. Impulsul de comand i descris de ecuaia derivata sa

Qn+1 = JQn + KQn

72

Circuite numerice
(4.16) Particularitatea acestui circuit basculant bistabil este aceea c pentru J=K=1 circuitul basculeaz n starea complementar celei prezente. Comanda J=1 are efect de setare (Q=1) iar K=1 are efect de resetare (Q=0). Exerciiu: S se deseneze formele de und obinute la ieirea bistabilului JK, n funcie de comanda de intrare.

VT T t

4.2.2.CBB de tip T (toggle)

dVT / dt

Acest tip de bistabil se obine din bistabilul JK prin conectarea mpreun a intrrilor J i K, intrarea comun numindu-se T. Fiecare impuls aplicat intrrii T (toggle) determin 2T t Qn comutarea circuitului n starea complementar, procesul de basculare fiind similar celui descris la t bistabilul JK. Figura 4.6. Forme de und pentru Ecuaia logic de funcionare bistabilul T este de fapt suma modulo 2 ntre intrarea T i variabila de ieire la momentul anterior, Qn:

Qn+1 = TQn + TQn = T Qn

(4.17)

Deoarece la fiecare impuls T=1 circuitul i schimb starea, nseamn c de fapt are loc o divizare cu 2 a frecvenei semnalului de intrare T (figura 4.6).

4.2.3. CBB de tip RS (reset-set)

La acest tip de bistabil comanda se realizeaz n baz (figura 4.7). Impulsul de comand se aplic printr-un grup de derivare Rd, Cd i prin diodele D care asigura eliminarea impulsului de polaritate pozitiv. Un impuls pozitiv determin o blocare suplimentar a diodei corespunztoare. Un impuls negativ pe una din intrri deschide dioda asociat intrrii respective, ceea ce determin negativarea bazei tranzistorului. Dac tranzistorul este saturat, el se blocheaz, iar dac este blocat se blocheaz suplimentar. Comanda are deci efect numai asupra tranzistorului saturat, determinnd, prin reacia pozitiv R-C, complementarea strii celuilalt tranzistor.

73

Circuite numerice

+E RC Q R1 T1 D1 Rd1 Cd1 R -EB Cd2 S RB2 RB1 D2 Rd2 R2 C1 C2

RC2 Q

T2

Figura 4.7. Circuit basculant bistabil de tip RS cu tranzistoare Aadar, un impuls pozitiv aplicat intrrii S determin bascularea ieirii Q n 1 logic (set-are) iar un impuls pozitiv aplicat intrrii R determin bascularea ieirii Q n 0 logic (reset-are). Particularitatea bistabilului RS este aceea c nu este permis comanda simultan pe ambele intrri, S = R = 1, starea aceasta fiind interzis la intrare. O eventual comand de acest tip, fiind aplicat ambelor tranzistoare, va determina bascularea ntr-o stare care nu poate fi precizat, ea depinznd de ntrzierile care apar pe lanul de comand i de viteza de rspuns a tranzistorului. Din punct de vedere logic, ieirea este descris de ecuaiile: Qn+1 = S + RQn (4.18) (4.19) (SR ) n = 0

4.2.4. CBB tip D (delay)

Bistabilul de tip D (delay) asigur transferul valorii logice de pe intrarea de date D pe ieirea circuitului numai pe durata ct semnalul de tact T este activ. Se poate considera c bistabilul D provine din bistabilul RS dac D satisface relaia D = S = R . Acest lucru se realizeaz prin validarea comenzii aplicate numai atunci cnd T=1. Structura de principiu este prezentat n figura 4.7.a. Porile AND se pot realiza n tehnologie discret cu diode (figura 4.7.b), iar inversorul poate fi un etaj cu tranzistor bipolar. Ecuaia de funcionare a circuitului este: Qn+1 = DT + TQn (4.20)

74

Circuite numerice

S R

Q Bistabil Q/ RS A B

+ Vcc
Exerciiu: s se deseneze structura bistabilului D cu elemente discrete.

Y= AB

a.

b.

Figura 4.7. Principiul de realizare a bistabilului D (a) i o poart I cu diode (b) 4.2.5. CBB realizate cu pori logice Avnd n vedre structura circuitelor basculante bistabile prezentate i innd seama de funcia logic realizat rezult posibilitatea de a obine configuraii similare folosind pori logice. Asimilnd fiecare din cele dou etaje cu un circuit logic se poate construi un CBB de tip RS folosind pori logice. Dac se consider c circuitul se afl n starea Qn la ieire i evolueaz ctre starea Qn+1, atunci ecuaia de funcionare a circuitului se poate rescrie (teoremele lui DeMorgan) astfel:

Figura 4.8. Bistabil RS cu pori logice

Qn+1 = S + RQn (SR ) n = 0 Qn+1 = S + RQn = S RQn

(4.21) (4.22)

SD

Q Q

Ecuaia de mai sus se poate implementa folosind pori NAND ca n figura 4.8. Dac se condiioneaz aplicarea comenzilor de ctre un semnal de tact prin validarea sau invalidarea unui etaj suplimentar de pori, atunci se obine un bistabil sincron (cu intrare de ceas) prezentat n figura 4.9.

T R

RD Figura 4.9. Bistabil RS sincron

75

Circuite numerice
Structurile combinaionale Bistabil Y descrise mai sus pot fi sintetizate i folosind pori NOR. Toate tipurile de bistabile descrise se pot implementa Reea Bistabil cu ajutorul porilor logice. n general Combinaional X orice tip de bistabil poate fi obinut dintr-unul cunoscut (determinat) prin ataarea unei reele combinaionale ce urmeaz a fi sintetizat pentru fiecare Figura 4.10. Obinerea unui bistabil de tip Y cu ajutorul unui bistabil de tip X caz n parte (figura 4.10). Exerciiu: s se deduc structurile logice pentru celelalte tipuri de bistabile prezentate, cu pori NAND i cu pori NOR. Un caz particular l constituie bistabilele master-slave. Acestea au fost introduse cu scopul de a elimina influena timpului de propagare prin pori asupra ieirii (hazardul). n principal este vorba despre posibilitatea ca ieirea s oscileze sau s tranziteze necontrolat dac durata tactului este suficient de mare. Inconvenientul este eliminat prin introducerea a dou bistabile n cascad validate succesiv: iniial se introduc datele n primul bistabil, numit master iar ulterior, dup stabilizarea acestora, se valideaz ncrcarea lor n cel de-al doilea bistabil, numit slave. Sincronizarea acestora se face cu semnale de ceas defazate. Principiul este descris n figura 4.11.

in T1

Validare master

Bistabil MAS TE R

Validare slave

Bistabil S LAVE

out

T2 Figura 4.11. Principiul bistabilului master-slave

4.2.6.Circuitul bistabil de tip Schmitt Un astfel de circuit este caracterizat cu dou stri de echilibru stabil. Structura unui bistabil Schmitt este asimetric i const din dou etaje de amplificare cuplate direct pe o rezisten comun de emitor (circuit cu cuplaj prin emitor). Caracteristica de transfer este determinat de RC1. n funcie de o anumit valoare critic Rcr, se pot defini mai multe tipuri de caracteristici de transfer, dup cum urmeaz.

R C1 Rg U1 vE 1

IC1 T1 RE

C R vB2

IC2 T2 RB

+ EC V2

Figura 4.12. Trigger Schmitt cu tranzistoare

76

Circuite numerice

Ec V2m

U2
1) RC1 < Rcr n acest caz amplificator. circuitul se (4.23) comport ca

V1 V1 V1 Figura 4.13. Caracteristica de transfer a trigger-ului Schmitt pentru RC1 < Rcr
Pentru V1 > V1" , V2 = const. = E c

V1 ' < V1 " V2m = const . E c

RE . (4.24) R E + RC2

Pentru V1' < V1 < V1" , V2 crete liniar pn la Ec, interval ce corespunde amplificrii. (4.25)

Ec
2) RC1 = Rcr (4.26)

V2

Vm

Circuitul se comport ca un bistabil V1= V1 V1 avnd pragul V1' = V1" . Saltul tensiunii de ieire de Figura 4.14. Caracteristica de la U2m la Ec are loc prin urmtorul proces transfer a trigger-ului Schmitt regenerativ: IC1, VC1, VCE, VB2, IC2, VC2, pentru RC1 = Rcr VE1, VC1, IC1. Tensiunea de ieire i schimba valoarea prin salt atunci cnd tensiunea de intrare atinge pragul de basculare. 3) RC1 > Rcr Poriunea de caracteristic cu panta negativ este instabil i nu poate fi obinut practic. Instabilitatea const n indeterminarea punctului static de funcionare. Practic, comutarea se realizeaz conform sgeilor (figura 4.15). Caracteristica de transfer este aadar de tipul cu histerezis, tensiunea de histerezis avnd valoarea

Ec V2m

V2

V1

V1

V1

Vh = V1 'V1 "

(4.27)

Figura 4.15. Caracteristica de transfer a trigger-ului Schmitt pentru RC1 > Rcr

(valabil pentru V1 ' > V1 " , situaie care se obine prin alegerea corespunztoare a elementelor de circuit). n funcie de forma tensiunii V1 i de tensiunea iniial de polarizare a tranzistorului exist mai multe posibiliti de utilizare a unui circuit trigger - Schmitt.

77

Circuite numerice
4.2.6.A.Determinarea pragurilor de basculare Determinarea pragurilor de basculare se poate face pornind de la o schem simplificat, ca n figura 4.16. Pentru aceast schem simplificat putem determina tensiunea de intrare. Cnd T1 este blocat, iar T2 se afl n saturaie, dac la intrare se aplic o tensiune liniar cresctoare, se determin prima tensiune de prag conform relaiei:

+ Ec R c1 T1 RE R c2 T2

V1

RE V = ( E c VCE 2sat ) + VDT 1 R E + RC 2

' 1

(4.28)

Figura 4.16. Circuit simplificat pentru trigger-ul Schmit

Cnd T1 este saturat, iar T2 este blocat i la intrare se aplic o tensiune liniar descresctoare, rezult cea de-a doua tensiune de prag:

V1" =

RE ( E c VCE 1sat ) + VBT 1 R E + RC 1

(4.29)

4.2.6.B. Posibiliti de utilizare a circuitului trigger - Schmitt 1) formator de impulsuri Dac tensiunea de intrare este suprapus peste o valoare de polarizare prestabilit de divizorul R1-R2 (figura 4.17), atunci depirea celor dou praguri de declanare va determina un impuls dreptunghiular la ieire (figura 4.18).

C1 V1

R1

R C1

iC2 T1

C iC1 R vB 2 RB

R1 T2 V2

R2

vE 1

RE

Figura 4.17. Formator de impulsuri

Pentru realizarea acestei funcii este necesar ca tensiunea de intrare s intersecteze pragurile de basculare, iar tranzistorul de intrare s fie prepolarizat astfel nct s fie fie ndeplinit condiia:

V1" < VB1 < V1' .

(4.30)

78

Circuite numerice

V1 VB1 VB12+ V2 t VB1 VB1 t Figura 4.19. Memorarea polaritii semnalului de intrare
2) memorator de polaritate

V1
VB1 t

V1

n acest caz circuitul memoreaz printr-un nivel ridicat (respectiv sczut) polaritatea ultimului impuls aplicat (figura 4.19). Tensiunea de intrare trebuie axat astfel nct V1"' < VB1 < V1' (4.31) 3) comparator de amplitudine

Figura 4.18. Formarea impulsului de intrare

V1 VB1 VB1 V2 t t
Figura 4.20. Compararea amplitudinii semnalului de intrare

n acest caz circuitul basculeaz la creterea, respectiv descreterea tensiunii de intrare, atunci cnd se ating succesiv pragurile (figura 4.20). Semnalul de intrare trebuie s intersecteze pragurile de basculare, apariia impulsului pozitiv de ieire semnaliznd depirea pragului VB1 iar dispariia sa indicnd scderea tensiunii de intrare sub valoarea de prag VB1.

4.2.7. Trigger - Schmitt cu amplificatoare operaionale Prin introducerea unei reacii pozitive adecvate se poate obine un circuit de tip trigger Schimtt, ca n figura 4.21. Pragul de basculare este influenat de tensiunea de ieire Uo i de tensiunea de referin Up.

79

Circuite numerice
Definirea mrimilor de interes se face plecnd de la bilanul de tensiuni:

R2 Vp Vin R1 Vp + Vout

Vp' = Vp + (Vout Vp )

Rs este VoutH . Figura 4.21. Trigger Schmitt cu A.O. a) Pentru o tensiune cresctoare Vin, atunci cnd se atinge pragul Vp are loc tranziia VoutHVoutL, ceea ce corespunde unei tensiuni de intrare pentru aceast basculare: R1 Vin = V1 = Vp + (VoutH Vp ) (4.33) R1 + R2
b) Pentru o tensiune de intrare descresctoare, Vin , de la valoarea maxim la 0, la atingerea valorii de prag are loc tranziia VoutL VoutH , ceea ce corespunde unei tensiuni de intrare de prag R1 Vin = V2 = Vp + (VoutL Vp ) (4.34) R1 + R 2 Putem defini tensiunea de histerezis VH care reprezint diferena dintre valorile de prag ale tensiunilor de intrare V1 i V2: R1 VH = V1 V2 = (VoutH VoutL ) (4.35) R1 + R 2

Pentru Vin = 0 tensiunea de ieire

R1 R1 + R 2

(4.32)

V1 V2 VoutH

Vin t

VoutL

VoutH t

Vp

VpL

VpH

t Figura 4.22. Rspunsul trigger-ului Schmitt la un semnal cu fronturi lent-variabile

80

Circuite numerice

4.3. Circuite basculante monostabile

4.3.1. Circuitul basculant monostabil cu tranzistoare bipolare Circuitul basculant + EC monostabil este caracterizat de o C1 R c1 R b2 R c2 stare cvasistabil i o stare stabil. Durata intervalului de timp n care C circuitul se menine n starea V2= VC3 R1 cvasistabil, dup declanarea la T 1 intrare a impulsului de comand, T2 definete durata impulsului generat R B1 C2 sau temporizarea. Configuraia de monostabil EB cu tranzistoare bipolare are dou Figura 4.23. Circuit basculant monostabil etaje de amplificare avnd un cuplaj cu tranzistoare bipolare capacitiv care asigur o reacie pozitiv. Circuitul basculant monostabil poate rmne n starea stabil (T1 blocat, T2 saturat - figura 4.23) un timp nedeterminat pn cnd un impuls negativ n baza lui T2 va iniia procesul de trecere n starea instabil caracterizat de T1 saturat i T2 blocat. Aplicarea unui impuls negativ n baza lui T2 determin urmtorul proces regenerativ: VB2, VC2, VB1, IC1, VC1, VB2, astfel nct are loc bascularea circuitului n starea instabil. Rmnerea la aceast stare este determinat de condiia de regim tranzitoriu a lui C care se ncarc de la valoarea iniial pn la valoarea tensiunii de prag, moment in care se produce bascularea. Pentru deducerea duratei strii cvasistabile vom folosi circuitul simplificat din figura 4.24. Relaia care descrie variaia tensiunii pe condensator este cea discutat pentru cazul general:

vC (t ) = A + Be
respectiv

(4.36)

vC (t ) = VC ( ) [VC () VC (0)]e cu

(4.37) (4.38)

= CRB 2

Starea stabil const n T2 saturat, ceea ce implic T1 blocat. Condensatorul C se ncarc de la +Ec prin RC1 i jonciunea BE a lui T2. naintea aplicrii impulsului de comand, tensiunea VC pe condensator n momentul iniial are valoarea:

81

Circuite numerice

VC ( 0) = E c ICB 0R VBEsat

(4.39)

Condiia de existen a unei singuri stri stabile rezult din condiia de saturaie a lui T2:

R C1
T1

R B2 C

R C2

+ EC T2

Ec E VBEd < R B2 2minRC2

R1

(4.40)

Figura 4.24. Circuit simplificat pentru calculul duratei strii cvasistabile

La aplicarea unui impuls pozitiv tranzistorul T1 se deschide, armtura care se ncarc cu + (cea din stnga) este pus la mas, aplicndu-se astfel o tensiune negativ n baza lui T2. Prin reacia asigurat de R1, T1 este polarizat direct determinnd meninerea acestei stri i dup dispariia excitaiei. Condensatorul C se ncarc i se descarc n sens invers tinznd ctre Ec prin rezistorul RB2 i jonciunea CE a lui T1. Deci tensiunea final pe condensator este:

VC ( ) = Ec VCEsat + ICB 02RB2

(4.41)

Condensatorul nu ajunge la VC ( ) deoarece la atingerea pragului de deschidere a lui T2 se produce bascularea, momentul respectiv fiind determinat de situaia:

VCE 1sat + VC (T ) = VBE 1d ,

ecuaie din care rezult durata strii cvasistabile T. Prin rezolvarea sistemului de ecuaii:
T V (T ) = A + Be C VC (T ) = VBE 1d VCE 1sat

(4.42)

(4.43)

VBE 1d VCE 1sat A (4.44) B unde A i B sunt deductibili din relaia anterioar (4.43). Dac neglijm VCEsat, ICB0 i UBEd ( sub 0,7 V ) rezult durata strii cvasistaionare: E T ln2 c ln2 (4.45) Ec
T = ln T = R B 2C ln2
(4.46)

82

Circuite numerice
Acest calcul este valabil pentru orice tip de circuit care are temporizarea dat de ncrcarea sau descrcarea unui condensator. Trebuie respectat i condiia de saturare a lui T1 n starea stabil, adic:

VC

EC
C*R C1

VC1 E C t1 VC2 VB1

t2 C*R C1 EC t

( IB1 = )

Ec VBEd Ec > RC2 + R1 1minRC1

(4.47)

0,7V

t VB1= E B *R/ (R+ R B1) t t

VB2 EC

Figura 4.25 Forme de und pentru monostabilul cu tranzistoare

RC1 << RB 2 Deoarece revenirea n starea stabil se face mult mai rapid, durata acestei stri fiind neglijabil comparativ cu durata strii cvasistabile T. Prin urmare, se poate considera c durata strii cvasistabile este determinat de descrcarea condensatorului.

4.3.2.Monostabil cu amplificatoare operaionale Schema de baz conine o reacie pozitiv de tip capacitiv i elemente de circuit pentru limitarea nivelelor de semnal. n starea stabil intrarea inversoare este conectat la mas prin R1 , iar intrarea neinversoare este conectat prin R2 la un potenial negativ determinat de sursa -E, dar limitat la o valoare a D3 C tensiunii de deschidere datorit diodei D3. Tensiunea de ieire, R2 R3 VOUT negativ n starea stabil, este + E limitat la o tensiune de deschidere D2 datorit diodei Dz. Ci Diodele D1 i D2 asigur suprimarea impulsului de comand V DZ R1 pozitiv, punndu-l la mas; numai D1 impulsul negativ, generat de grupul derivator de intrare (Ci, D1), determin o comand efectiv pe Figura 4.26. Monostabil cu amplificator intrarea inversoare a operaional amplificatorului operaional.

83

Circuite numerice
Condensatorul C, avnd acelai V0 potenial pe armturi, este descrcat. VZ La aplicarea unui impuls negativ RSC tensiunea de ieire devine pozitiv, iar saltul t de tensiune la ieire se transmite prin capacitatea C intrrii neinversoare, reacie ce VD + asigur meninerea circuitului basculant n V VZ starea cvasistabil. Condensatorul C se ncarc prin R2 de la sursa -Ec , potenialul t A RSC intrrii neinversoare scade i la atingerea valorii de prag (punctul A, figura 4.27) are loc bascularea ctre starea stabil. Condensatorul se descarc rapid prin R3 i E D3. Durata strii cvasistabile este: V T = R 2C ln(1+ z ) (4.48) Figura 4.27. Forme de und pentru E monostabilul cu AO Exerciiu: S se determine analitic durata strii cvasistabile T.

4.4. Circuite basculante astabile

4.4.1. Circuit basculant astabil cu cuplaj colector-baz Schema circuitului astabil cu cuplaj colector-baz este prezentat n figura 4.28. Schema are dou stri cvasistaionare: T1 blocat, T2 saturat, respectiv starea complementar, T1 saturat i T2 blocat. Prezena buclei de reacie pozitiv provoac trecerea, n avalan, dintr-o stare n cealalt. Se consider c nainte de momentul t = 0, tranzistorul T1 conduce la saturaie, iar T2 este blocat. Condensatorul C1 se ncarc prin R1 i T2, iar tensiunea pe el tinde spre valoarea tensiunii de alimentare +Ec. n momentul t = 0, VB1 atinge tensiunea de intrare n conducie VY1 i tranzistorul T1 ncepe s conduc, trecnd, dup basculare, n saturaie. Saltul negativ de tensiune ce apare n colectorul lui T1, se transmite pe baza lui T2, blocndu-l. Tensiunea pe colectorul acestuia crete brusc, iar aceast cretere se transmite pe baza lui T1 dnd natere supracreterii VB1. Circuitul

R C1 T1

C2

R2

R1

C1

R C2 T2

+EC

Fig. 4.28. Circuit astabil cu cuplaj RC colector-baz echivalent pentru calculul mrimii VB1 este prezentat n figura 4.29.

84

Circuite numerice
Mrimea VB1 se determin din relaia: ' ' '' VB1 = VBE 1 VY = I B 1 r bb + VBE 2 VY n care

(4.49) (4.50)

I B1 =
sau

'' '' E c ICB 0 RC 2 VBE E + VBE 1 1 B RC 2 + R1 R2 '' '' E c VBE E + VBE 1 1 B RC 2 + R1 R2

I B1

(4.51) Constanta de timp se determin cu

RC1 C1 EC E

R>>RC1 B2 rbb VBE2

relaia:
' ' 2 = RC 2 + rbb C1

(4.52)

Tensiunea VB2 crete exponenial de la valoarea:

'' VB 2 = VBE 2 I C 1 RC 1 cu constanta de timp: 2 = R2 C2 tinznd spre +Ec.

Fig. 4.29 Schema echivalent pentru determinarea supracreterilor formelor de und

(4.53) (4.54)

n momentul t = T2, tensiunea VB2 atinge potenialul de intrare n conducie VY2 i tranzistorul T2 intr n starea de conducie; se produce astfel bascularea, n urma creia T1 se blocheaz i T2 intr n saturaie. Saltul VB2 care apare se determin n acelai mod ca n cazul anterior:
' ' '' VB 2 = VBE 2 VY = I B 2 r bb + VBE 2 VY

(4.55) (4.56)

n care

I B2 =
sau

'' '' E c ICB 0 RC1 VBE E + VBE 2 2 B RC 1 + R 2 R1 '' '' E c VBE E + VBE 2 2 B RC 1 + R 2 R1

I B2

(4.57)

Dup momentul t = T2, tensiunea VB1 crete exponenial de la valoarea '' VB1 = VBE (4.58) 1 I C1 RC 1 cu constanta de timp: 1 = R1 C1 (4.59) tinznd spre +Ec.

85

Circuite numerice

VB1

t= 0

T2 2

t= T2

T1

t= T1+ T2

VBE1 V1

V BE1 t 1 1 V CE1

VC2
VC1 0

V CE1

VB2

TA

VB2 0 V2

V BE2 t

V2

VCE2

V CE2

Fig. 4.30. Forme de und pentru circuitul astabil cu tranzistoare bipolare Formele de und specificate sunt prezentate n figura 4.30. Dac se ine seama i de curentul ICB0, durata celor dou stri cvasistaionare se determin prin relaiile:

86

Circuite numerice

Ec T1 = 1 ln1+ Ec + R1 ICB 01

(4.60)

Ec T2 = 2 ln1+ (4.61) Ec + R2 ICB 02 Observaie: Expresiile 4.60 i 4.61 provin din relaia general care descrie funcionarea unui circuit de tip RC, adic

v (t ) = A + B e

(4.62)

Observnd c v(0) = A+B i v() = A, se poate rescrie expresia v(t) astfel:

v (t ) = v ( ) + v ( ) v (0) e ,

(4.63)

unde v() este valoarea final a tensiunii pe condensator, iar v(0) valoarea iniial. reprezint constanta de timp (produsul dintre capacitatea i rezistena cii de ncrcare, respectiv descrcare). Cunoscnd expresia tensiunii pe condensator la un moment dat, v(t), se poate determina durata de timp necesar tensiunii pe condensator pentru atingerea respectivei valori, rezolvnd ecuaia obinut, n necunoscuta t. Se obine (vezi capitolul 1): v ( ) v (0) t = ln (4.64) v (t ) v (0)

[ [

] ]

Pentru circuitul astabil simetric, avnd RC1 = RC2 = RC i R1 = R2 = R, cu condiia RICBO << Ec, rezult: T1 = 0,69 R1 C1 (4.65) T2 = 0,69 R2 C2 (4.66) Din cele artate rezult c durata impulsului scade prin creterea temperaturii deoarece crete valoarea curentului ICBO. Considernd aceast cauz ca fiind unic, se poate calcula coeficientul de nestabilitate a duratei: T TA min KT = A max (4.67) T A min Aproximnd durata impulsului prin relaia: T =R C ln (1+x) (4.68) n care Ec x= (4.69) Ec + R ICB 0 se obine 072 , KT = (4.70) Ec 1+ R ICB 0max Condiiile de oscilaie a circuitului, rezultate din condiia de saturaie a tranzistoarelor, ca i la monostabil, sunt:

87

Circuite numerice

R2 << h21E2 RC2 (4.72) Aceste inegaliti nu trebuie s fie prea puternice. n caz contrar tranzistoarele vor fi suprasaturate i schema, n unele cazuri, poate s nu oscileze deoarece ambele tranzistoare se pot gsi n acelai timp n stare de saturaie. Timpii de comutaie direct (de trecere din blocare n conducie) depind n principal de f, iar timpii de comutaie invers (de trecere din conducie n blocare) depind de RC i C. Frecvena de oscilaie poate fi aleas de la civa Hz la civa MHz. O reglare mai precis a frecvenei de oscilaie se poate realiza prin conectarea rezistoarelor R1 i R2 la un potenial variabil, Vp. n acest caz, perioada de oscilaie pentru o schem simetric se determin din relaia: Ec T = 2 R C ln1+ (4.73) Vp + R I CB 0 Se observ c frecvena de oscilaie (perioada) poate fi controlat cu ajutorul unei tensiuni externe de comand. Un astfel de circuit este un convertor tensiune-frecven.
4.4.2. Circuit astabil cu cuplaj prin emitor n figura 4.31 este prezentat schema + EC astabilului cu cuplaj prin emitor iar n figura R C2 R C1 4.32 sunt artate diagramele de timp care definesc funcionarea circuitului. Se presupune c circuitul funcioneaz T2 astfel nct tranzistorul T1 comut ntre VP T 1 regiunea blocat i regiunea de saturaie, iar T2 C ntre regiunea blocat i regiunea activ. Ca i n cazul astabilului cu cuplaj RE1 RE2 colector-baz, calculm tensiunea iniial i final pe condensatorul care determin Fig. 4.31 Circuit astabil cu temporizarea n fiecare din cele dou stri. cuplaj prin emitor Dac presupunem c la momentul de timp t = t0- tranzistorul T1 este saturat i T2 este blocat, atunci tensiunea de ieire din colectorul lui T2 este VC2(t0-) = EC. n acelai timp, tensiunea din emitorul lui T1 este VE1(t0-) = Vp - VBE1sat. (4.74) Condensatorul C se ncarc prin RC1, T1 i RE2. Cnd se atinge tensiunea de deschidere a lui T2 (VD2), acesta intr n conducie i VE2(t0-) = VB2(t0-) - VD2 = Vp - VBE1sat = VCE1 - VD2. (4.75) Datorit reaciei pozitive, tranzistorul T1 se blocheaz i T2 intr n regiunea activ caracterizat de: VC2(t0+) = EC2 - RC2IC2 (4.76)

R1 << h21E1 RC1

(4.71)

88

Circuite numerice

VC1(t0+) = VB2(t0+) = EC1 - RC1IB2 VE2(t0+) = VB2(t0+) - VBE2 = EC1 - RC1IB2 - VBE2
adic La momentul t0+ salturile de tensiune pe cele dou emitoare sunt egale,

V = VE 1(t 0+ ) VE 1(t 0 ) = VE 2(t 0+ ) VE 2(t 0 )

(4.77)

VE 1
V

T1
1

T2

VP - VBE 1 0 VC1 VC1

V = VBE 1 - V1

VC1 t
V V 2

VE 2

VC2

VC2 VC2 t Figura 4.32. Forme de und pentru astabilul cu cuplaj prin emitor
Dac se neglijeaz curenii de baz ai tranzistoarelor, tensiunile de deschidere ale tranzistoarelor i tensiunile colector-emitor de saturaie ale tranzistoarelor fa de tensiunea de alimentare, atunci:

89

Circuite numerice

VE 1(t 0+ ) = VE 1(t 0 ) = EC

(4.78)

innd seama de aproximrile propuse prin neglijarea unor mrimi i de modul de calcul general al timpului de evoluie a unui semnal ntre dou valori cunoscute prezentat n capitolul 1, se pot calcula duratele celor dou stri cvasistabile. Se obin n final urmtoarele expresii pentru valorile temporizrilor:

Ec T1 = R E 1 C ln V p

(4.79)

Ec T2 = R E 2 C ln (4.80) V p Evident TA = T1 + T2 reprezint valoarea perioadei oscilaiilor obinute.

Exerciiu: Folosind breviarul de calcul din capitolul 1, s se deduc analitic duratele T1 i T2. 4.4.3. Metode de mbuntire a fronturilor Fronturile semnalului de ieire ale astabilului cu tranzistoare sunt afectate de ncrcarea i descrcarea unor capaciti, avnd deci form exponenial. Modificrile necesare pentru eliminarea acestui neajuns constau n reducerea timpilor de cretere prin introducerea unor diode ce asigur separarea circuitului de ncrcare de cel de descrcare (figura 4.33).

+ EC
RC1 R C1 RB2 RB1 R C2 RC2

D1 T1
C1 C2

D2 T2

V2= VC2

Figura 4.33. Astabil modificat n scopul mbuntirii fronturilor

90

Circuite numerice
Diodele D1 i D2 separ circuitul de ncrcare a capacitii de colectorul tranzistorului fcnd astfel posibil saltul abrupt al tensiunii de ieire a tranzistorului, care se blocheaz de la valoarea unei tensiuni de saturaie la valoarea tensiunii de alimenate. C2 se ncarc pe traseul +Ec, RC1, C2, T2. n starea T1 blocat, T2 saturat, dioda D2 este polarizat direct, ceea ce permite descrcarea capacitii C1 pe traseul +Ec, RB1, C1, D2 deschis, T2.

T1 T1 C2

Figura 4.34. Detaliu privind separarea circuitului de Observaie: RC3 poate fi nlocuit cu un etaj repetor ncrcare i descrcare a pe emitor ce are avantajul c asigur o cale de capacitii rezisten minim pentru descrcarea condensatorului (vezi detaliul din figura 4.34).

4.4.4. Astabil cu amplificatoare operaionale Astabilul cu amplificatoare operaionale utilizeaz un comparator cu histerezis cu praguri simetrice cu inversare i un circuit pasiv de integrare (figura 4.35). Pragurile tensiunii de intrare la care are loc bascularea circuitului sunt: R1 Vi' = (Vz + VD ) (4.81) R1 + R 2

Vi" =

Cele dou praguri sunt simetrice dac Dz1 Dz2. Datorit reaciei spre intrarea inversoare, tensiunea de ieire are valoarea maxim VOH limitat de Dz1, Dz2 . C0 tinde s se ncarce prin R0 ctre aceast valoare determinnd creterea potenialului intrrii inversoare (figura 4.36). n momentul cnd aceast valoare depete potenialul intrrii neinversoare se schimb polaritatea tensiunii difereniale de intrare, circuitul basculeaz i deci se schimb i semnul lui VO.

R1 (Vz + VD ) R1 + R2

(4.82)

RO Vg CO + RS R2 R1 VO DZ 1 DZ 2

VO VOH = UZ+ U D R OC O Vi Vi

Figura 4.35. Astabil cu amplificator operaional

VOL = (VZ+ UD) Figura 4.36. Forme de und pentru astabilul cu A.O.
91

Circuite numerice

Reacia pozitiv asigur meninerea circuitului n noua stare. Urmare a tranziiei tensiunii de ieire ctre valoarea negativ VoL, condensatorul ncepe s se ncarce ctre aceast nou valoare i potenialul intrrii inversoare scade " exponenial. Cnd acest potenial ajunge la valoarea Vi se schimb din nou polaritatea tensiunii de intrare determinnd comutarea ieirii ctre VoH. Procesul este repetitiv, perioada impulsurilor obinute fiind:

T = R 0C 0 ln cu

1+ 1 R1 = R1 + R 2

(4.83) (4.84)

Exerciiu: Deducei analitic perioada de oscilaie T a astabilului cu amplificator operaional din figura 4.35.

4.5.Circuitul 555
4.5.1. Schema logic echivalent Circuitul 555 este un circuit integrat care conine pe un sigur chip elementele de circuit necesare realizrii unor circuite de temporizare.
ADUCE RE LA ZE RO V+ ALIME NTARE + 1V ALO

ALIME NTARE

5k COMP ARATOR Q15 S US PS C +

-

P RAG S US CONTROL P RAG J OS

CIRCUIT 5k BAS CULANT

--

Q Q

E TAJ FINAL DE IE IRE

IE

IE IRE

INVE RS OR

PJ

BIS TABIL S

MAS

5k COMP ARATOR J OS E 555

Q16 TRANZIS TOR DE S CARCARE

desc

DE S CRCARE

Figura 4.37 Schema logic echivalent a circuitului 555

92

Circuite numerice
Pentru a descrie mai comod funcionarea circuitului 555 n figura 4.37 sa reprezentat o schem logic echivalent. Blocul central, de care depinde n mod esenial funcionarea circuitului 555, este un circuit basculant bistabil, de tip RS, a crui ieire Q atac etajul final de ieire al tranzistorului prin care se realizeaz descrcarea capacitorului de temporizare, exterior circuitului. Blocul final, de ieire, este inversor. n starea de 0 logic a ieirii Q , la ieirea circuitului se obine 1 logic, evident la un nivel de putere mult mai ridicat. Tranzistorul de descrcare (Q16) este blocat. Atunci cnd Q este n starea 1 logic, tensiunea de la ieire coboar pn aproape de potenialul masei, iar tranzistorul de descrcare este pregtit s conduc un curent de colector important. Starea circuitului basculant se stabilete prin intermediul comenzilor care apar pe cele trei intrri, notate S, R i r ale bistabilului RS (figura 4.37). Tabela de adevr a acestui circuit basculant este prezentat n figura 4.38. Fcnd R = 1, se comand aducerea lui Q n 0 logic, iar cu S = 1 se comand aducerea lui Q n 1 logic. Starea care corespunde lui S = 0 simultan cu R = 0 este inoperant; n aceast situaie, circuitul basculant memoreaz starea avut iniial. Perechea de comenzi S = 1 i R = 1 este utilizat rar i conduce la poziionarea circuitului basculant n starea Q = 1. n plus starea circuitului basculant depinde i de o a treia intrare, r. Atunci cnd r = 0, starea circuitului basculant rmne nemodificat; dac r = 1 ieirea Q se foreaz n 0 logic indiferent de comenzile existente pe intrrile R i S. Pentru a realiza r = 0 este suficient s se lase intrarea ALO (Aducere La Zero) n aer sau s se conecteze la o tensiune mai mare de 1 V. Semnalul r devine 1 atunci cnd terminalul denumit ALO se conecteaz la mas (de fapt la o tensiune mai mic de +0,4 V).

Fig. 4.38. Strile S, R, n funcie de tensiunea de intrare

93

Circuite numerice
Intrrile R i S sunt comandate intern de ctre comparatoarele notate sus i jos n figura 4.37. Acestea compar tensiunea aplicat lor din exterior pe + + + una din intrri, cu nivelele de tensiune 0,66 V i respectiv 0,33 V , unde V este tensiunea de alimentare a circuitului. innd cont de polaritile intrrilor comparatoarelor, se poate deduce urmtoarea funcionare (n logic pozitiv): + Vprag sus 0,66V R =1 Q =0 (4.85) + Vprag sus 0,66V R =0 i respectiv: Vprag jos 0,33V + S =0 (4.86) + Vprag jos 0,33V S =1 Q =1 Relaiile de mai sus se regsesc n figura 4.38. 4.5.2. Monostabil cu circuitul de temporizare 555 Circuitul 555 a fost astfel proiectat nct s poat fi adaptat uor unei scheme de monostabil. O astfel de schem este prezentat n figura 4.39. Condensatorul de temporizare C se ncarc de la tensiunea de alimentare prin rezistena R. Descrcarea sa (la mas) se realizeaz prin tranzistorul de descrcare cu care este prevzut circuitul 555. Tensiunea de intrare Vi are rol de declanare pentru procesul de temporizare.

R VC C

4 6 PS ALO
+

2 PJ -Vi + 0,33V + intrare 7 DE S C

0,66V

+
--

S US

ALIME NTARE
Q

J OS

VO IE ieire

E 555

1 Fig. 4.39 Monostabil cu circuitul 555

5 C 10 n

94

Circuite numerice
Starea staionar a schemei coincide cu starea 0 a circuitului basculant; tensiunea de la ieire este cobort pn aproape de potenialul masei, iar tranzistorul de descrcare, deschis, unteaz condensatorul extern C. Tensiunea pe condensator va fi practic nul i de aceea comparatorul SUS are ieirea n + starea R=0. Dac tensiunea de intrare este mai mare dect 0,33 V atunci comparatorul JOS va comanda S=0, circuitul basculant rmnnd un timp nedefinit n starea 1. + Atunci cnd tensiunea de intrare coboar sub nivelul de 0,33 V (vezi diagrama din figura 4.40) ieirea comparatorului JOS pune intrarea S a circuitului basculant n starea 1, comutndu-l n starea 1. Tranzistorul de descrcare se blocheaz (Q = 0), iar condensatorul C ncepe s se ncarce exponenial prin rezistena R. Tensiunea de ieire crete la o valoare apropiat de tensiune de alimentare. n momentul n care tensiunea de la bornele sale atinge + valoarea de prag a comparatorului SUS ( 0,66 V ), el readuce circuitul basculant n 0. Pn n acest moment tensiunea de intrare trebuie s revin la o valoare mai + mare de 0,33 V pentru a elimina aciunea lui S asupra circuitului basculant. Circuitul basculant revenind n starea 0, comand tensiunea la ieire la aproximativ 0 voli i se deschide tranzistorul de descrcare. Condensatorul C se descarc rapid i readuce R = 0. Durata de temporizare T este egal cu timpul necesar condensatorului C s se ncarce de la 0 la 0,66 din tensiunea de alimentare i este: T = 1,1 R C (4.87) Deoarece tensiunea de prag a comparatorului SUS este direct proporional cu tensiunea de alimentare ( 066 , V + ), durata de temporizare T nu depinde de tensiunea cu care este alimentat circuitul.

Vi 0,33V+ VC t + 0,66V t

Valoarea maxim a constantei de timp utilizabil direct T = 1,1 este n principal limitat de dou t efecte: T (1) Mrirea valorii lui C Fig.4.40. Diagrama de funcionare a conduce la utilizarea monostabilului condensatoarelor electrolitice. Aceste condensatoare au de regul i valori mari ale curentului de fug, If, de ordinul a 1 mA. ncrcarea unor astfel de condensatoare trebuie realizat cu un curent de cel puin 10 ori mai mare dect curentul lor de fug pentru a pstra o precizie rezonabil a temporizrii. Deci, utiliznd o alimentare tipic de +15 V, valoarea maxim a rezistenei R devine: V + 0,66 *V + = 500k Rmax = (4.88) 10 * If

VD

95

Circuite numerice
Dac se dorete mrirea constantei de timp numai prin mrirea rezistenei, fr a se utiliza condensatoare electrolitice, apare limitarea curentului de declanare al comparatorului SUS. Valoarea maxim utilizabil din motive de gabarit pentru un condensator cu poliester este de 2,2 F. Curentul maxim de declanare Id1, pentru comparatorul SUS, la 25 C, este de 250 nA (este curentul de baz necesar tranzistoarelor Q1, Q2 pentru ca circuitul basculant intern s comute). Acest curent curge ns numai atunci cnd tensiunea pe condensator se afl ntr-un interval de cteva sute de milivoli n jurul tensiunii de prag. Pe restul duratei de temporizare tranzistoarele Q1, Q2 sunt blocate, deci curentul de polarizare este neglijabil. Aadar, se poate considera c ncrcarea condensatorului nu este afectat de circuitul 555 i aceasta se poate face cu un curent extrem de mic. Totui, n zona basculrii, pentru ca circuitul basculant s poat comuta, trebuie s-i fie injectai cei 250 nA. Deci n acest moment curentul care curge prin rezistena de temporizare trebuie s fie mai mare. Valoarea maxim admis a rezistenei este: V + 0,66 *V + = 20M Rmax = (4.89) Id 1 Se recomand, pentru a fi siguri de basculare, s nu se depeasc valoarea de 10 M, n special n cazul n care circuitul funcioneaz la temperaturi ambiante mai mici de 25 C. Pentru un condensator de 2,2 F i o rezisten de 10 M valoarea temporizrii va fi Tmax = 24 s . Frontul de cretere i de descretere al tensiunii de la ieire este de aproximativ 100 ns. Adugnd timpii de ntrziere la comutare ai comparatoarelor interne, timpi ce afecteaz comportarea la impulsuri scurte, rezult c nu este indicat s se proiecteze circuite care s realizeze impulsuri mai scurte de 2 ms. Se recomand, totodat, s nu se foloseasc rezistene de temporizare mai mici de 1 k, deoarece atunci cnd tranzistorul de descrcare unteaz + condensatorul, din sursa de alimentare se absoarbe un curent suplimentar, V /R, care va trece prin acest tranzistor, mrindu-i disipaia excesiv. De asemenea este de dorit ca valoarea condensatorului C s nu scad sub aproximativ 50 pF, astfel nct capacitatea de intrare n circuitul 555 sau capacitatea parazit a montajului s nu conteze. Vi Dac comanda de intrare se prelungete peste temporizarea pentru care este + 0,33 V dimensionat circuitul monostabil, ieirea t urmrete semnalul de comand de la intrare Vi T = 1,1 RC (vezi figura 4.41). Temporizarea rmne VO mascat sub limea impulsului de comand. Pentru a realiza o declanare corect i t n cazul n care comanda disponibil este mai lung dect durata de temporizare, se va folosi o Fig. 4.41. Efectul reea de derivare. supracomenzii la declanare

96

Circuite numerice
4.5.3. Astabil cu circuitul de temporizare 555 O utilizare devenit clasic pentru circuitul 555 o constituie oscilatorul de relaxare (astabil) a crui schem este dat n figura 4.42. Cele dou intrri comparatoare (PS i PJ) sunt conectate mpreun i urmresc tensiunea pe condensatorul C. + Condensatorul C se ncarc de la sursa V prin rezistenele RA i RB (tranzistorul este blocat). n momentul n care tensiunea pe condensator atinge , V + ) schema basculeaz i tranzistorul de descrcare se pragul de sus ( 066 satureaz. Condensatorul C se descarc prin rezistena RB la mas. n momentul n care tensiunea pe condensatorul C atinge nivelul pragului de jos ( 033 , V + ) schema rebasculeaz, tranzistorul de descrcare se blocheaz i, ca urmare, se reia procesul de ncrcare.

, V + i n consecin, tensiunea pe condensatorul C va evolua ntre 033 066 , V + , dup o lege exponenial. n acelai timp tensiunea de ieire din circuit, fiind impus de starea bistabilului intern, va sri ntre dou nivele, unul cobort VBE ). n figura 4.43 se poate (egal cu VCEsat ), iar cellalt ridicat (egal cu V + 2 urmri variaia n timp a tensiunii de la bornele condensatorului, VC, i corelat cu aceasta, variaia n timp a tensiunii de ieire, VO, pentru circuitul astabil prezentat n figura 4.42. Se remarc faptul c tensiunea de ieire este la nivel ridicat n

Fig. 4.42. Astabil cu circuitul 555 perioada de timp n care tensiunea pe condensator crete.

97

Circuite numerice
Calculul perioadei de oscilaie pleac de la relaia care descrie ncrcarea unui condensator printr-o rezisten, de la o surs de tensiune: vC = (VCf VCi )(1 e t 1/ 1) + VCi , (4.90) relaie n care s-au utilizat urmtoarele + notaii: 0,66V VC = tensiunea pe - vC 0,33V t1 condensator t2 t - VCf = tensiunea final la care V O se ncarc condensatorul C dup un timp infinit (tensiunea de alimentare) = tensiunea iniial - VCi existent la bornele condensatorului C; t - = constanta de timp de T ncrcare Fig.4.43 Formele de und la n cazul schemei din figura 4.42, astabilul cu circuitul 555 durata de ncrcare t1 rezult din ecuaia:

066 , V + = (V + 033 , V + )(1 e t 1/[(RA + RB) C ] ) + 033 , V + (4.91) cu soluia: t1 = (R A + RB ) C ln(2) (4.92) Descrcarea condensatorului prin rezistena RB este descris de relaia: vC = VCi e t / 2 (4.93) din care rezult pentru durata de descrcare t2 ecuaia: 033 , V + = 0,66 V + e t 2/RB C (4.94) cu soluia: t 2 = RB C ln(2) (4.95) Perioada oscilaiei T va fi dat de suma celor dou durate de ncrcare, respectiv de descrcare, T = t1 + t 2 : (4.96) T = ( 2RB + R A ) ln(2)
(4.97)

ln( 2) = 0,693 (4.98) Trebuie observat c nici una din duratele de mai sus nu depinde de + tensiunea de alimentare V . Rezult c frecvena oscilaiei generate de astabilul din figura 4.42 va avea o bun stabilitate fa de variaiile tensiunii de alimentare. Factorul de umplere al tensiunii dreptunghiulare generate la ieire este:

F = t 1 /T =

1 RB 1+ R A + RB

1 = 1+ RA + 1 RB

(4.99)

Valorile care se pot obine pentru factorul de umplere cu schema din , ....1. Forma de und simetric figura 4.42 sunt cuprinse teoretic n gama 05

98

Circuite numerice
( F = 05 , ) apare numai n cazul ideal cnd RA = 0 . Se recomand ca n practic valoarea rezistenei RA s nu coboare sub valoarea: V+ R A min = (4.100) mA 1 curentul de 1 mA fiind curentul prin tranzistorul de descrcare al condensatorului care circul prin RB. Valorile maxime al rezistenelor ce pot fi folosite pentru aceast schem de astabil sunt limitate de aceleai efecte (curenii de declanare a comparatoarelor, n principal) care au fost descrise la schema de monostabil. Exerciiu: Imaginai o configuraie de astabil cu circuitul 555 avnd cele dou stri de durate egale, separnd cu diode circuitul de ncrcare, respectiv de descrcare, a capacitii de temporizare.

4.6. Monostabilul / astabilul integrat CMOS 4047

Perfecionarea tehnologiilor a permis realizarea unor circuite integrate cu funciuni specifice, inclusiv cu funciuni de monostabile sau astabile. Ele sunt mai uor de utilizat n structura "single chip" dect n varianta cu componente discrete sau cu pori logice i n plus au o serie de faciliti legate de posibilitile de comand i interfaare cu circuitele logice din aceeai familie.

RC COMMON Astable Astable Logica de control a astabilului C

OS C OUT RE T

Controlul retriggerrii Astabil

- TRIGGE R + TRIGGE R

Logica de control a monostabilului

Divizor de frecven 2

Q Q E XTE RNAL RE S E T

Figura 4.44. Schema bloc a circuitului 4047 Circuitul descris n continuare, 4047 , este realizat n tehnologie CMOS. El se regsete pe pia sub diverse denumiri: MMC 4047 - "Microelectronica" /

99

Circuite numerice

Romnia , CD 4047 - RCA, NS / S.U.A., MHB 4047 / Cehia , UCY 74047 / Polonia etc.
Circuitul integrat MMC 4047 poate funciona ca: a) monostabil neretriggerabil comandat pe frontul pozitiv sau pe frontul negativ; b) monostabil triggerabil comandat pe frontul pozitiv; c) astabil cu funcionare continu; d) astabil cu comanda START-STOP (generare trenuri impulsuri) Blocul principal al circuitului este astabil (vezi schema bloc, figura 4.44). Semnalul generat de astabil este divizat cu 2 de un bistabil, a crui ieiri n antifaz sunt disponibile n exterior (Q i Q ). Forma de und obinut are factorul de umplere 1/2. Circuitul este prevzut cu o logic suplimentar care permite i funcionarea n modul monostabil. Temporizarea este dat de componentele externe R i C, conectate ca n figura 4.44. Circuitul funcioneaz n modul astabil dac intrarea ASTABLE este "1" logic i ASTABLE este n "0" logic. n caz contrar, ASTABLE n "0" i ASTABLE n "1", astabilul este inhibat i nu oscileaz. Cele dou semnale permit comanda START-STOP pe nivel "0" sau "1" dup necesiti. n modul de lucru monostabil, circuitul poate fi triggerat (declanat) pe frontul pozitiv al impulsului aplicat pe intrarea +TRIGGER, dac se menine TRIGGER n "0" logic. De ademenea, el poate fi triggerat pe frontul negativ al impulsului aplicat pe intrarea -TRIGGER , dac +TRIGGER este meninut pe "1" logic. Monostabilul este comandat pe front i impulsurile de intrare pot avea orice durat relativ la impulsurile de ieire. Circuitul poate funciona ca circuit retriggerabil, dar comandat numai de frontul pozitiv al unui semnal aplicat simultan pe intrrile RETRIGGER i +TRIGGER. n acest fel ieirea va + EC + EC rmne n "1" att timp ct perioada impulsurilor de intrare este mai mic C R dect perioada determinat de 0,05F P inul 9 componentele R, C. (vezi diagrama 1M P inul 9 formelor de und). 4047B R Un nivel "1" aplicat pe intrarea C 4047B EXTERNAL RESET aduce ieirile Q i 1M 0,05F OSCILLATOR OUT n "0" i Q n "1". Pentru a nu permite apariia unui impuls parazit la ieire, la cuplarea sursei de Fig. 4.45. Circuite recomandate alimentare se va menine un nivel logic pentru iniializarea circuitului "1" pe intrarea EXTERNAL RESET (vezi la conectarea tensiunii de alimentare figura 4.45)

100

Circuite numerice

4.7. Generatoare de tensiune liniar variabil

4.7.1. Principiul generatoarelor de tensiune liniar variabil Generatoarele de tensiune liniar variabil sunt foarte rspndite n electronic, fiind utilizate n tehnica TV, aparate de msur, circuite de conversie a datelor etc. Ele folosesc un element activ de circuit n regim de comutaie care controleaz ncrcarea i descrcarea unei capaciti. Forma de und general a unei tensiuni liniar variabile este reprezentat n figura 4.46. Parametri principali care caracterizeaz o tensiune liniar variabil sunt: - durata cursei utile TV - durata cursei de revenire TR - perioada de repetiie T0 - amplitudinea Vm - tensiunea iniial Vi - viteza medie de cretere pe poriunea liniar v = Vm / TV - coeficient de utilizare a tensiunii sursei de alimentare = Vm / E - coeficient de neliniaritate a cursei utile, - stabilitatea Evaluarea gradului de neliniaritate se poate face prin mai multe metode, una fiind metoda coincidenei punctelor iniiale i finale a tensiunii Vc(t) cu a unei drepte. n acest caz, coeficientul de neliniaritate se poate determina astfel: Vm = 100 [%] (4.103) Vm De cele mai multe ori Vc(t) are expresia unei curbe exponeniale: t Vc (t ) = E 1 e (4.104) Se poate arta c: 1 V 1 = m = (4.105) B E B Coeficientul de neliniaritate poate atinge valori minime de ordinul 10 . Durata cursei utile poate varia ntr-un domeniu destul de larg (s - min). Limita inferioar a acestei mrimi este determinat de valorile minime a capacitilor parazite, de valorile minime ale rezistenelor de ncrcare i de limitele puterii disipate n elementele active de circuit. Limita superioar este determinat de valorile maxime ale capacitilor, valorile maxime ale rezistenelor de ncrcare (i cele de scpri), de curenii minimi la care elementele active funcioneaz nc satisfctor.
-3

101

Circuite numerice
Durata cursei de revenire trebuie s fie ct mai mic i poate avea valori cuprinse ntre cteva procente i cteva zeci de procente din durata cursei utile. Pentru obinerea E tensiunii liniar variabile se VC(t) VF exploateaz de obicei ncrcarea (sau descrcarea) VM unui condensator printr-un dipol VM de ncrcare (sau descrcare) i readucerea sa apoi la starea iniial printr-un dipol de TR TU 0 descrcare (respectiv t ncrcare), principiu prezentat TO n figura 4.47. Dipolul de Fig. 4.46 Parametrii principali care ncrcare asigur un curent de caracterizeaz o tensiune liniar variabil ncrcare constant pentru condensator, iar cel de descrcare este un comutator comandat care este deschis n timpul cursei utile i nchis n intervalul pauzelor. Meninerea unui curent constant de ncrcare pe toat durata cursei utile active este justificat de relaia: 1 I t VC ( t ) = idt = (4.106) C C Se observ c pentru obinerea unei tensiuni absolut liniare este suficient s se asigure un curent de ncrcare constant. n mod practic apar unele probleme. O prim problem const n stricarea liniaritii la conectarea unei rezistene de sarcin n paralel cu condensatorul. Circuitul care urmeaz va trebui s aib o impedan mare de intrare. Liniaritatea este afectat de asemenea i de rezistena finit a dipolului de descrcare. O alt dificultate const n realizarea unei surse de curent stabile i cu dispersie redus a parametrilor.

V(t)

V O+ at

Dipol de ncrcare + E Dipol de descrcare C VC (t)

Fig. 4.47 Schema funcional a unui generator de tensiune liniar variabil Exist mai multe metode de obinere a tensiunii liniar variabile: - cu circuit de ncrcare (simplu sau cu generator de curent constant)

102

Circuite numerice
- cu circuit de ncrcare cu reacie pozitiv de tensiune - cu circuit de ncrcare cu reacie negativ de tensiune. 4.7.2.Generator de tensiune liniar variabil simplu cu tranzistor bipolar Cel mai simplu circuit de obinere a + EC tensiunii liniar variabile este cel prezentat n figura 4.48 care conine un tranzistor n regim de R comutaie i un circuit RC. nainte de nceputul VC perioadei utile, tranzistorul este saturat i condensatorul este descrcat. La aplicarea unui VIN R 1 impuls de polaritate negativ, tranzistorul se C blocheaz i condensatorul C ncepe s se ncarce prin rezistorul R de la sursa de tensiune R2 C1 Ec. nceputul tensiunii liniar variabile este Fig. 4.48 Circuit generator de determinat de momentul n care se aplic pe tensiune liniar variabil cu baza tranzistorului treapta negativ de tensiune. cuplaj n c.c. i cu Aceast ntrziere este egal cu suma dintre condensator de accelerare durata intervalului de timp de resorbie a purttorilor minoritari din baz i durata determinat de viteza de scdere a curentului de colector, tensiunea la bornele condensatorului crescnd dup o lege exponenial. Dup trecerea tranzistorului n starea blocat condensatorul se ncarc conform schemei echivalente din figura 4.49.a. n care tranzistorul blocat este nlocuit cu un generator de curent ICB0 i o rezisten r'c. Schema poate fi transformat ca n figura 4.49.b. Dac se noteaz cu
' Ec = Ec

RL RL + R

(4.107)

R + ICBO rC RL + EE

RE C

EC

a b Fig. 4.49 Schema echivalent a circuitului cu tranzistorului blocat (a) i structura sa echivalent (b)
R' = R RL / (R+RL)
(4.108)

103

Circuite numerice
i dac se consider Vi = V''CE 0, parametrii circuitului din figura 4.49.b. sunt:

r' E E = ' C ' [E 'C R 'ICB0 ] rc + R

RE = R' r'C / (R' + r'C)
Prin urmare condensatorul C se va ncrca dup legea:
t E VC = E E 1 e n care E = RE C. Pentru t = TU avem VC = Vm, deci:

(4.109)

(4.110)

(4.111)

Vm

TU = E E 1 e E

(4.112)

coeficientul de nelianiaritate se calculeaz din relaia:

1 TU 1 1 U 100 = E 100 = m 100 [%] 8 E 8 8 EE

(4.113)

Dup ncetarea aciunii impulsului de comand negativ, are loc procesul de descrcare a condensatorului C prin tranzistor. n timp ce nivelul tensiunii pe baza tranzistorului este pozitiv, tranzistorul poate s se gseasc fie la pragul de saturaie (IB = IBS), fie n starea de saturaie puternic (IB > IBS). n practic este de preferat al doilea regim deoarece durata de restabilire a schemei este mult mai redus. Condensatorul se descarc la un curent egal cu:

ID = h21e IB

Ec R'

(4.114)

Acceptnd curba de revenire ca fiind liniar, durata de restabilire (de descrcare a condensatorului) se determin din relaia:

TR

C Vm ID

(4.115)

Pentru schema din figura 4.49, i pentru E1 = 4V, E2 = 0V, RL = 10 M i T = 100 s se obine Vm = 6,8V; TR = 0,5 s. Pentru E1 = 2V, E2 = 0V obinem TR = 1,5 s.

104

Circuite numerice
Din cele artate rezult c pentru scurtarea duratei TR este de dorit s se lucreze la o saturaie ct mai profund, ceea ce duce ns la creterea ntrzierii nceputului intervalului util. O soluie ar fi utilizarea unui condensator de accelerare.

105

Circuite numerice

5. Circuite logice
5.1. Circuite logice, generaliti, clasificri
O poart logic este un circuit ce ndeplinete o funcie logic. Principalii parametri ai unei pori logice sunt: timpul de propagare a informaiei logice de la intrare la ieire, tpd; puterea medie consumat de poart, Pd, n mW pe poart factorul de calitate, Pa = Pd x tpd. Clasificarea circuitelor logice se poate face dup tehnologia de fabricaie a acestora. 1.Circuite logice bipolare: -TTL standard: Pd=10 mW/p, f=35 MHz, tpd=10 ns -HTTL (TTL de vitez): Pd=22 mW/p, f=50 MHz, tpd=6 ns -LPTTL (TTL de mic putere), Pd=1 mW/p, f=3 MHz, tpd=35 ns -STTL (Schottky TTL): Pd=20 mW/p, f=120 MHz, tpd=3 ns -LPSTTL (Schottky de mic putere): Pd=2 mW/p, f=35 MHz, tpd=10 ns -TSL (logic cu trei stri): Pd=22 mW/p, f=70 MHz, tpd=3 ns -ECL (logic cu cuplaj prin emitor): Pd=50 mW/p, f=1000 MHz, tpd=1 ns -HLL (logic cu nivele ridicate): Pd=50 mW/p, f=10 MHz, tpd=100ns -IIL(I2L) (logic integrat de injecie): Pd=0,01 mW/p, tpd=10 ns 2.Circuite logice unipolare: -pMOS (MOS cu canal p): Pd=1 mW/p, f=2 MHz -nMOS (MOS cu canal n): Pd=1 mW/p, f=10 MHz -CMOS (MOS complementar): Pd=0,1 mW/p, f=8 MHz -CMOS/SOS (CMOS cu substrat de safir): Pd=0,1 mW/p, f=300 MHz 3.Circuite neconvenionale: -CCD (dispozitive cuplate prin sarcin): Pd=5 W/p, f=10 MHz -Memorii cu bule magnetice: Pd=5 W/element, f=0,2 MHz

5.2.Structuri logice elementare

106

Circuite numerice
Cea mai simpl poart logic este etajul cu tranzistoare bipolare (figura 5.1). El realizeaz funcia logic de inversare: un nivel ridicat al tensiunii de intrare (1 logic) determin un nivel sczut al tensiunii de ieire (0 logic).

VCC RC IN RB OUT T

Vout dreapt cu panta 1

I III

II
Vin

Figura 5.1. Inversor cu tranzistor bipolar

Figura 5.2. Caracteristica de transfer a etajului inversor cu tranzistor

-regiunea I (blocare, cut off), Vout = Valim pentru tensiuni de intrare pn la valoarea VBEd ; -regiunea II (saturaie) - Vout = VCEsat dac Vin depete pragul de saturaie VBEsat; -regiunea III (amplificare direct) - orice variaie a tensiunii de intrare este regsit la ieire amplificat. mririi vitezei de lucru a n afara modificrilor ce se tehnologiei de realizare, pot alte configuraii particulare. exemplu este tranzistorul care are timpi de comutaie evitrii intrrii n saturaie tensiunii de polarizare baz-colector.

n scopul 0,4V VD= unui astfel de etaj, T T regsesc la nivelul fi utilizate i diverse Un astfel de Schottky (figura 5.3) redui datorit Figura 5.3. Tranzistor prin limitarea Schottky direct a jonciunii

Din punct de vedere istoric prezint importan una dintre primele pori logice, poarta DTL (Diode Tranzistor Logic - poart logic cu tranzistoare i diode). Structura porii DTL este prezentat n figura 5.4.a. Cele trei diode D asigur funcia logic propriu-zis I ( AND ). n punctul P se obine un nivel sczut de tensiune dac cel puin una din diode are un potenial suficient de sczut pe catod, astfel nct ea s fie deschis. Tranzistorul T realizeaz funcia logic de inversor. Diodele D1, D2 asigur o margine de zgomot satisfctoare pentru nivelul logic 0 la intrare. Pentru deschiderea tranzistorului T vom avea nevoie de un potenial minim n punctul P, VP = 2,1V (i nu 0,7V cum s-ar ntmpla n lipsa diodelor). Pentru a asigura 2,1V n punctul P, potenialul de pe intrrile A, B, C pentru 0 logic trebuie s fie VA < VP - Vd = 1,4V. O tensiune mai mare dect 1,4V la intrare (corespunztoare lui 1 logic) va permite deschiderea tranzistorului T i deci se va obine un nivel sczut de tensiune la ieire, adic 0 logic. Din punct de vedere logic poarta de mai sus realizeaz funcia I-NU (NAND).

107

Circuite numerice

A
5.3. Circuite logice TTL
5.3.1. Poarta elementar TTL

D D D

R1 5k D1

R3 D2 T R2 5k

+EC

B C

Configuraia de baz a familiei logice TTL este a. b. reprezentat de poarta I-NU (figura 5.5). Prin modificri Figura 5.4. Structura porii elementare DTL (a) i simbolul logic simple ale acestei structuri se echivalent (b) poate genera ntreaga familie logic TTL. Tranzistorul T1 asigur funcia logic I ntre semnalele de intrare. T2 este tranzistor de comand n contratimp a etajului de ieire (totem pole); T3, T4 reprezint un etaj de ieire n contratimp. Deoarece poarta TTL lucreaz cu fronturi scurte sunt posibile oscilaii parazite datorate efectului de linie de transmisie i ncrcrii pe sarcini neadaptate n impedan. Din acest motiv pe frontul descresctor al unui posibil impuls de intrare pot s apar supracreteri negative mai mari de 2V ca amplitudine (figura 5.6) i care ar putea distruge tranzistorul de intrare datorit strpungerii jonciunii baz-emitor. Diodele D1 i D2 limiteaz supracreterea negativ la 0,7 V. Pentru a pune n eviden funcionarea logic a acestei structuri vom considera dou aspecte:

+ VCC R1 4k
P

R2 1,6k

R4 130 M T4 D

A T1 B D1 D2

Q
T2 R3 1k N

T3

Figura 5.5. Structura porii logice elementare TTL

108

Circuite numerice
A) Presupunem c toate intrrile se afl la potenialul minim care corespunde valorii logice 1: VA = VB = 2V Jonciunea EB a tranzistorului T1 este polarizat invers i tranzistorul lucreaz n regiunea activ invers. Tranzistorul T1 este proiectat s aib un factor de amplificare invers r < 0,02. n acest fel curentul de baz al tranzistorului T2 este furnizat n proporie de 98% de ctre sursa de alimentare, prin R1. Prin proiectare se asigur ca atunci cnd T1 conduce n regiunea activ invers T2 s fie saturat, U iar cderea de tensiune pe R3 s asigure conducia lui T3 pn la saturaie ceea ce nseamn c Uout = VN = VCE3sat, adic 0,2V. Saturarea simultan a lui T2 i T3 trebuie evitat deoarece deterioreaz nivelele t logice. Dac tranzistoarele de ieire T3 i T4 ar fi saturate simultan atunci curentul prin ele ar avea o valoare mare, limitat doar de R4. Pentru a evita intrarea simultan n saturaie a tranzistoarelor T3 i T4 s-a introdus dioda D (un tranzistor conectat ca Figura 5.6. Oscilaie diod) ceea ce determin ca potenialul punctului M s parazit nu fie suficient pentru deschiderea lui T4. Aceasta rezult din calculul potenialului punctului M pe calea T2-T3 , respectiv T4 D-T3. Potenialul punctului M, necesar deschiderii lui T4 este

VM = VCE2sat + VBE3sat = 0,2V + 0,7V = 0,9V;

(5.1)

n acelai timp, pentru asigurarea deschiderii simultane a lui T3 i T4 n punctul M ar fi necesar un potenial

VM nec = VBE4sat + VD + VCE3sat = 0,7V+0,7V+0,2V = 1,6V.

(5.2)

Se observ c VM < VM nec; s-a considerat VCEsat = 0,2 , VD = 0,7V (la Si). n concluzie, potenialul punctului M nu este suficient pentru deschiderea lui T4. Asociind la intrare o tensiune mai mare de 2V pentru nivel logic 1 i unei tensiuni de ieire mai mic de 0,4V nivelului logic 0, rezult c acest circuit asigur la ieire 0 logic dac toate intrrile sunt pe 1 logic. Curentul absorbit de o intrare pentru starea high este IinH (sau IIL): IinH 40A ; corespunztor, IoutL = 16 mA ( determinat de R4 ). (5.3) Tensiunile din schem, asociate acestei situaii sunt: VinH min = 2V; VP = 2,1V; VQ = 1,4V; VR = 0,7V; VoutL max = 0,4V. (5.4) B) Considerm n continuare o situaie, la ieire, complementar celei anterioare. Presupunem c cel puin una din intrri este pe 0 logic, adic tensiunea de intrare este mai mic de 0,8V, cealalt intrare fiind pe 1 logic (la un potenial minim de 2V). Dac una din intrri se afl pe 0 logic atunci jonciunea EB

109

Circuite numerice
corespunztoare a lui T1 este deschis i potenialul punctului P este VP=0,7V. Acest potenial este insuficient pentru deschiderea lui T2 i T3 (ar fi necesar ca VP s fie 1,4V) deci T2, T3 sunt blocai, ceea ce nsemn c potenialele lui Q i R sunt egale cu 0. Potenialul lui M este ridicat, T4 conduce i, deoarece T3 este blocat, ieirea se afl la un potenial ridicat corespunztor nivelului logic 1. Tensiunea de ieire n acest caz are valoarea:

VoutM = VCC - VBEsatT4 - R2IB4 - VD = 3,6V (pentru VCC = 5V)

Curentul de intrare corespunztor acestei situaii:

(5.5)

IinL =

VCC VBET 1 VinL 5 0,65 0,4 , mA = 1 mA 16 4K R1

(5.6)

Se poate considera c o intrare aflat n 0 logic extrage din circuit un curent maxim de 1,6mA (notat IinL sau IIL) valoare important pentru aprecierea numrului de intrri de acelai tip care pot fi comandate de o ieire a altui circuit similar. Se observ c T3 i T4 din etajul de ieire conduc pe rnd, funcionarea numindu-se n contratimp. Asociind la intrare o tensiune mai mic de 0,7V nivelului logic 0 i o tensiune la ieire mai mare de 2,4V nivelului logic 1, rezult c acest circuit asigur la ieire un 1 logic dac cel puin una din intrri se afl pe 0 logic. Reunind concluziile celor dou situaii prezentate mai sus (cazul A i cazul B), rezult c acest circuit realizeaz funcia logic I - NU. Structura prezentat st la baza familiei logice TTL, avnd codul comercial 74XX sau 54XX pentru seria militar. Poarta I-NU cu 2 intrri este considerat structura fundamental a familiei logice TTL, concretizat n circuitul 400 (4 pori I-NU cu cte 2 intrri). Alte circuite uzuale sunt: 404 - 6 inversoare; 408 - 4 pori AND cu cte 2 intrri; 401, 410 - 3 pori NAND cu cte 3 intrri; 411 3 pori AND cu cte 3 intrri; 420 - 2 pori NAND cu cte 4 intrri; 430 - o poart AND cu 8 intrri; etc. 5.3.2. Parametrii i caracteristicile porii TTL standard 5.3.2.A. Caracteristica de transfer Fie o poart cu n intrri din care n-1 la 1 logic iar pe intrarea n se aplic un potenial cresctor de la 0V . Caracteristica de transfer (dependena tensiunii de ieire de tensiunea de intrare) reprezentat n figura 5.7 pune n eviden urmtoarele situaii:

110

Circuite numerice

4 3 2

V0 A

B C

Regiunea AB: corespunde unei tensiuni de intrare mai mic dect o tensiune de deschidere. Ieirea se afl la un potenial ridicat i depinde foarte puin de sarcin (de ncrcare). Starea tranzistoarelor este: T1 saturat, T2 blocat, T3 blocat, T4 saturat.

Regiunea BC: este caracterizat de o tensiune de intrare cuprins ntre una i dou tensiuni de deschidere, T2 ncepe s conduc i deci s amplifice, amplificarea etajului cu T2 fiind 1 D E Vi R a 2 ; R3 0,6 1,2 1,8 2,4 (5.7) Figura 5.7. Caracteristica de transfer a T4 lucreaz ca repetor iar T3 este blocat. Deoarece T4 este porii TTL standard polarizat n regiunea activ normal, el amplific, mrimea amplificrii regsindu-se n panta caracteristicii pe segmentul BC. Deci avem situaia: T1 saturat, T2 conduce, T3 blocat, T4 conduce. Regiunea CD: are caracteristic faptul c tensiunea de intrare este mai mare dect dou tensiuni de deschidere; T3 ncepe s conduc, la ieire avnd loc o variaie rapid a tensiunii de ieire pentru o variaie mic a tensiunii de intrare. Scderea brusc a tensiunii de ieire Vo la creterea tensiunii de intrare are dou cauze care se cumuleaz:
1.intrarea n conducie a lui T3 determin scderea potenialului su de colector 2.intrarea n conducie a lui T3 modific amplificarea etajului cu T2 astfel:

a'

R2 ; R3||RinT3 < R3 a' > a R3||RinT 3

(5.8)

Creterea amplificrii de la a (relaia 5.7) la a' (relaia 5.8) se observ pe caracteristica de transfer, prin modificarea pantei pe segmentul CD. Pe aceast poriune a caracteristicii T2, T3 i T4 conduc n regiunea activ normal ceea ce determin apariia unei bucle de reacie pozitiv avnd urmtoarea cale: colectorul lui T2, baza lui T4, dioda din colectorul lui T3, emitorul lui T2. T1 se afl de asemenea n regiunea activ normal. Dac semnalul aplicat la intrare rmne un timp ndelungat n domeniul corespunztor regiunii CD a caracteristicii pot s apar oscilaii de nalt frecven. n acelai timp pentru Vin 15 , V crete i consumul de la sursa de alimentare, toate tranzistoarele fiind active.

Regiunea DE: corespunde unor tensiuni de intrare mai mari de 2V. Tranzistorul T1 conduce invers, T2 conduce, T3 saturat, T4 blocat. Tensiunea de ieire este constant i aproximativ egal cu o tensiune CE de saturaie VCEsatT3.
111

Circuite numerice

5.3.2.B. Nivele logice Nivelele logice sunt reprezentate prin diagrama din figura 5.8. O ieire aparine intervalului de valori ce poate fi recunoscut de intrri. Exist o rezerv care se numete margine de zgomot. Limitele pentru care o tensiune este valid, fiind recunoscut ca aparinnd unei anumite valori logice sunt identificate prin indici care precizeaz dac se refer la intrare sau ieire i nivelul logic pentru care este definit. 5.3.2.C. Caracteristica de intrare

2,4 2 0,8 0,4

V0

1 0
4,5 5 5,5

VOHmin VIHmin
VILmax

VOLma Vi

Figura 5.8. Nivele de tensiune asociate In figura 5.9 este prezentat caracteristica de valorilor logice pentru poarta TTL intrare tipic, curentul de intrare (Iin) n funcie de tensiunea de intrare (Vin). Punctele A, B, C, D, E de pe aceast caracteristic corespund celor similare de pe caracteristica de transfer. Un potenial sub 0,65 V pe intrarea A sau B (regiunea AB) va produce un curent care va curge de la sursa Vcc prin rezistorul R1, jonciunea baza emitor a tranzistorului multiemitor i ieirea sursei de semnal (figura 5.5):

-IIL = (Ec - VBET1 - VinL) / R1

n care Vin este tensiunea la intrarea A sau B.

(5.9)

IIN [mA] 0,4 0,65 1,3 0 0,2 0,4 0,6 0,8 1 1,2 1,4 D 2 IIH E 3 VIN [V]

IIL

Figura 5.9. Caracteristica de intrare a unui circuit TTL

112

Circuite numerice
Pentru Vcc=5V, VBE=0,65V, VinL=0,4V, R1=4K se obine IIL =-1mA. n cele mai nefavorabile condiii de funcionare trebuie s avem : IIL< 1,6mA. n aceast regiune se gsete punctul de funcionare corespunztor lui 0 logic la intrare. Pentru valori ale tensiunii de intrare cuprinse n regiunea AB, tranzistoarele T2, T4 sunt blocate, iar tranzistorul T3 este saturat. Tensiunea la ieire este independent de cea de la intrare i are valoarea constant (regiunea AB): VOH = Vcc - VD - VBET4 = 3,7 V (5.10) Pentru tensiuni de intrare 0,65V < VIN < 1,3V (regiunea BC din caracteristica de intrare), tranzistorul T2 ncepe s conduc, T4 rmne blocat, iar n baza tranzistorului T2 se injecteaz un curent de valoare mic I1 (figura 5.10), T2 are o amplificare redus ( R2 / R3 ), iar variaia tensiunii la ieire este lent (regiunea BC). Curentul de intrare scade ctre zero.
VCC R1 R1 IIL VIL T1 T2 VIH II I1 T1 T2 R2

VCC

R3

Figura 5.10. Circuitul de intrare Pentru tensiuni de intrare mai mari de 1,3 V (regiunea CD), tranzistorul T4 intr n conducie untnd rezistena echivalent din emitorul lui T2 i astfel amplificarea acestuia crete. Pe msur ce ne apropiem de punctul D, tranzistoarele T2 i T4 se satureaz, iar tensiunea la ieire ncepe s se limiteze. Curentul de intrare se apropie rapid de valoarea zero. Pentru tensiuni de intrare mai mari de 1,5 - 1,6V (regiunea DE), tranzistoarele T2, T4 sunt saturate, T3 este blocat, iar jonciunea emitor-baz a tranzistorului multiemitor T1 este blocat. Curentul de intrare devine pozitiv i crete lent cu tensiunea de intrare. Dac celelalte intrri ale tranzistorului multiemitor T1 sunt lsate n gol sau au un nivel mai mare 1,5V - 1,6V, curentul pe o intrare, IIH , se nchide prin baza tranzistorului T4, iar dac cel puin o intrare este legat la mas, acest curent devine curent de colector pentru tranzistorul T1. Curentul IIH depinde de R1 si de h21eT1. Pentru tensiuni de intrare ridicate ( VIH ), consumul de curent al intrrilor legate mpreun crete cu numrul acestora.

113

Circuite numerice

5.3.2.D. Caracteristica de ieire S-a artat c dac cel puin pe una din intrrile circuitului integrat se aplic o tensiune cobort, T4 este blocat, iar T3 este n conducie. n acest caz, variaia tipic a curentului de ieire (IO) n funcie de tensiunea de ieire (VO) pentru nivel ridicat la ieire, arat ca n figura 5.11. Pentru regiunea AB, T4 este blocat iar T3 este saturat. Curentul furnizat de tranzistorul T3 este:

IO =
IO [mA]

VCC VO VD VBET 3 VCC VO VD VCEsatT 3 + R2 R4

VOH (IOH = 0,4 mA)

(5.11)

VD= Pentru VCC=5V, UBET3 = 0,65V, VO = 0V, VCEsatT3 E = 0,3V, R1 =4K, se obine VO curentul de scurt-circuit IOS = 31 C D mA. 0 n cazul condiiilor cele 18 1 2 3 4 [V] 10 IOS mai defavorabile, valorile B standard pentru IOS sunt 20 0 la intrare cuprinse n intervalul 30 20mA<IOS<55mA. Curentul IOS A este disponibil atunci cnd Figura 5.11. Caracteristica de ieire a porii ieirea tranziteaz din nivel TTL standard pentru nivel ridicat la ieire cobort n nivel ridicat, pentru a ncrca capacitatea de ieire. Pentru regiunea BC, T4 rmne blocat, n schimb T3 nu mai este saturat, ci se afl n conducie. Curentul la ieire are expresia:

IO = IET 3 = (h21eT 3 + 1 )IBT 3 =

(h21eT 3 + 1 )(VCC VBET 3 VD VO ) R2

(5.12)

n acest caz, valoarea curentului furnizat de tranzistorul T3 n conducie trebuie s fie mai mare de 0,4mA (IOH>0,4 mA) pentru a putea comanda 10 pori, fiecare cu IIH=40A. Curenii de intrare sunt reprezentai n figura 5.12.a. Este necesar ca VOH>2,4V. Pentru tensiuni de ieire negative aplicate la ieire se regsete caracteristica diodei parazite colector-substrat a tranzistorului T3.

114

Circuite numerice

R2

T2

R3

Dac se crete tensiunea de ie ire peste VCC VCC 3,6V, curentul de ieire scade R4 R1 R4 n valoare absolut, dup I care crete lent n sens invers (pozitiv); la tensiuni T4 T4 cuprinse ntre 15 i 20V are IIH T2 IIL IOH loc strpungerea sau a diodei tranzistorului T 3 I D. IIH T3 T3 IIL Dac pe intrrile IOH circuitului integrat se aplic R3 simultan o tensiune ridicat, se s-a artat c T3 blocheaz, iar T4 intr n a. b. conducie. n acest caz Figura 5.12. Circuite de ieire pentru poarta TTL caracteristica de ieire arat a - pentru curentul IOH ; b - pentru curentul IOL. ca n figura 5.13. n regiunea AB a caracteristicii, tranzistorul T4 rmne saturat, curentul de baz fiind dat de expresia:

IBT 4 =

VCC 3 VD VCC VD VCEsatT 2 VD R1 R2 R3

(5.13)

n care tensiunile baz-emitor ale tranzistoarelor T2 i T4 n conducie direct i baz-colector a tranzistorului T1 n conducie invers s-au nlocuit cu tensiunea de deschidere VD. Pentru VCC = 5V, VD = 0,65V, UCEsatT2 =0,3V, R1=4k, R2=1,6k, R3=1k se obine IBT4 = 2,4 mA.

IO [mA] 50 40 30 B C 1 la intrare

20 Din caracteristica din figura 5.13 UO UOL se determin tensiunea la ieire VOL IOL 10 [V] A pentru un curent IOL=16mA (pentru a putea absorbi curenii de intrare a 10 0,5 1,5 1 pori, fiecare cu IIL=1,6mA - figura 5.12); trebuie ca s se obin o Figura 5.13. Caracteristica de ieire a unui circuit TTL pentru nivel cobort tensiune de ieire UOL < 0,4 V.

5.3.2.E. Fan-out-ul

115

Circuite numerice

Fan-out-ul reprezint numrul maxim de intrri ce pot fi comandate simultan de ieirea unei pori de acelai tip. O intrare de poart se numete sarcin unitate. Capacitatea de ncrcare a unei pori este indicat prin numrul de sarcini unitare care pot fi comandate n acest mod: -pentru ieire n 0 logic fan-out-ul este: I 16mA NL = OL max = = 10 uniti = 10intrri (5.14) IIL max 16 , mA -pentru ieire n 1 logic fan-out-ul este: I 08 , mA NH = OH max = = 20 uniti = 20 intrri (5.15) 004 , mA IIH max

Valori garantate la ieire pentru 0 5 4 3 2 1

VO [V]

VCC = 5V fan - out = 0 Zon interzis de garanii

25 C 55 C

125 C

Zon interzis de garanii Valori la intrare pentru 0

Valori garantate la ieire pentru 1

Valori permise la intrare pentru 1

Figura 5.14. Influena temperaturii asupra caracteristicii de transfer Observaii: 1.Fan-out-ul poate fi limitat i datorit degradrii unor parametri dinamici; 2.Exist pori cu fan-out mai mare dect seria standard: circuite de tip buffer sau circuite tampon; 3.Numrul de pori comandate afecteaz timpul de propagare al informaiei logice i gradul de saturare a lui T3.

116

Circuite numerice

5 4 3

VO [V]

t = 25 C N = 10 5,0 V

5.3.2.F. Influena temperaturii i a tensiunii de alimentare asupra caracteristicii de transfer

Caracteristicile circuitului TTL standard depind de temperatur i 4,5 V 2 de tensiunea de alimentare. Acest fapt 1 este exemplificat n figura 5.14 (influena temperaturii) i 5.15 (influena tensiunii de 0 1 2 3 V1 [V] alimentare) n legtur cu caracteristica de Figura 5.15. Influena tensiunii de transfer. alimentare asupra caracteristicii de Variaia tensiunii transfer de alimentare determin modificarea caracteristicii de transfer (figura 5.15). Modificarea este mai important pentru nivele mici la intrare, deoarece n acest caz tensiunea de ieire depinde direct de tensiunea de alimentare. Pentru nivele mari la intrare, tensiunea de ieire este tensiunea de saturaie a tranzistorului T3 i nu depinde de tensiunea de alimentare. Se observ de asemenea c modificarea temperaturii determin o deformare a caracteristicii standard (figura 5.15); indiferent de condiii, dac acestea se ncadreaz n gama permis, nivelele de tensiune trebuie s se ncadreze la rndul lor n domeniul de tensiuni permise. 5.3.2.G.Marginea de zgomot Marginea de zgomot reprezint diferena dintre valorile tensiunilor garantate pentru strile logice ale unui circuit logic care comand i valorile tensiunilor permise ale unui circuit de acelai tip comandat avem marginea de zgomot: ,V (5.16) pentru 1 logic: M H = VOH min VIH min = 2,4 2 = 04 pentru 0 logic: M L = VIL max VOL max = 0,4 08 , = 0,4 V (5.17)

Observaie: n regim dinamic marginea de zgomot se stabilete dup alte criterii, avndu-se n vedere energia minim la care circuitul poate rspunde. 5.3.2.H.Timpul de propagare

117

Circuite numerice

Pentru evaluarea vitezei de comutaie a unei pori se definesc urmtorii timpi (figura 5.16): tpHL - timpul de propagare a semnalului pentru comutarea ieirii din starea 1 n starea 0 logic tpLH - timpul de propagare a semnalului pentru comutarea ieirii din 0 n 1 logic Pentru VCC= 5V, T = 25 C i o ncrcare a ieirii cu 10 intrri TTL, avem tpHL= 8ns, tpLH = 12ns. Pentru un circuit TTL se definete un timp de propagare mediu:
0

tpd = ( tpdHL + tpdLH ) / 2

n mod uzual tpd=10 ns.

(5.18)

Timpii de propagare depind puternic de sarcin i mai puin de temperatur i de tensiunea de alimentare .

U = 3,5 V 0,9 U 0,1 U 0,2 3,5 1,5 0,2

VI [V]

tw t tr tpdHL tf tpdLH

t
Figura 5.16. Definirea timpilor de propagare

5.3.2.I. Puterea disipat

118

Circuite numerice
Curentul absorbit de la sursa de alimentare pentru o poart se msoar n condiiile unui semnal de intrare cu un factor de umplere de 50% i o frecven suficient de mic pentru a nu lua n considerare i consumul suplimentar din timpul comutaiei. Pentru un circuit CDB 400E (4 pori NAND) ICCmediu= 8mA, deci puterea disipata pentru VCC = 5V, este 40mW / 4pori=10mW / poart. Pentru un circuit cu patru pori calculul este urmtorul:

ICCL =12mA; ICCH = 4mA; pentru un factor de umplere de 50% => ICC = ( ICCL + ICCH ) / 2 = 8mA
Deoarece VCC = 5V => P = 5V x 8mA = 40mW Deci puterea disipat pe poart este Pd / 4 = 10mW. (5.19)

V0 [V] 5V

ICC [mA] 40mA 20mA

100

200

t [ns]

t [ns]
Figura 5.17. Variaia consumului de curent n timpul comutaiei pentru o poart TTL Datorit ieirii n contratimp a porii TTL ea poate comanda sarcini capacitive importante, echivalente cu 10 intrri. O situaie aparte apare cnd tensiunea de intrare scade brusc la 0, cnd T2 se blocheaz i n colectorul su, deci n baza lui T4, apare un salt de tensiune de aproximativ 0,7V. O eventual sarcin capacitiv determin meninerea tensiunii de ieire la valoarea sczut de 0,1 - 0,2V. n acest fel tranzistorul T4 se satureaz rapid i curentul su de emitor are valoarea limitat numai de R4, aceast valoare fiind de 38mA. Aceast valoare a curentului tranzitoriu ncarc rapid capacitatea de sarcin comutnd ieirea n 1 logic; T4 intr n conducie nainte ca T3 s ias din saturaie i de aceea o parte important a curentului de emitor a lui T4 va fi deturnat n T3, contribuind la

119

Circuite numerice
ncrcarea sarcinii capacitive. Acest curent de valoare mare apare la tranziia din 0 n 1 la ieire i trebuie asigurat de sursa de alimentare. Aceasta conduce la creterea consumului n regim dinamic. Curentul mediu absorbit de la surs crete la o valoare de dou - trei mai mare atunci cnd frecvena de lucru crete de la valori joase la valori de ordinul a civa MHz. Modul de variaie a curentului absorbit depinde de tipul porii i de sarcina capacitiv. Pot s apar vrfuri de curent de aproximativ 40mA cu durata cuprins ntre cteva ns i cteva zeci de ms. O variaie tipic este prezentat n figura 5.17. 5.3.2.J. Temperatura de lucru i tensiunea de alimentare Pentru seria comercial cu sufixele E i P (seria TI 74xx) tensiunea de alimentare este cuprins n domeniul 4,75 5,25V , iar temperatura de lucru este n domeniul 0 70 C. Pentru seria militar cu sufixele EM i PM (seria TI 54xx) tensiunea de alimentare este cuprins n domeniul 4,5 5,5V iar temperatura de lucru este n domeniul -55 125 C. 5.3.2.K. Probleme specifice ale circuitelor TTL Utilizarea corect a circuitelor TTL implic cunoaterea i respectarea unor reguli specifice. Intrrile neutilizate trebuie meninute la o tensiune corespunztoare lui 1 logic, n scopul mbuntirii timpului de propagare i creterii imunitii la zgomot. Dei practic o intrare TTL poate fi lsat n aer fiind considerat 1 logic, n aplicaii este recomandabil ca acestea s fie conectate: - la o surs de tensiune independent sau de alimentare; - la o alt intrare, n paralel cu aceasta; - la o ieire aflat permanent n 1 logic. O intrare lsat n gol adaug capaciti parazite a cror ncrcare i descrcare produce ntrzieri la intrare i la ieire i creterea timpilor de propagare. Conectarea la mas a intrrilor unor pori I - NU i la +VCC a intrrilor unei pori SAU-NU se folosete, atunci cnd este posibil, n scopul reducerii consumului prin evitarea tranziiilor parazite la ieire. Este necesar ca n cazul circuitelor TTL s se asigure filtrarea surselor de alimentare (minim 100nF la 10 pori i 100F la 10 chip-uri). Circuitul de mas trebuie s fie riguros proiectat avnd n vedere circulaiile mari de curent care pot s apar. Se va evita paralelismul traseelor i se vor evita conexiunile cu fir mai lung de 50cm. 5.3.3. Alte pori logice TTL

120

Circuite numerice
Circuitul standard TTL prezentat, avnd funcia logic I - NU, st la baza realizrii tuturor celorlalte funcii logice. Dup cum se tie o funcie logic poate fi implementat cu mai multe tipuri de pori logice, conversia de la un mod de exprimare la altul fcndu-se cel mai simplu cu ajutorul legilor lui DeMorgan. n unele cazuri nu este ns avantajoas soluia care se obine prin acest procedeu deoarece configuraia rezultant determin timpi de propagare mari, prefernduse structuri elementare obinute doar prin modificri minime ale configuraiei standard. Realizarea de pori SAU n tehnologia TTL , de exemplu, folosind pori I, I - NU i NU nu este satisfctoare deoarece apar timpi de propagare importani i incompatibiliti fa de circuitele logice de acelai rang. De aceea, s-au conceput structuri SAU prin modificarea configuraiei TTL standard. Un exemplu de poart SAU - NU este prezentat n figura 5.18. Funcia logic SAU se asigur printr-o conexiune cablat (SAU cablat) la nivelul tranzistoarelor T2. Funcia logic este realizat prin conectarea n paralel a tranzistoarelor T2, acestea comandnd etajul de ieire T3, T4.

R 1A

R2

R 1B

R4 T3

+ VCC

A B

T2A T1A
R3

T2B T1B

D y =A +B

T4

Figura 5.18. Exemplu de poart TTL SAU-NU Pentru obinerea mai multor intrri se pot utiliza tranzistoare multiemitor n locul lui T1A i T1B. n aplicaiile n care sunt necesare intrri de expandare se pot utiliza comenzi externe aplicate n colectoarele (pentru o comand de tipul X ) sau n emitoarele tranzistoarelor T2 (pentru o comand de tipul X). Dac se dorete o inversare suplimentar se intercaleaz un etaj inversor ntre primul i al doilea tranzistor.

5.3.4. Circuit TTL Trigger-Schmitt

121

Circuite numerice
Porile rapide atacate pe intrare cu tensiuni avnd fronturi lente pot genera la ieire semnale false. Pentru un semnal de intrare cu fronturi lent variabile pot s apar oscilaii ca n figura 5.19. Aa cum s-a artat, pentru tensiuni de intrare cuprinse n intervalul 0,8 2V etajul TTL este instabil i pot s apar oscilaii datorit comportrii ca amplificator cu reacie pozitiv a etajelor T2, T3, T4. n cazul unor fronturi lente se utilizeaz circuite cu caracteristic de transfer de tip trigger Schimtt; la intrarea acestor circuite se intercaleaz un circuit formator de impulsuri. Existena unui astfel de circuit determin mrirea marginii de zgomot de

Uin

t Uout

R1

R5

R6

R7 T7

R2

R4 T4 T2 D T3

+ VCC

Figura 5.19. Tranziii parazite la ieirea unei pori TTL

T6 A B C D

T1

T5 R9 R8

R3

Figura 5.20. Circuit TTL cu intrri triggerate curent continuu. Un astfel de circuit este circuitul 413 care conine dou pori INU cu cte 4 intrri triggerate. El este caracterizat de o stabilitate termic foarte bun, sub 1%, pentru un domeniu de temperaturi cuprins ntre -55C i +125C. Structura unei astfel de pori este prezentat n figura 5.20. Histerzisul este obinut cu ajutorul etajului realizat cu T5 i T6, care reprezint o configuraie de trigger Schmitt. Etajul cu T7 asigur marginea de zgomot necesar pentru comanda etajului de ieire.

122

Circuite numerice
Datorit reaciei pozitive circuitul are 4 praguri diferite pentru frontul pozitiv, respectiv 2 UH= 0,8V negativ. Caracteristica sa de transfer este de tipul cu histerezis i este 3 prezentat n figura 5.21. Tensiunea de histerezis 1 VI [V] UH este de aproximativ 0,8V. Aplicaiile se 0,8 1,6 2,4 bazeaz pe faptul c Figura 5.21. Caracteristic de transfer ieirea acestui circuit de tipul cu histerezis comut rapid atunci cnd tensiunea de intrare atinge pragurile de basculare astfel nct semnalul lent variabil aplicat la intrare este format (i inversat din punct de vedere logic) ca semnal dreptunghiular la ieire.

V0 [V]

5.3.5. Subfamilia TTL rapid Exist mai multe tipuri de pori logice care se deosebesc n principal prin compromisul realizat ntre puterea disipat pe poart i timpul de propagare. Poarta standard care a fost prezentat pn acum are un consum mediu de 10mW/poart i un timp mediu de propagare tp = 10ns. Pentru a micora puterea consumat, n defavoarea ns a timpului de propagare, se pot crete valorile rezistenelor (situaie n care scade puterea disipat pe fiecare element al structurii); dac se urmrete reducerea timpului de propagare se pot micora valorile rezistenelor (situaie n care crete ns puterea disipat).

123

Circuite numerice
Atunci cnd este important viteza de lucru, n afar de micorarea valorilor rezistenelor i de utilizarea diodelor de limitare la intrare, circuitului standard i se mai aduc dou mbuntiri: 1. nlocuirea tranzistorul T4 cu un repetor pe A emitor n configuraie Darlington; Vin 2. nlocuirea rezistenei B din emitorul lui T2 cu o rezisten neliniar. Efectele celor dou modificri sunt prezentate n continuare.

R1 2,4k
P

R2 800 M T6 R6 3k5 IB3 R5 250

R4 60 T4

+ VCC

Q
T1

T2 N R3 500

T3

Vout

D1

D2

T5 IE 5

1) Jonciunea EB a lui T6 ndeplinete acelai rol cu al diodei D de la o poart Figura 5.21. Structura porii TTL rapide standard, avnd rolul de a bloca T4 atunci cnd T3 conduce ctre saturaie. Grupul T4 - R6 - T6 constituie o structur Darlington care are o rezisten de ieire mai mic dect cea a circuitului standard ceea ce determin o cretere a vitezei de rspuns a porii deoarece, n cazul unei rezistene de ieire mai mici, orice capacitate care unteaz ieirea este ncrcat mai rapid prin rezistena de ieire redus a grupului Darlington. Tranzistorul T4 nu se satureaz niciodat deoarece jonciunea sa CB nu poate fi polarizat direct pentru c tensiunea CE a lui T6, care conduce, nu poate fi dect pozitiv. Structura Darlington poate avea diverse configuraii particulare, diferite de cea prezentat: cu rezistor de colector separat pentru T6 sau cu rezistorul R6 conectat ntre emitorul lui T6 i emitorul lui T4. 2) nlocuirea lui R3 = 1K n varianta standard, cu grupul R3 - R5 - T5 determin un comportament de rezisten neliniar a crei valoare se modific cu tensiunea. Acest fapt confer etajului performane ridicate de vitez. Pentru a explica funcionarea acestui ansamblu vom analiza caracteristica curent-tensiune a acestuia prezentat n figura 5.23. Considerm situaiile prezentate n continuare.

124

Circuite numerice
a) Presupunem mai nti c T3 conduce la o tensiune BE aproximativ egal cu 0,65V i intr n saturaie la 0,75V. Se constat c rezistena neliniar extrage mai puin curent din emitorul lui T2 dect ar face o rezisten standard de 600 (pentru familia rapid). n acest fel T5 apare ca o rezisten mai mare de 600 ceea ce are ca urmare o mai

IE 5

V = RI ( fr T5 ) V = f(I) cu rezisten neliniar format cu T5 VBE 3 [V] 0,4 0,8

Figura 5.23. Caracteristica I-U pentru cazul cu i fr rezistena neliniar

rapid comutaie a lui T3 la intrarea n conducie. b) Atunci cnd T3 conduce, curentul su de baz este mai mare dect cel de la saturaia incipient, indiferent de sarcin. Surplusul de curent determin acumularea de sarcini suplimentare n baz ceea ce necesit un timp de evacuare a acestora mai mare la comutarea invers. Intrarea lui T3 n saturaie determin ca tensiunea BET3 s depeasc 0,75.. 0,8V (vezi caracteristica desenat), situaie n care rezistena neliniar extrage mai mult curent din baza lui T3, grupul realizat cu T5 comportndu-se ca o rezisten mai mic de 600. Are loc astfel o limitare a surplusului de curent din baza lui T3. c) n lipsa rezistenei neliniare creterea temperaturii determin ca T3 s lucreze la saturaie mai profund, ceea ce conduce la creterea timpului de comutare invers. Creterea gradului de saturare a lui T3 are dou cauze independente: - odat cu creterea temperaturii scade UBE3 i crete curentul de baz a lui T3; - cu creterea temperaturii, crete amplificarea n curent a lui T3, astfel nct la un curent de baz IB3 fix tranzistorul intr mai profund n saturaie. Introducerea rezistenei neliniare are ca efect extragerea unui curent mai mare, pstrnd IB3 constant ( T crete, VBE5 scade, IB5 crete, IC5 crete ). Diferenele dintre caracteristicile de transfer cu i far rezisten neliniar sunt prezentate n figura 5.24.

125

Circuite numerice
Panta curbei (a) V0 [V] ntre punctele 1 i 2 (pentru cazul standard, cu R3) este dat de 4 TTL R2/R3 din raportul 1 rapid configuraia standard 3 2 deoarece n acest regim T2 conduce n regiunea 2 (a) (b) activ normal i TTL amplific: punctul 1 1 standard marcheaz deschiderea Vi [V] lui T2 iar punctul 2 marcheaz deschiderea 2 3 1 lui T3. Figura 5.24. Caracteristica de transfer n circuitul TTL pentru o poart TTL standard (a), rapid rezistena neliniar respectiv rapid (b) nu asigur scurgerea curentului din T2 pn la deschiderea lui T3 astfel nct T2 i T3 se deschid simultan i deci regiunea 1-2 lipsete n acest caz. Se mpiedic astfel intrarea prematur n conducie a lui T2. Forma mai abrupt a caracteristicii de transfer permite o tranziie ntre nivelele logice de la ieire pentru o variaie mult mai mic a tensiunii de intrare, ceea ce constituie un important avantaj din punct de vedere al zgomotului. Dezavantajul principal l constituie consumul de putere mrit fa de varianta standard. 5.3.6. Familia TTL Schottky Pentru micorarea timpilor de propagare printr-o poart logic sunt posibile dou soluii: 1. Reducerea duratei de via a purttorilor minoritari; 2. Evitarea saturrii. 1. Reducerea duratei de via a purttorilor minoritari se obine n general prin doparea siliciului cu aur. Doparea este ns neselectiv astfel nct toate tranzistoarele de pe chip devin tranzistoare de comutaie, inclusiv T4 care nu ajunge niciodat la saturaie. Aceasta determin creterea curentului de recombinare ceea ce are ca efect pozitiv micorarea factorului de amplificare al tranzistoarelor i micorarea timpilor de comutare prin reducerea timpului de stocare a purttorilor. 2. Evitarea saturrii este posibil prin mai multe soluii dintre care cea mai utilizat const n nlocuirea tranzistoarelor bipolare cu tranzistoarele Schottky, generndu-se astfel familia logic TTL Schottky. De asemenea, tot pentru

126

Circuite numerice
evitarea saturrii tranzistoarelor, acestea pot fi polarizate astfel nct ele s lucreze n clasa A (aa cum se va vedea la familia logic ECL). Subfamilia TTL Schottky este recunoscut dup litera S intercalat n codul de identificare al circuitului: 54SXX pentru seria militar i 74SXX pentru seria comercial. Aceast subfamilie TTL este o subfamilie logic nesaturat al crei avantaj principal este acela c se aplic structurii clasice fr modificarea regulilor de funcionare. Folosind o diod Schottky ntre colectorul i baza unui tranzistor, Tranzistor prin reacia negativ care apare de la ieire ctre intrare, se mpiedic S chottky intrarea tranzistorului n saturaie. Prin intrarea n conducie a diodei, colectorul tranzistorului nu va avea niciodat un potenial suficient pentru polarizarea direct a jonciunii CB. Figura 5.25. Tranzistor Schottky deci

UCE = UDSchottky + UBE = (0,3 0,4 V ) + (0,7 08 , V)

(5.20)

UCE 03 , 0,4 V > UCEsat = 0,2 V la Si

+ VCC

(5.21)

A Uin B

D1

Se obine astfel o mic orare a timpului de R1 R2 R4 t care ajunge la 3ns propagare pd 2k8 900 50 (fa de 10ns la TTL standard). Aceast reducere se face pe M T6 P seama micorrii (eliminrii) T4 timpului de stocare. Puterea R6 disipat pe poart este de Q 1k 20mW. Uout T2 Dioda Schottky, folosind T1 pentru conducie purttorii N T3 majoritari, nu are sarcin R5 stocat, timpii de stocare fiind R3 250 prin urmare foarte redui. 500 D2 Tensiunea, n conducie direct, T5 pentru o diod Schottky este mai mic de 0,45V, mai puin dect este necesar unei jonciuni semiconductoare s se deschid. Figura 5.26. Structura porii TTL Schottky Structura unei pori TTL Schottky este prezentat n figura 5.26. Ea are implementate i mbuntirile prezentate n cazul familiei TTL rapide (HTTL). Trebuie fcut observaia c tranzistorul T4 nu este tranzistor Schottky, deoarece el nu lucreaz n regim de saturaie.

127

Circuite numerice
5.3.7. Porile logice cu colectorul n gol Porile logice cu colectorul n gol au o serie de particulariti generate de comportarea necorespunztoare a porilor standard n anumite +Vcc R R situaii, cum ar fi conectarea a dou sau mai multe ieiri n paralel (figura 5.27). Aceste pori nu sunt adaptate unei astfel de funcionri datorit 130 130 impedanelor mici de ieire. Dac considerm dou pori cu ieirile conectate n paralel se T4 T4 constat simplu c pot s apar situaii catastrofice. Dac ieirile sunt simultan 0 sau simultan 1 atunci funcionarea circuitelor este corect. Dac una din ieiri este n 0 logic i una n 1 logic are loc practic punerea la mas a tranzistorului T4' (T3' fiind deschis sau D D chiar saturat, curentul prin R', T4' i D' are o valoare mare, aproximativ 40mA). T3 T 0 1 3 Pentru a cupla n paralel ieirile mai multor pori se utilizeaz circuitul de tip colector n gol (figura 5.28). n acest scop s-a eliminat etajul repetor T4. n colectorul lui T3 se plaseaz extern o rezisten de sarcin care poate fi comun mai multor circuite. Porile cu colector n gol se simbolizeaz cu un * la ieire. Figura 5.27. Conectarea n Rezistorul RL se determin din urmtoarele condiii: paralel a dou etaje de ieire a) RLmax se determin din condiia ca tensiunea de ieire pentru 1 logic, V0H 2,4V. b) RLmin se determin din condiia ca V0L < 0,4V. Trebuie s se in seama i de curenii debitai de porile conectate n paralel i de curenii absorbii de porile comandate. Dac notm cu m numrul de pori a cror ieiri sunt conectate n paralel i cu n numrul de uniti de sarcin (de intrri) comandate atunci rezult:

+ VCC R1 A T1 B R3 R2 T2 T3

RL max =

VCC min V0H min (5.22) mIOH max + nIIH max VCC max V0L max I0L max nIIL max
(5.23)

RL min =

Figura 5.28. Poart TTL cu colectorul n gol Exemplu: n = 2; m = 4 RLmax = 2,2K;

Observaie: RLmin nu depinde de numrul de pori m cuplate n paralel deoarece situaia cea mai dezavantajoas pentru care se face calculul este atunci cnd numai o ieire este n 0. (5.24)

RLmin = 369

128

Circuite numerice

n = 2; m = 6 RLmax = 1,65K; RLmin = 369 n = 4; m = 4 RLmax = 2,24K; RLmin = 497

S-a considerat: VCC = 5V; I0Hmax = 250mA; I0Lmax = 16mA; IILmax = 1,6mA; IIHmax = 40A; V0Lmax = 0,4V; V0Hmin = 2,4V. n cazul unei ncrcri egal cu unitatea rezult RLmin = , caz n care, din considerente practice, se consider satisfctoare valoarea de 4K. Cteva aplicaii tipice sunt descrise n cele ce urmeaz. 1. Realizarea funciei logice I cablat. Considernd exemplul din figura 5.29.a se deduce uor c exist urmtoarea echivalare logic la ieire:

y = f(A,B,...,G ) = AB CDE FG = AB + CDE + FG

(5.25)

Circuitul realizeaz funcia I ntre ieirile porilor I-NU, respectiv funcia logic I-SAU-NU ntre grupurile de variabile de la intrarea porilor I-NU. Aceasta explic motivul pentru care aceast configuraie se mai numete SAU cablat (atunci cnd se face referire la intrri). Aplicaia prezentat este util atunci cnd se urmrete expandarea numrului de intrri fr adugarea de pori logice suplimentare. 2. Cuplarea bi sau multidirecional a mai multor pori pe o magistral comun.

+ VCC RL A B C D E F G A B C D E F G
a.

* *
Y

* *

I cablat Y

*
I cablat

b.

Figura 5.29.Configuraie I cablat, structura fizic (a) i echivalentul logic (b)

129

Circuite numerice
n practic sunt posibile situaii cnd se urmrete accesul controlat al unor semnale logice pe o linie comun de date (numit magistral sau bus) caz n care validarea se poate face prin comanda corespunztoare a porilor logice. O astfel de aplicaie este prezentat n continuare (figura 5.30). Se observ c n funcie de comanda E aplicat la ieire regsim un anumit semnal din cele de intrare. Sunt posibile cazurile: (5.26) 1. E1 = 1; E2 = 0 Y = A 2. E1 = 0; E2 = 1 Y = B Dac E1 = E2 , atunci 1. E1 = 0; E2 = 0 Y = "1" 2. E1 = 1; E2 = 1 Y = AB = A + B . E1, E2 se numesc intrri de validare (enable). Putem s plasm n acest fel, pe o linie comun de date, una din variabilele de intrare A sau B n funcie de comanda (de tip enable) aplicat. Aceiai funcie poate fi realizat i de porile cu ieire three-state. Dezavantajele circuitelor cu colector n gol sunt determinate de impedana de ieire mare n starea 1 (impedana fiind dat de rezistena din colectorul etajului de ieire) comparativ cu rezistena de ieire dintr-un repetor pe emitor n cazul configuraiei standard. Fronturile i timpii de propagare asociai sunt mari, n special la comutarea ieirii din 0 n 1. Rezult pe ansamblu o vitez mai redus fa de circuitele TTL standard i o imunitate sczut la zgomot. De asemenea, nu este de neglijat faptul c utilizarea corect a acestor pori necesit un rezistor extern calculabil de fiecare dat n funcie de condiiile concrete de lucru. 5.3.8. Subfamilia logic cu 3 stri O soluie pentru cuplarea mai multor pori n paralel n scopul transmiterii de valori logice (date) pe o magistral comun (bus) este oferit de o familie logic particular care prezint trei stri logice la ieire (three state). Cele trei stri sunt: 1 logic, 0 logic i starea de nalt impedan (high impedance, HZ) (5.27)

+ VCC RL A

E1

B * E2 Figura 5.30. Conectarea la o magistral comun de date

130

Circuite numerice
Configuraia unei pori TTL cu trei stri este prezentat n figura 5.31. n circuitul de ie ire al unei pori TTL R1 standard n permanen 4k unul din tranzistoare conduce. Dac s-ar A T4 putea bloca simultan ambele tranzistoare de T1 D ieire, atunci circuitul de T2 ieire ar putea fi izolat, f ( A,E ) iar impedana vzut y = f ( A, E ) dinspre ieire ar avea o H valoare mare. Aceasta L R3 ar determina un curent HZ HighZ 1k mic absorbit din etajul de ieire n starea de impedan ridicat, ceea D ce nu afecteaz E funcionarea corect a unui alt etaj de ieire Figura 5.31. Circuit TTL cu ieire three-state conectat cu ieirea pe aceiai linie. n acest mod circuitul dispune de trei stri: starea "0" , starea "1" i starea izolat sau de nalt impedan care las ieirea flotant atunci cnd tranzistoarele de ieire sunt blocate. Circuitul este prevzut cu o intrare de validare care este prioritar ( E ). ' Dac E = 0 atunci E = 1 (intrarea logic pe poarta I) iar dioda D este blocat i circuitul se comport ca un inversor pentru intrarea A. ' Dac E = 1 atunci E = 0, dioda D se deschide, tranzistorul T1 se ' satureaz, T2 i T3 sunt blocai, iar T4 este blocat deoarece datorit diodei D potenialul bazei sale coboar sub 0,7V. ntre ieire i mas exist o rezisten mare i spunem c circuitul prezint starea de impedan ridicat. Dac structurii de baz i se adaug mai multe intrri, se obine poarta I NU cu ieire cu trei stri. Pornind de la aceast configuraie se poate genera ntreaga familie logic cu trei stri.

R2 1,6k

R4 130k

+ VCC

E L L H

A L H X

Avantajele subfamiliei logice cu trei stri sunt:

131

Circuite numerice
-permite cuplarea n paralel a ieirilor fr dezavantajele ntlnite la familia cu colector n gol (rezistor extern); -ofer impedan mic de ieire n cele dou stri logice, similar cu porile TTL standard; -nu are nevoie de rezisten adiional; -n starea de nalt impedan nu ncarc circuitul cu care este cuplat. Observaie: ieirile a dou sau mai multe circuite de acest fel pot fi cuplate n paralel cu condiia ca numai o intrare de validare s fie activ la un moment dat (E1=0 i E20 sau invers, vezi figura 5.32).

S AU cablat A

E1
B C

f( A, B, C; E 1, E 2 )

E2

Figura 5.32. Aplicaie logic cu circuite TS

5.4. Familia logic ECL (cu cuplaj prin emitor)

Timpul de propagare relativ mare al porii TTL standard se datoreaz n principal comutaiei tranzistorului ntre regiunea se blocare i cea de saturaie. Comutarea ntre blocare i saturaie produce ntrzieri la ieirea din saturaie datorit timpului necesar pentru evacuarea sarcinii stocate. O soluie de accelerare a comutaiei ar putea fi folosirea regimului de curent al tranzistorului n comutaie, adic comutarea ntre regiunea de blocare i regiunea activ. Pentru structura clasic acest lucru este dificil de realizat deoarece, chiar pentru polarizri corespunztoare, la variaii mici ale tensiunii emitor-baz (variaie care se poate datora temperaturii sau dispersiei parametrilor) are loc trecerea rapid a tranzistorului ctre una din strile extreme, blocare sau saturare. O soluie mai eficient de a obliga tranzistorul s rmn n RAN indiferent de variaiile semnalului de intrare, n cazul structurii standard, const n introducerea unei reacii negative, prin utilizarea unei rezistene mari n emitor, rezisten ce poate fi cea oferit de un etaj repetor pe emitor sau un circuit n antifaz. Utilizarea unei rezistene mari n emitor are ns dezavantajul c, la intrarea tranzistorului sunt necesare nivele mari de tensiune pentru a asigura comutarea ntre regiunea de blocare i regiunea activ. O comutare ntre starea de blocare i regiunea activ normal i n acelai timp o variaie mic pentru semnalul de intrare care s determine comutarea ieirii, se obine cu ajutorul unui circuit ce nu comand blocarea sau deschiderea tranzistoarelor ci comut curentul de la un tranzistor la altul. Structura de baz este cea a unui amplificator diferenial. Deoarece emitoarele tranzistoarelor sunt conectate pe o rezisten comun de emitor (sau pe un generator de curent), familia logic generat se numete cu cuplaj prin emitor (emitter coupled logic - ECL). n aceast familie tranzistoarele sunt nesaturate i funcioneaz n clasa A.

132

Circuite numerice
5.4.1. Structura etajului diferenial Structura etajului diferenial este prezentat n figura 5.33. Baza tranzistorului T2 este meninut la o tensiune de referin fix VR. Atunci cnd VI > VR tensiunea de emitor crete deoarece: VE = VI - VBE1 i deci dac VBE1 = ct. , atunci Vi crete VE crete, adic T2 se blocheaz lsnd pe T1 s funcioneze n RAN. Cnd VI << VR, T1 este blocat i ntreg curentul circul prin T2. Evitarea intrrii simultane n saturaie a tranzistoarelor T1 i T2 se asigur prin alegerea corespunztoare a elementelor VR, RE i RC2 (T2 este polarizat astfel nct s lucreze n regim activ normal i nu la saturaie). Dac VI = VR + VCC atunci curentul prin cele R C2 R C1 dou tranzistoare este acelai, respectiv 1/2 din curentul maxim. O Vo1 Vo2 variaie a lui VI n jurul T1 T2 valorii de referin VR determin comutarea VI VR E curentului de emitor ntre T1 i T2. Variaia curentului prin RE n RE UR E timpul comutaiei este mai mic de 2% pentru un ciclu de comutaie complet; practic are loc o Figura 5.33. Etaj diferenial basculare a curentului ntre un tranzistor i altul, curentul total fiind relativ constant. Caracteristicile etajului diferenial au fost prezentate n capitolul 3.3.4 referitor la regimul de curent al tranzistorului bipolar n comutaie.

5.4.2. Configuraia ECL pentru funcia logic SAU/SAU-NU Funcia logic SAU se realizeaz prin conectarea n paralel a mai multor tranzistoare de intrare (T1, T1, T1) aa cum se observ n figura 5.34.

133

Circuite numerice

Ieirile logice sunt R C2 R C1 A+B+ T4 C A preluate din colectoarele 300 290 tranzistoarelor etajului BT3 diferenial prin etajele C repetoare T3 i T4. Acestea T1 T1 T1 T2 din urm realizeaz i o Vo1 A+ B+C Vo2 adaptare de sarcin, 1,775VFigura 5.35. Simbolul vR = determinnd impedane mici S AU S AUNU al por logic echivalent ii la ieire. Cele dou ieiri, din RE ECL din figura 5.34 colectoarele tranzistoarelor 1,5K 1,18K 1,5K T1 i T2 fiind complementare, A B C rezult c este disponibil simultan semnalul de ieire direct i cel negat (figura Figura 5.34.Structura fundamental a unei pori ECL tip SAU / SAU-NU 5.35). Sursa de tensiune de referin VR este stabilizat cu temperatura i, n variantele mai recente, este integrat pe acelai chip. Configuraia acesteia este prezentat n figura 5.36. Se observ c structura logic ECL este alimentat avnd colectoarele tranzistoarelor la mas i emitoarele conectate la borna negativ a sursei de alimentare (-VEE). Acest fapt determin urmtoarele avantaje: 1. Sursa de alimentare poate alimenta i alte circuite logice, iar comutaia acestora poate determina apariia unor cureni tranzitorii parazii. Aceti cureni creeaz pe inductana sau pe impedana finit a sursei de alimentare cderi de tensiune echivalente cu cele produse de un generator de zgomot nseriat cu sursa de alimentare. Analiza schemei arat c acest mod de alimentare permite o reducere a influenei curenilor parazii din montaj asupra ieirii cu aproximativ trei ordine de 3 mrime (10 ).

134

Circuite numerice
2. Dac scurtcircuitat la scurtcircuit se nchide avnd o valoare pericliteaz sursa de negativ ar fi la circuit la ieire ar tensiune de ieire s VR de ieire i un curent nchide prin Rc. ieirea este mas, curentul de pe o rezisten de 1,5K, rezonabil care nu alimentare. Dac borna mas, atunci un scurtdetermina ca ntreaga fie aplicat tranzistorului excesiv de mare s-ar rezistoarele de colector

R1 300 T5 R3 2K D1 D2

n funcie de valorile nominale ale rezistoarelor se pot obine scheme mai R2 rapide sau mai lente (cele rapide avnd i consum de putere 2K36 mai mare). Circuitele dezvoltate de firma logice ECL au fost MOTOROLA iar seriile comerciale sunt VE E = 5,2V notate: MECL, MECL I, MECL II, MECL III sau MECL 10K. Figura 5.36. Sursa de Dac se consider tranzistoarele tensiune de referin pentru blocate, la limita de intrare n conducie, circuitele ECL pentru o tensiune baz-emitor 0,7V, n regiunea activ normal pentru o tensiune baz-emitor de 0,75V i saturate pentru o tensiune baz-emitor mai mare sau egal cu 0,8V, atunci, n logic pozitiv, rezult urmtoarele nivele logice: V0H = - 0,9V V1L = - 1,43V (5.28) V1H = - 1,21V V0L = - 1,74V Se poate calcula marginea de zgomot pentru cele dou nivele logice. MH = V0H - VIH = - 0,9 - ( - 1,21 ) = 0,31V (5.29) ML = V0L - VIL = - 1,74 - ( - 1,43 ) = - 0,31V Exerciiu: S se determine punctele statice de funcionare ale tranzistoarelor structurii ECL. Circuitul prezentat realizeaz funcia SAU / SAU - NU n logica pozitiv , respectiv I / I - NU n logica negativ. Cnd ieirea este n 0 logic acestea nu trebuie s asigure curentul de polarizare pentru poarta care urmeaz. Curentul de intrare trebuie asigurat doar atunci cnd nivelul logic este 1, situaie n care se poate pune problema fan-outului. Pentru circuitele ECL, fan-out-ul depinde de marginea de zgomot acceptat. Aceast situaie nu apare la circuitul TTL standard deoarece ieirea acestuia se culege de pe un tranzistor saturat i tensiunea rmne aproximativ constant dac nu se depete fan-out-ul.

135

Circuite numerice
Impedana de ieire a unei pori ECL este mic (civa ohmi), fiind impedana de ieire a unui repetor pe emitor cu rezisten mic n baz. Dac capacitatea de VR = 1,32V sarcin nu este prea mare, VO ncrcarea, respectiv VIL= 1,43V VIH= 1,21V VI descrcarea unei eventuale capaciti de sarcin se face rapid, deoarece variaia de VOH= 0,9V tensiune din 0 logic n 1 logic este sczut comparativ cu S AU circuitele TTL. Pentru o capacitate de sarcin C = 0,5pF durata tranziiei ntre nivelele VOL= 1,74V logice este de aproximativ 1,5ns , acest timp depinznd esenial de VI sarcin. VOH= 0,9V Capacitatea de comand a unei structuri ECL poate fi A A+ B+ C extins conectnd mai multe B ieiri pe o sarcin comun, S AUNU C 1,74V VOL= realiznd astfel funcia SAU A+ B+ C+ D+ E+ F+ G cablat. D Caracteristica de transfer E pentru fiecare din cele pentru cele dou ieiri ale Figura 5.37. Caracteristica de transfer D+ E dou ie iri ale circuitului ECL circuitului ECL standard este F prezentat n figura 5.37. n F+ G figura 5.38 este sugerat un exemplu de utilizare al circuitelor ECL. G Figura 5.38. Exemplu de utilizare a Fan-out-ul acestor circuite este n mod tipic de 10 uniti de circuitelor ECL sarcin. Puterea disipat n cazul unei configuraii standard este de aproximativ 27,5mW/poart, rezultat din puterea disipat pe etajul diferenial i pe sursa de tensiune de referin. Exerciiu: S se deduc puterea disipat de structura standard ECL. 5.5. Circuite I L
2

136

Circuite numerice
Circuitele I L (sau I2L, IIL - Integrated-Injection Logic) au fost dezvoltate simultan de concernul Philips i IBM n 1972 i reprezint o tehnologie VLSI (Very Large Scale Integration) care combin densitatea mare de integrare, comparabil cu a circuitelor MOS, cu viteza ridicat, specific circuitelor bipolare. Densitatea mare de integrare a fost posibil datorit simplificrii structurii i deci reducerii puterii disipate. Ele au i o capacitate de ieire redus. Circuitul de baz n VCC aceast familie este inversorul care are structura prezentat n figura 5.39 i Rx simbolurile echivalente din I figura 5.40. VCC Sursa de curent realizat cu tranzistorul T2 C 1 T2 injecteaz un curent I n A baza lui T1. Dac intrarea A C2 se afl la potenial 0, T1 t curentul injectat se nchide t C 1 ctre mas prin aceast I C1 intrare i T1 este blocat. A Ieirea lui este considerat Figura 5.39. Celul elementar IIL (inversor) n acest moment ca fiind 1 T1 C2 C2 logic pe considerentul c nu absoarbe curent. Figura 5.40. Simboluri echivalente pentru structura elementar IIL A I I I A A A+ B AB= A+ B I AB
2

VA 0,7

I
B B

I
B

AB B

Figura 5.41. Exemplu de utilizare a structurilor IIL. Dac pe intrare se aplic o tensiune de aproximativ 0,7V, T1 se deschide i curentul este injectat n baza acestuia. Colectorul su absoarbe curent, ieirea fiind considerat n 0 logic. Viteza de lucru a tranzistorului depinde de caracteristicile tranzistoarelor utilizate, de mrimea curentului injectat i de ncrcarea circuitului.

137

Circuite numerice
Un exemplu de configuraie este prezentat n figura 5.41. Se observ modul de implementare a funciilor SAU, SAU-NU, I, I-NU. Principalele avantaje ale acestor circuite sunt legate de compromisul optim putere disipat - timp de propagare, o capacitate sczut de ieire, simplitate constructiv, proiectare simpl, alimentare nepretenioas. Pentru interfaarea cu alte circuite logice exist circuite specializate sau structuri dedicate de interfaare n cadrul aceleiai familii logice. 2 Circuitele I L sunt utilizate n aplicaii unde sunt necesare densiti foarte mari de integrare. Ele sunt folosite la memorii RAM, microprocesoare, convertoare A/D i D/A, ceasuri electronice, calculatoare de buzunar, etc. 5.6 Circuite MOS statice n categoria circuitelor unipolare intr familiile logice care sunt realizate folosind tranzistoare MOS (nMOS i pMOS). La rndul lor acestea pot fi statice i dinamice. Cteva din avantajele circuitelor MOS sunt: simplitate, consum redus, arie restrns i deci densitate mare de integrare, posibilitate simpl de realizare integrat a rezistoarelor i capacitilor, imunitate sporit la zgomot. Specific familiei logice MOS static este faptul c structura sa fundamental conine un tranzistor MOS care funcioneaz n regim de amplificator, numit driver, avnd ca sarcin tot un tranzistor MOS, conectat ca rezisten comandat. Aceste rezistene controlate sunt realizate cu tranzistoare MOS saturate sau cu tranzistoare MOS nesaturate. 5.6.1. Utilizarea tranzistorului MOS saturat ca sarcin Pentru a explica funcionarea acestor circuite logice reamintim caracteristica de ieire a unui tranzistor MOS (figura 5.42), pe care sunt puse n eviden cele dou regiuni de interes: regiunea liniar sau regimul de triod i regiunea de saturaie sau regimul de pentod.

Regiune liniar (triod) ID

VDS sat= VGS Vp VDS =

Regiune saturaie (pentod) 0 VDS

138

Figura 5.42. Caracteristica curent-tensiune a unui tranzistor MOS (canal indus, tip n)

Circuite numerice
Un tranzistor MOS lucreaz ca rezisten comandat dac se conecteaz grila i drena mpreun. n acest caz este satisfcut relaia de mai jos:

VDS = VGS > VDSsat = VDS - VP

(5.30)

Vp este tensiunea gril-surs la care apare stratul de inversie i deci reprezint tensiunea la care se formeaz canalul conductor. Se consider un tranzistor cu canal n indus pentru care vom folosi simbolul simetric prezentat n figura 5.43.b. n fizica semiconductorilor se arat c

ID =
unde:

(VGS VP ) 2 Z ;= n 2 d L

(5.31)

n - mobilitatea purttorilor de tip n; - permitivitatea dielectric a SiO2; d - grosimea stratului de oxid; Z - limea canalului conductor; L - lungimea canalului conductor.
+ VDD + VDD ID VGS = VDS VDS
b.

VDS vGS
a.

VDS vGS

VP

c.

Figura 5.43. Tranzistor MOS cu canal n indus, saturat, utilizat ca rezistor (a), simbolul simetric (b) i caracteristica sa de ieire (c) n acest regim tranzistorul funcioneaz ca surs de curent constant. Conducia are loc printr-un mecanism de strpungere. Acest regim se obine dac grila este scurt-circuitat cu drena, ceea ce nseamn c tranzistorul este permanent saturat. Pn la atingerea unei tensiuni dren-surs egal cu cea de prag, curentul ID este nul, tranzistorul fiind blocat; peste aceast valoare tranzistorul se deschide progresiv, curentul ID crescnd ns mai repede dect n cazul unei rezistene liniare (figura 5.42.c). Dezavantajul acestei configuraii este acela c, deoarece tranzistorul de sarcin conduce numai pentru tensiuni de polarizare dren-surs mai mari ca tensiunea de prag, excursia maxim a tensiunii de ieire este limitat superior, nu de tensiunea de alimentare, ci de o valoare mai mic cu o tensiune de prag Vp dect tensiunea de alimentare.

139

Circuite numerice
5.6.2. Utilizarea tranzistorului MOS nesaturat ca sarcin Pentru a menine tranzistorul nesaturat (n regiunea liniar a caracteristicii) este necesar o surs de tensiune pentru a asigura polarizarea corespunztoare gril-dren (figura 5.44.a). Rezult relaiile urmtoare:

VGS = VGG + VDS

(5.32)

VGG + VDS VGS

a.

+VDD

ID VGD=ct>Vp VGS=ct>Vp VDS

b.

VDS = VGS - VGG

Dac VGG > VP (tensiunea de prag) atunci:

VDS < VGS -VP = VDSsat

(5.33) iar
2 VDS ] 2

Figura 5.44. Tranzistor MOS cu canal indus, nesaturat, utilizat ca rezistor (a) i caracteristica sa curent-tensiune (b) (5.34)

ID = [(VGS VP )VDS

n acest caz tranzistorul se comport ca o rezisten comandat de tensiunea VGS. Este necesar s se asigure o tensiune de polarizare VGD>Vp pentru a asigura existena canalului conductor. Aceasta se realizeaz folosind o tensiune de polarizare gril-dren (VGG n figura 5.43.a) sau prin polarizarea separat a grilei i drenei pstrnd ns o diferen ntre ele mai mare dect tensiunea de deschidere (0 VDS < VGS-Vp). Caracteristica corespunztoare este prezentat n figura 5.44.b. Configuraia cu tranzistor nesaturat ca rezisten de sarcin nu limiteaz excursia de tensiune la ieire dar necesit n schimb o surs suplimentar de polarizare (VGG). Discuia de mai sus pentru tranzistoarele MOS cu canal n este valabil i pentru cele cu canal p, innd seama ns de sensurile curenilor i ale tensiunilor de polarizare n acest caz. Din acest motiv n continuare se va folosi simbolul simetric pentru tranzistoarele MOS (figura 5.43.b). Pentru un tranzistor cu canal n, parametrul / d care intervine n factorul 2 de amplificare are valoarea / d = 24A / V . Pentru un tranzistor cu canal p acest parametru este de trei ori mai mic. Prin urmare tranzistoarele cu canal p sunt mai puin performante. Raportul Z / L care intervine n acelai factor permite diferenierea ntre tranzistoarele de sarcin i cele de amplificare i compensarea parial a lui : pentru tranzistoarele de sarcin Z / L este aproximativ egal cu 0,1 iar pentru tranzistoarele de amplificare acesta este cuprins n domeniul 20 < Z / L < 40.

140

Circuite numerice
Tranzistoarele PMOS, care sunt mai simplu de fabricat, au o vitez de comutaie mai sczut comparativ cu tranzistoarele nMOS. Circuitele MOS, indiferent dac sunt realizate cu tranzistoare nMOS sau pMOS, pot fi statice sau dinamice. Un circuit MOS static este un circuit la care informaia se propag necondiionat de semnalele externe de ceas, n timp ce n cazul circuitului MOS dinamic informaia logic se propag sub controlul unor semnale externe de ceas. 5.6.3. Inversorul MOS static Inversorul MOS static este prezentat n figura 5.44.a. El este alctuit din dou tranzistoare MOS: T1 - tranzistor amplificator, numit i driver, de tipul cu mbogire (enhacement type) pentru a fi blocat atunci cnd tensiunea pe gril este nul. Acesta conduce n regim de triod; T2 - tranzistor de sarcin, de tipul cu mbogire (enhacement type) sau cu srcire (depletion type). T2 lucreaz n regim liniar sau n regim de saturaie (n figura 5.45 este exemplificat cazul regimului de saturaie pentru T2).

+ VDD T2

VOH

V0 A
A

A A
T1 VI C VO VOL Vi = VOL N
B

VI

Vi = VOH = VDD - VP
a. b.

Figura 5.45. Inversorul MOS static (a) i caracteristica sa de transfer (b) Caracteristica de transfer (figura 5.45.b) este mai abrupt atunci cnd tranzistorul este de tipul cu mbogire. Punctele A i B sunt puncte statice care corespund lui "1" logic i "0" logic la ieire. Punctele M i N sunt puncte de amplificare unitar. Intervalele A i B sunt marginile de zgomot asociate nivelelor logice.

141

Circuite numerice
Identificarea punctelor A, B se face considernd etajul comandat de alt etaj identic. Dac VI = VDD - VP atunci T1 conduce i VO = VOL = "0". Dac VI = VOL (0) atunci T1 este blocat i VO = VDD - VP = "1" . Circuitul realizeaz funcia logic de negare. ntre punctele M i N se definete regimul de tranziie ntre stri. Marginea de zgomot se definete pe axa tensiunilor de intrare ca fiind distana cea mai scurt ntre punctele corespunztoare nivelelor logice (A, B n figura 5.45.b) i cel mai apropiat punct de pant unitate. Dei tranzistoarele MOS intrinseci comut rapid (deoarece funcioneaz cu purttori minoritari), viteza de comutaie se reduce de cteva ori datorit capacitii de sarcin (care poate fi chiar capacitatea de intrare n etajele urmtoare). Dac se reprezint VI rspunsul acestui etaj la un semnal treapt unitate (figura 5.46) se constat c frontul cresctor are o durat mai mare t dect cel descresctor. Aceasta se datoreaz faptului c = 2,3 R T1C rezistena oferit de tranzistorul V OH T2 pentru ncrcarea = 2,3 R T2 C condensatorului de sarcin este V t OL mai mare dect cea oferit de T1 pentru descrcare deoarece, constructiv, tranzistorul T1 are canalul mai lat i mai ngust Figura 5.46. Rspunsul inversorului MOS dect T2 i deci o rezisten mai static la semnal treapt mic. 5.6.4. Porile I-NU i SAU-NU statice

142

Circuite numerice

Pe baza inversorului MOS static prezentat se pot genera i alte structuri logice. n f ( A, B, C ) = ABC figura 5.47 i 5.48 sunt prezentate porile I-NU A f ( A, B, C ) = A+ B+ C respectiv SAU-NU. n cazul porii B A C I-NU tranzistoarele de B A ABC intrare se nseriaz n B scopul realizrii funciei C C logice. Aceasta conduce ns la mrirea tensiunii de prag. Pentru men inerea Figura 5.47. Poarta I-NU Figura 5.48. Poarta SAU-NU static compatibilitii sub acest static aspect tensiunea de prag a fiecrui tranzistor se reduce prin modificarea corespunztoare a seciunii canalului i deci a raportului Z / L. Pentru poarta SAU-NU tranzistoarele de intrare se conecteaz n paralel (conexiune SAU cablat).

+ VDD

+ VDD

A B C

A+ B+ C

5.7. Circuite MOS dinamice

5.7.1. Poarta de transmisie Poarta de transmisie este configuraia de baz pentru circuitele MOS dinamice. Ea folosete, n principiu, un tranzistor MOS care lucreaz n comutaie comandat de un semnal de tact . Considernd structura elementar prezentat n figura 5.49, se pot aprecia formele de und care caracterizeaz funcionarea circuitului, dup cum se observ n figura 5.50. Tranzistorul Tp are rolul de comutator i face legtura ntre dou domenii mai complexe reprezentate de un tranzistor care furnizeaz semnalul logic T1 i un tranzistor care beneficiaz de acest semnal logic (receptor) T2.

A T1

Tp

B CB

RL T2

S CB

RL T2

Figura 5.49. Poarta de transmisie MOS dinamic i schema sa echivalent

143

Circuite numerice
Dac impulsul de VCB = 0. Dac = 1, deschide, VA = VB, adic transmite punctului B Constanta de timp fiind puin n intervalul ct = izolare condiionat de Dac = 1, VB = 0, rezult VB = VA(t+T). n informaia aplicat la electric trebuie ns numit refresh) datorit memorare n pauza distana n timp dintre trebuie s nu fie prea informaia logic
+VDD T3 T2 T1 VI = V A C VO f (A) = A A A A C

t VA t VB t
Figura 5.50. Forme de und specifice porii de transmisie

tact = 0, atunci VB = 0 i tranzistorul Tp se potenialul punctului A se atta timp ct = 1. mare, CB se descarc 0. Se realizeaz astfel o ntre punctele A i B. VA , i atunci, pentru = acest fel se memoreaz intrare. Aceast sarcin remprosptat (proces descrcrii capacitii de dintre impulsuri; mai mult, dou impulsuri succesive mare pentru a nu pierde memorat astfel.

Figura 5.51. Inversorul MOS dinamic i schema sa echivalent 5.7.2. Configuraii logice MOS dinamice Inversorul MOS dinamic este prezentat n figura 5.51. El este alctuit dintr-un tranzistor de comand T1, un tranzistor de sarcin T3 i poarta de transmisie T2. Tranzistorul de comand este comandat pe gril de acelai semnal de tact ca i poarta de transmisie T2. Deoarece poarta de transmisie nu este permanent n conducie consumul unei astfel de configuraii este redus. Un semnal de tact =1 deschide T2 i T3 i permite astfel transmiterea valorii logice de la intrarea A ctre ieire. Dac =0, atunci la ieire se pstreaz n continuare valoarea logic anterioar datorit memorrii acesteia de ctre capacitatea C (care este de altfel capacitatea de intrare n tranzistor). Pornind de la configuraia prezentat se pot dezvolta circuitele logice de baz ale acestei familii logice. n figura 5.52 i 5.53 sunt prezentate porile MOS dinamice I-NU respectiv SAUNU.

144

Circuite numerice
Porile dinamice au ca avantaj principal un consum redus (numai pe timpul aplicrii impulsului de ceas). Alte avantaje i dezavantaje ale tehnologiei MOS sunt sintetizate n continuare:

structura tranzistorului MOS este mai simpl dect a tranzistorului bipolar; tranzistoarele MOS au impedana de intrare foarte mare, fiind comandate n tensiune; electrodul de comand este o sarcin capacitiv; permit o foarte mare densitate de integrare (comparabil cu IIL); exist posibilitatea variantei "dinamice"; se obin uor funcii logice complexe sau memorii; sunt mai ieftine dect circuitele bipolare, pentru aceleai funcii; funcioneaz n condiii mai uoare de temperatur; au o vitez de lucru cu un ordin de mrime mai mic dect circuitele statice datorit necesitaii de remprosptare.

+VDD

f (A, B, C ) = ABC ABC

A B C C

A B C

Figura 5.52. Poarta MOS dinamic I-NU i schema ei echivalent

+ VDD

f (A, B, C ) = A+ B+ C

C C

A B C

A +B +C C

Figura 5.53. Poarta MOS dinamic SAU-NU i schema ei echivalent

5.8. Familia logic CMOS (Complementary MOS)

145

Circuite numerice

Familia logic CMOS (MOS Complementar, Complementary MOS) are parametrii cei mai apropiai de ai unei familii logice ideale, n sensul c ar trebui s aib consum zero n regim static, timpi de propagare egali cu zero, fronturi controlabile, imunitate la zgomot egal cu 50% din diferena ntre tensiunile asociate nivelelor logice. Circuitele CMOS au o putere disipat n regim static de 10nW / poart, care depinde ns de frecven, de tensiunea de alimentare i de sarcin. Consumul poate ajunge la 10 mW la o frecven de 1MHz pe o sarcin capacitiv de 50 pF. Timpul de propagare are valori tipice de 50-100ns i depinde de tensiunea de alimentare; el se determin pentru o ncrcare (fan-out) egal cu 3 (5pF x 3 = 15 pF, RL = 200 K). Marginea de zgomot n semnal este de 0,45 din diferena de tensiune corespunztoare nivelelor logice. Marginea de zgomot de curent continuu este de 1 V pentru ntreaga gam a tensiunilor de alimentare i indiferent de condiiile de lucru. Tensiunea de alimentare determin viteza de lucru i puterea disipat. Circuitele CMOS standard aparin seriei 4000 care a fost lansat de firma RCA (1968); National Semiconductor dezvolt seria 54C / 74C echivalent pin la pin cu seria TTL 54 / 74 . Motorola a expandat seria 4000 cu seria 4500 (circuite complexe). n prezent cele mai rspndite circuite sunt cele din familia 4000B, care se fabric i la Microelectronica Bucureti. 5.8.1. Inversorul CMOS Structura de baz a acestei familii logice o constituie inversorul (figura 5.54). n principal este vorba de dou tranzistoare complementare comandate de acelai semnal logic de intrare. Pentru a obine funcia logic de inversare, tranzistorul inferior este de tipul cu canal n, iar cel superior de tipul cu canal p. Tranzistoarele fiind complementare, ele conduc alternativ, n funcie de semnalul de intrare.

+ VDD VG T2 (Tp) G f =A V0 15V 10 5

V0

VDD= 15V VDD= 10V

A Vi

VDD= 5V Vi

T1 (Tn)

Figura 5.54. Structura inversorului CMOS

8 12 4 Figura 5.55. Caracteristica de transfer a inversorului CMOS

146

Circuite numerice
Raportul Z / L pentru tranzistoarele cu canal p, TP, este de 2-3 ori mai mare dect la tranzistoarele cu canal n, Tn, pentru a compensa asimetria parametrilor de conducie i a asigura tensiuni de tranziie ct mai apropiate de jumtatea tensiunii de alimentare. Nivelele logice depind de tensiunea de alimentare. Caracteristica de transfer este abrupt i excursia tensiunii de ieire este aproximativ egal cu tensiunea de alimentare VDD. Considernd grilele a dou tranzistoare complementare conectate mpreun, la un potenial fa de mas VI = 0, rezult c grila Tp se afl la potenialul -VDD fa de mas iar grila lui Tn la 0V fa de mas (figura 5.56). Intersecia celor dou caracteristici definete starea "1" logic (Tn blocat, Tp conduce). Dac VI = VDD, grila lui Tn este la VDD fa de surs, iar grila lui Tp este la 0V fa de surs. Intersecia caracteristicilor corespunztoare definete starea "0" logic (Tn conduce, Tp blocat).

ID

VGS (Tp) = -VDD 1 VDS

ID

VGS (Tn) = VDD

VGS (Tn) = 0 0

0 VGS (Tp) = 0 VDS 0

a. b. Figura 5.56. Determinarea nivelelor logice la ieire pornind de la caracteristicile de ieire ale celor dou tranzistoare: 1 (a) i 0 (b) Observaie: n permanen unul dintre tranzistoare este blocat, deci curentul preluat de la surs este foarte mic n regim staionar. De asemenea, tranzistorul deschis ofer o cale de rezisten minim pentru ncrcarea i descrcarea sarcinilor capacitive.

147

Circuite numerice
Parametrii care caracterizeaz nivelele logice, la intrare i 0.5mA IOH = IIH = 10pA la ieire, sunt prezentai n figura 5.57. Deoarece ei depind de tensiunea de alimentare, s-a considerat situaia VDD=5V, pentru a 10pA IIL = IOL = 0.4mA putea face o comparaie cu circuitele TTL. Se observ c marginea de zgomot n acest caz este mult mai mare n condiiile n care Vi VO curenii de lucru sunt mult mai mici comparativ cu TTL standard. VDD = 5V Modificnd configuraia de baz a inversorului prin VOH = 4.99V conectarea n serie sau n paralel a tranzistoarelor de comand VIH = 3,5V (respectiv n paralel sau n serie pentru tranzistoarele de sarcin) se obin pori logice cu mai multe intrri i care realizeaz funciile 1,5V VIL = logice I-NU (figura 5.58) respectiv SAU-NU (figura 5.59). VOL = 0.01V Diodele de pe circuitul de intrare folosesc la limitarea tensiunii, att pentru a nu depi tensiunea de alimentare ct i 0 0 pentru a nu aplica tensiuni negative grilelor tranzistoarelor. Ele asigur i o protecie electrostatic la ncrcarea grilei Figura 5.57. Parametri caracteristici tranzistoarelor cu tensiuni periculoase (prin manevre accidentale). pentru inversorul CMOS Pentru sporirea capabilitii de curent se pot cupla mai multe etaje de ieire n paralel.

+ VDD

+ VDD

A B

n n

f = AB

A B

f = A+ B

B Figura 5.58. Poarta CMOS I-NU

5.8.2. Poarta de transmisie CMOS

AB

A B

A+ B

Figura 5.59. Poarta CMOS SAU-NU

148

Circuite numerice
Pentru a putea asigura interconectarea controlat a dou domenii logice se utilizeaz poarta de transmisie. Ea se obine prin conectarea n paralel a dou tranzistoare complementare (figura 5.60). Pentru a conduce tranzistoarele trebuie s conduc sau s fie blocate simultan. Tranzistoarele fiind complementare, comanda se realizeaz cu semnalele n contratimp G i G . Semnalul prezent pe intrarea I se regsete la ieirea O, dac semnalul de comand G permite deschiderea tranzistoarelor, adic G = 1. Dac T1 (n) G = 0, ambele tranzistoare sunt G blocate. O I O Cele dou tranzistoare PT trebuie deci comandate cu semnale n contratimp. Ele conduc n contratimp n funcie de nivelul de T2 (n) pe intrarea I . 5.8.3. Msuri specifice n utilizarea circuitelor CMOS

VDD

Figura 5.60. Poarta de transmisie CMOS, structur i schem echivalent

Dac presupunem c cele dou tranzistoare sunt identice, considernd c la intrare se aplic o tensiune care variaz de la 0 la tensiunea de alimentare VDD, se pot pune n eviden cteva situaii. Dac tensiunea de alimentare VDD este mai mic dect tensiunea de prag a tranzistoarelor Vp, VDD < Vp, atunci cele dou tranzistoare nu pot fi deschise de tensiunea de intrare. Dac tensiunea de intrare VDD = Vp, atunci cele dou tranzistoare se deschid numai n punctele extreme (figura 5.61.a). Caracteristica de tip histerezis se datoreaz efectului de memorare al capacitilor de sarcin (capaciti de intrare n alte circuite similare). Dac tensiunea de alimentare este cuprins n domeniul Vp < VDD < 2Vp, se obine caracteristica din figura 5.61.b, histerezisul micorndu-se cu creterea tensiunii de alimentare. Dac VDD = 2Vp , (sau mai mare) atunci

VO

VDD = Vp UI

VO Vp<VDD<2Vp Vp VDD VI Vp

VO

VDD = 2Vp VI

Vp a. b. c. Figura 5.61. Caracteristica de transfer a inversorului CMOS pentru diverse tensiuni de alimentare
caracteristica nu mai prezint histerezis (figura 5.61.c).

Vp

Vp

149

Circuite numerice
Deoarece n strile staionare unul din tranzistoare este blocat, consumul de curent de la surs este extrem de redus. n timpul tranziiei ntre nivelele logice, la intrare, exist situaii n care ambele tranzistoare sunt deschise, ceea ce permite stabilirea unei ci de curent continuu ctre mas i deci creterea semnificativ a consumului (figura 5.62). 12 Intrrile au impedana foarte mare (de ordinul a 10 ) i nu trebuie lsate n gol deoarece pot flota uor ntre 0 i 1. Uneori tranzistoarele de intrare se pot distruge prin strpungere electrostatic a stratului de oxid, dac nu exist diode de limitare. Intrrile neutilizate se leag la VDD, la VSS sau la alte intrri. Pentru cuplarea pe o VO[V] magistral se pot utiliza pori de 15,0 VI[V] transmisie sau circuite speciale cu VOH 12,5 trei stri (care permit blocarea VIH ambelor tranzistoare din etajul de 12,5 ieire, de exemplu). Sursa de alimentare este nepretenioas (3 IDD - 15 V), cu filtrare modest, 5,0 Margine de trebuind doar s asigure un curent 4,5 zgomot 3,5 relativ mic (dependent de frecvena de lucru i de tensiunea 2,5 VIL de alimentare utilizat). Fan-out-ul 1,5 1,5 VI VOL este determinat de viteza de lucru 0,5 necesar (respectiv de ncrcarea 0 5 15 VDD/ 2 VDD[V] capacitiv a ieirilor). Pentru Figura 5.62. Variaia conectarea pe linii comune de consumului de curent cu date exist i pori dren n gol, cu Figura 5.63. Nivelele logice i marginea de tensiunea de alimentare zgomot pentru circuitele CMOS funcie similar cu a circuitelor TTL cu colector n gol. n ceea ce privete marginea de zgomot (figura 5.63), aceasta este aproximativ 0,45 din tensiunea de alimentare, modul de definire depinznd uneori de productor. Pentru tensiunile asociate nivelelor logice se accept VILmax = 0,3 VDD iar VIHmin = 0,7 VDD , rezultnd o margine de zgomot garantat simetric de 0,3 VDD pentru ambele nivele logice.

5.9. Circuite cuplate prin sarcin, CCD

Circuitele cuplate prin sarcin (charge coupled devices), nu au echivalent printre componentele discrete. Ele sunt utilizate n circuitele integrate LSI (Large Scale Integration) i constau dintr-o matrice de capaciti MOS, de-a lungul creia este transferat o sarcin electric.

150

Circuite numerice
Un cmp electric aplicat printr-un electrod V1 V1 polarizeaz purttorii, localizndu-i ntr-un minim de potenial (figura 5.64). Q Q Aplicnd o +++ +++++++ tensiune unui electrod nvecinat, dac acesta creeaz o zon cu Figura 5.64. Principiul dispozitivelor cuplate prin potenial mai sczut dect sarcin cel creat de primul, atunci purttorii migreaz spre cel de-al doilea. Apare astfel ideea unui registru de deplasare: dac de exemplu, se injecteaz n substratul primei celule purttori minoritari (printr-o jonciune, printr-un tranzistor incorporat, prin iluminare etc.) acetia pot fi deplasai prin activarea succesiv a electrozilor respectivi. Viteza de lucru este de cca. 20 MHz, iar consumul este de aproximativ 5 W / celul..
V2 >V1 V2

151

Circuite numerice

Pentru a asigura deplasarea corect a purttorilor trebuie s se asigure o secven de comand corespunztoare pe SiO2 electrozi. Se utilizeaz de obicei o comand bifazic, adic aplicarea pe celulele succesive a dou semnale de ceas defazate Moment t1 n timp, ca n figura 5.65.

1 2 Substrat Si p

x Obinerea de funcii Moment t2 logice se realizeaz prin amplasarea corespunztoare a x electrozilor de comand (figura Moment t3 5.66) ntre punctul de generare a purttorilor (surs de purttori) i x colectorul de purttori (capcana Moment t4 de sarcini) astfel nct s fie P posibil trecerea purttorilor dac ambii electrozi de comand t1 t3 sunt polarizai corect (funcie I) 1 t sau dac cel puin unul dintre electrozi este polarizat corect (funcia SAU). 2 Se pot obine n acest t mod i alte circuite cum ar fi: sumatoare, multiplicatoare, t2 t4 memorii RAM, linii de ntrziere analogice (CCD 321, de Figura 5.65. Structur CCD bifazic i profilul de exemplu), filtre integrate cu potenial la diverse momente de timp ntrzieri mari de faz, circuite de calcul ale tranformatei Z sau Fourier etc. n unele aplicaii circuitele CCD sunt utilizate cu capaciti comutate, pentru simularea rezistoarelor, de exemplu, n filtrele integrate. Un domeniu care utilizeaz mult dispozitivele CCD este i domeniul televiziunii n culori. Pentru aceasta n faa circuitului videocaptor se plaseaz o arie de filtre. Semnalul optic cu lungimea de und adecvat genereaz pachetul de sarcin. Semnalul extras serial const n pachete de sarcin corespunztoare informaiei elementare de culoare. Cu ajutorul unei scheme adecvate se obin semnalele corespunztoare celor trei culori fundamentale, R(rou), V(verde) i A(albastru). n mod similar s-au realizat i video-detectoare sensibile n domeniul infrarou.

152

Circuite numerice
n domeniul circuitelor numerice, dispozitivele cu transfer de sarcin s-au impus n realizarea memoriilor. ntr-un anume sens, unele memorii, n special de tip SRAM, pot fi asimilate circuitelor cu transfer de sarcin, memorarea informaiei fiind bazat pe stocarea unei anumite cantiti de sarcin. Exist i sunt n plin dezvoltare, memorii cu transfer de sarcin propriu-zise, cu structura specific acestei tehnologii. n domeniul memoriilor cu transfer de sarcin s-a ajuns deja la densiti de 256 Kb pe chip. Organizarea serial a celulelor determin ns realizarea unor timpi de acces mari, cu dou-trei ordine de mrime peste timpii de acces ai memoriilor RAM clasice. Avnd n vedere i actualul pre de cost sensibil mai mare, se preconizeaz c memoriile cu transfer de sarcin, cu tot avantajul unei foarte bune densiti de integrare, nu vor ocupa nici n viitor un loc central n rndul diferitelor tipuri de memorie. Dezvoltarea lor are ca scop acoperirea unor domenii dedicate i a unui numr limitat de aplicaii. Principalele dezavantaje ale circuitelor S urs de CCD sunt: dinamic relativ purttori mic, regim termic critic, C =A B apariia efectelor de C alterare a pachetelor de Variabila A capcan sarcin n timpul deplasrii C = A+ B de sarcini acestora. Cantitatea de C Variabila A sarcin dintr-un pachet capcan este modificat att S urs de de sarcini Variabila B datorit fenomenelor de purttori Variabila B E lectrozi de regenerare-recombinare comand (dependente de temperatur ) ct i datorit Figura 5.65. Configuraii I, respectiv SAU, obinute cu dispozitive cuplate transferului incomplet. prin sarcin Efectele sunt cu att mai pregnante cu ct traseul parcurs de un pachet de sarcin este mai lung. Din aceste motive circuitele CCD lucreaz n incinte termostatate, iar forma i valoarea tensiunilor de comand, alimentare i polarizare sunt restrictive.

E lectrozi de comand

SAU

153

Circuite numerice

6. Probleme de interfaare a familiilor de circuite logice

n cazul utilizrii circuitelor integrate, dac ele aparin unor familii logice diferite, sunt necesare msuri de adaptare a semnalelor logice, adaptare asigurat prin procesul de interfaare.
Interfaarea se refer la adaptarea parametrilor electrici asociai variabilelor logice astfel nct acestea s poat fi recunoscute la intrarea circuitelor logice aparinnd altor familii. Setul de parametri care trebuie adaptai sunt: a) nivele de tensiune asociate variabilelor logice b) cureni (de intrare i ieire) c) timpi de propagare (aici fiind incluse ntrzierile, fenomenele tranzitorii, etc.)

DTL/ TTL

E CL

CMOS

HLL

I2L

P MOS

NMOS

circuite logice bipolare

circuite logice unipolare

Dispozitive C.C.D. Circuite cu bule magnetice Convertoare A/ D i D/ A

Tranzistoare Tiristoare Circuite integrate analogice

circuite logice i analogice diverse

Figura 6.1. Posibiliti de interfaare a familiilor de circuite logice

154

Circuite numerice
Cele trei aspecte sunt discutate n cele ce urmeaz.

VO

VI

VIHmax VOHmin VOLmax VIHmin VILmax VILmin

a) Pentru a asigura adaptarea nivelelor de tensiune, circuitul de interfa trebuie s asigure o funcie de transfer astfel nct

V+ (1)
x

V+ (i) IOH IIH interfa

V+ (2) circuit 2
y

V O = k V I + VA, cu (2) (i) (2) V ILmin<V O<V IHm ax. (6.1)

(i)

(i)

circuit 1 V- (1)

Analiznd relaia de mai sus rezult c IOL VO(1) VI(2) IIL circuitul de interfa trebuie s cuprind un amplificator (i) (2) (sau atenuator) de VVamplificare k (sau atenuare k), un generator de Figura 6.2. Principiul interfarii tensiune constant VA i un sumator de tensiuni. Aceast funcie de transfer este relativ simplu de implementat punndu-se ns problema obinerii unei configuraii ct mai simple, care s nu ncarce excesiv costul interfarii. b) n ceea ce privete asigurarea curenilor necesari pentru polarizarea unei intrri, dac fan-out-ul este prea mic trebuie realizat o amplificare n curent (buffer-are); dac fan-out-ul este suficient de mare, poate s apar situaia cnd este necesar s se extrag un curent suplimentar din circuitul de ieire prin introducerea unui rezistor adiacent de sarcin (necesar oricum la porile de tip colector n gol sau dren n gol); de cele mai multe ori se pune problema asigurrii unei ci de nchidere pentru curentul de ieire al unei pori. c) Timpii de propagare nu influeneaz esenial forma semnalului de ieire i ei depind n principal de numrul de pori din lanul logic i sarcinile pe care acestea se nchid. Uneori timpul de propagare este influenat i de tensiunea de alimentare. Timpul de tranziie avnd valoarea cea mai mare dintr-un lan logic determin frecvena maxim de lucru i ea trebuie avut n vedere atunci cnd se interconecteaz circuite din familii logice diferite. n cele ce urmeaz sunt prezentate cteva situaii practice de interfaare.

155

Circuite numerice

6.1. Interfaarea amplificator operaional - circuit logic CMOS

Atunci cnd se urmrete citirea ieirii unui amplificator operaional, considernd tensiunea de ieire a acestuia ca aparinnd unor domenii de valori asociate cu variabilele logice 0 sau 1, se pune problema adaptrii nivelelor de tensiune. Din acest motiv amplificatorul se alimenteaz monopolar, existnd n acest caz o compatibilitate la nivelul tensiunilor de alimentare ntre amplificatorul operaional i circuitul CMOS. Pentru R decelarea celor dou domenii de tensiune la intrarea amplificatorului VI R1 operaional se realizeaz R3 + compararea intrrii cu un nivel situat A.O. de obicei la jumtatea tensiunii de alimentare (figura 6.3). innd seama de cele prezentate pentru cazul general, n aceast situaie VI este amplificat cu k, k=-R2/R1 i translatat cu VA, unde

+ VDD

VO

R4 VI (A.O.) V V VO (A.O.) k VI (CMOS)

CMOS
GND

R +R
3

V 0

MH ML

(6.2)

Dac este cazul se pot utiliza limitatoare de nivel sau Figura 6.3. Interfaarea AO-CMOS circuite cu caracteristica de transfer de tip trigger Schmitt. Aceiai schem poate fi folosit i pentru comanda circuitelor TTL sau a circuitelor ECL, cu respectarea tensiunilor de lucru.

156

Circuite numerice
Schema nu este utilizat pe scar larg datorit numrului mare de componente i vitezei reduse de lucru a A.O. (mai redus dect a unei pori logice). Metoda se utilizeaz cu rezultate bune n cazul interfarii cu procese lente (industriale).

+24V Traductor Logic relee etc. gnd

VI R1 Dz R2 C

VCC

VO
TTL

6.2. Interfaarea proces industrial - circuit TTL i circuit TTL - proces industrial

n cazul proceselor industriale se pune problema adaptrii nivelelor de tensiune ridicate cu care se lucreaz, de obicei 24 de voli (pentru a asigura o imunitate sporit la zgomot), la nivelul TTL. Aceasta nsemn c, + 24V ntr-unul din sensuri (dinspre procesul industrial ctre circuitul VCC P roces R2 TTL) este necesar o reducere a VO industrial nivelului de la 24 la 5 voli, R reducere realizat cu ajutorul unui 1 VI divizor rezistiv i a unei diode T Zener, Dz, care lucreaz ca limitator de tensiune (figura 6.4). Uneori, cnd viteza de lucru nu este critic, se introduce i o filtrare simpl de tip trece-jos folosind o capacitate C, ceea ce Figura 6.4. Interfa proces industrial - circuit TTL i elimin zgomotele de nalt circuit TTL - proces industrial frecven. n sens invers (de la circuitul TTL spre procesul industrial) este necesar o translare de nivel n sens ridictor. Acest lucru se realizeaz folosind un etaj cu tranzistor bipolar, T, n configuraie de amplificator, alimentat la tensiunea de lucru a procesului industrial. Trebuie s se in seama de faptul c acest etaj produce i o inversare a semnalului din punct de vedere logic. Rezistorul de colector R2 poate fi chiar rezistorul de sarcin.

n general se realizeaz o interfaare cu elemente active atunci cnd diferena dintre nivelele logice de la intrarea etajului comandat este mai mare dect cea de la ieirea circuitului care comand.

6.3. Interfaa ECL - CMOS

157

Circuite numerice

Un caz aparte l constituie interfaarea circuitelor ECL cu cele CMOS datorit faptului c primele lucreaz cu tensiune de alimentare negativ, de -5,2V. Dac problema alimentrii este relativ simplu de rezolvat (vezi figura 6.5) alimentnd circuitul CMOS ntre -5V i mas, pentru asigurarea compatibilitii nivelelor logice este necesar introducerea unui etaj intermediar (figura 6.5). Trebuie asigurate translrile de nivel conform tabelului de mai jos. Tranzistoarele T1, ECL T2 reprezint un pentru "0" logic: - 1.4V comparator cu prag la pentru "1" logic: - 1.1V mijloc (ntre 1,1V i 1,4V) iar T3 n configuraie de repetor are rolul de separare. n mod similar se poate realiza i interfaarea cu circuitele TTL.

R1

R3 T3

VO CMOS

VI ECL

T1

T2

-1.25V 5V

CMOS (0 +5V) R2 CMOS (-5V 0) +1.5V -3.5V +3.5 -1.5 Figura 6.5. Interfa ECL-CMOS

6.4. Interfaarea CMOS - ECL

Pentru interfaarea CMOS - ECL este suficient o reducere a nivelului, eventual folosind un divizor rezistiv ca n figura 6.6. Forma caracteristicilor de transfer asociate este prezentat n figura 6.7.

VI

CMOS R1 R2

VO ECL - 5V

Figura 6.6. Interfa CMOS-ECL

VO(CMOS )

VO(R)

VI(E CL)

0 -2,5V - 5V

-1,1V -1,4V

MH ML VI

Figura 6.7. Caracteristicile de transfer pentru interfaa CMOS-ECL

158

Circuite numerice

6.5. Interfaarea TTL - CMOS

O situaie des ntlnit n practic o constituie interfaarea circuitelor TTL cu circuitele CMOS (figura 6.8). VOL (TTL) este corespunztor ca nivel pentru o intrare CMOS, n schimb VOH (TTL) este 2.4V n loc de minimum 3.5V la CMOS alimentat la 5V. Cu ajutorul unui rezistor R (figura 6.8) se asigur o ridicare a nivelului de semnal pentru 1 logic (starea high) care crete n acest fel la cca. 4,6V fr a modifica nivelul tensiunii de ieire pentru 0 logic (starea low) (deoarece tranzistorul de ieire din circuitul TTL, T3, rmne saturat). Corespondena caracteristicilor de transfer este prezentat n figura 6.9. Trebuie fcut remarca c + 5V interfaarea n sens invers (CMOS-TTL) este mai complex R VCC VDD deoarece circuitele CMOS standard V I nu pot asigura curentul necesar VO pentru polarizarea corect a tranzistorului de intrare al circuitului TTL CMOS TTL. n aceste cazuri se realizeaz o amplificare n curent folosind etaje cu tranzistoare sau circuite specializate ale familiei CMOS, cu capabilitate sporit de curent. Figura 6.8. Interfaarea TTL-CMOS

VO(TTLR) 4.6V 3.5V 1.5V

VI(CMOS / 5V) MH

0.4V

ML

VI

Figura 6.9. Caracteristicile de transfer pentru circuitul TTL cu rezistor la +5V i circuitul CMOS alimentat la 5V Pentru a evita utilizarea circuitelor de adaptare discrete s-au realizat circuite specializate de interfaare n cadrul fiecrei familii logice. Cteva dintre acestea sunt prezentate succint n continuare. Ca principiu general se poate constata c pentru ridicarea nivelelor de tensiune se folosesc pori cu colector n gol (sau dren n gol) iar pentru reducerea nivelelor de tensiune se utilizeaz circuite avnd limitatoare de nivel de intrare nglobate (circuite de limitate cu diode), ceea ce permite atacarea lor cu tensiuni de intrare mai mari dect tensiunile de alimentare.

TTL:

159

Circuite numerice
-pori "open collector" ( 404, 407, 416, 417, 426 ); permit ridicarea nivelului i amplificarea curentului de ieire pentru 1 logic;

CMOS: -pori "open drain" ( 40107, 40196 ); permit ridicarea nivelului i amplificarea curentului de ieire pentru 1 logic; -pori "buffer"( 4049, 4050 ) care accept pe intrri tensiuni mai mari ca tensiunea de alimentare permind interfaarea CMOS(15V) - CMOS(5V); CMOS(15V) - TTL(5V); -circuite avnd alimentarea etajului de ieire separat de cea a etajului de intrare: 4009, 4010; fac posibile translrile de nivel -circuite specializate pentru interfaarea TTL - CMOS(15V) , 40109 ECL: -circuit specializat de interfa TTL-ECL, 10124; -circuit specializat de interfa ECL-TTL, 10125; -circuit specializat de interfa ECL-NMOS, 10177.

160

Circuite numerice

7. Circuite de memorie
7.1. Clasificarea i caracteristicile generale ale memoriilor
Funcia de memorare este posibilitatea de regsire a unei informaii, reprezentate sub form binar i care a fost anterior stocat. Circuitul de memorare, numit simplu memorie, este un circuit electronic care realizeaz funcia de memorare. Exist memorii magnetice, optice, semiconductoare. n funcie de modul de utilizare n raport cu un sistem de calcul a acestor memorii, exist mai multe tipuri de funcii de memorare, fiecare funcie avnd asociat un tip specific de circuite de memorie, dup cum urmeaz:
n circuite de memorie care permit citirea i scrierea de date - RAM (Random Acces Memory) -memorii RAM statice -memorii RAM dinamice circuite de memorie care permit numai citirea de date - ROM (Read Only Memory) memorii ROM propriu-zise, nscrise de fabricant; memorii care permit numai citire i pot fi nscrise o singur dat de ctre utilizator - PROM (Programable Read Only Memory); circuite de memorie care permit numai citire, dar pot fi terse i renscrise de mai multe ori prin metode specifice - EPROM (Eraseable Programable Read Only Memory) - tergerea nu se face de ctre sistem i nu este selectiv; memorii care pot fi terse i renscrise cu ajutorul unor semnale electrice speciale - EEPROM (Electricaly Eraseable Read Only Memory ) - pot fi citite i reprogramate selectiv.

Regsirea informaiei stocate necesit furnizarea unor semnale privind locul unde se gsete aceast informaie, semnale numite adrese. Cuvintele binare memorate constituie date (de intrare, respectiv de ieire).

161

Circuite numerice
Citirea, i dac este cazul scrierea, din sau n memorie, se Adrese face sub controlul unor semnale Circuit de externe. RD/ WR memorie Transferul este bidirecional la memoriile RAM i EEPROM i unidirecional pentru Date ROM, PROM i EEPROM. Caracteristicile unei Figura 7.1. Accesarea unui circuit de memorie memorii, indiferent de tipul ei, sunt urmtoarele: geometria sau modul de organizare - se refer la lungimea unui cuvnt i numrul de cuvinte memorate; capacitatea memoriei - numrul total de bii ce pot fi memorai ntr-un circuit de memorie (1 Kbit = 1024 bii); timpul de acces la memorie - timpul necesar pentru citirea sau scrierea unei informaii ( s, ns ); puterea consumat ( W / bit ); volatilitatea - posibilitatea "pierderii" informaiei (datorit modului de stocare a datelor la RAM-ul dinamic sau dispariiei tensiunii de alimentare la RAM-ul static).

Cerere de acces

7.2. Structura celulei de memorie

Celula de memorie este circuitul elementar care realizeaz memorarea unui bit. O celul de memorie este constituit din tranzistoare (tranzistoare bipolare sau tranzistoare MOS) configurate de cele mai multe ori ca circuite bistabile.

1 2

W L1 selecie cuvnt(linie) W L2

m DL1 DL1 DL2 DL2 DLn DLn

W Lm conexiune alimentare

2 1 n Figura 7.2. Structura unei celule de memorie

selecie coloane

162

Circuite numerice
Circuitul de memorie conine celule elementare organizate matricial ca n figura 7.2. O linie a acestei matrici este asociat unui cuvnt binar, fiecare bit fiind memorat ntr-o celul. O succesiune vertical de cuvinte formeaz o coloan. Pentru accesul la celula (i, j) se selecteaz linia WLi i coloana j (prin perechea DL j DL j ). Capacitatea memoriei este de m cuvinte (sau m bytes dac lungimea cuvintelor este 8) sau m x n bii. Pentru celulele de memorie intereseaz strile lor semnificative: neselectat (A), citire din celul (B), scriere n celul (C) i uneori refresh (D).

7.3. Celule de memorare cu tranzistoare bipolare

7.3.1. Celul de memorie cu tranzistoare multiemitor Circuitul elementar de memorie pentru acest tip de celul l constituie circuitul basculant bistabil. Una din variantele de celul elementar de memorie folosete o pereche de tranzistoare bipolare multiemitor (figura 7.3). A.Celul neselectat: WL = 0,3 V (potenial cobort) B.Citire: cu WL = 3 V (potenial ridicat), conducia T1 i T2 este preluat de celelalte emitoare ale tranzistoarelor multiemitor aflate la potenial sczut (0,5 V). Cderile de tensiune de pe RS1 i RS2 dau informaii asupra strii tranzistoarelor i deci asupra strii bistabilului. Dac T1 conduce, tensiunea pe RS1 este pozitiv, T2 este blocat iar tensiunea pe RS2 este negativ. C.Scriere: un potenial ridicat pe linia WL (selecie linie), permite forarea cu circuite adecvate a liniilor liniile de bit DL i DL n starea dorit. Dac dorim ca T1 s conduc i T2 s fie blocat, se foreaz DL pe 0, iar DL la cca. 0,5 V. Consumul este de 800 W i viteza de comutaie de 20 ns. Ca observaie, remarcm c se poate inversa WL cu VCC. VCC = 3,5V VCC = 3,5V

DL WL

20K T1 T2 + 0,5V

20K DL T1 WL

20K 1K2 1K

20K 1K2 1K + 1,5V

3V 0,3

2,5V

T2 DL

RS1

RS2

0,3V DL

Figura 7.3. Celul de memorie standard cu tranzistoare multiemitor

Figura 7.4. Celul de memorie cu tranzistoare i diode Schottky

7.3.2. Celul de memorie cu tranzistoare bipolare i diode Schottky

163

Circuite numerice

A.Celul neselectat: WL = 2,5 V; Tensiunea de alimentare este 3,5 - 2,5 = 1V, rezultnd un consum foarte redus n starea de ateptare. B.Citire: WL = 0,3 V; Se deschide doar dioda care are 0,7 V ntre anod i catod: ntre 1,5 i (0,3 + VCEsat) dioda este blocat, iar ntre 1,5 i (0,3 + VBE) dioda este deschis. C.Scriere: WL = 0,3 V; Se foreaz liniile de bit corespunztoare. De exemplu, DL forat la "1" implic T1 saturat, respectiv T2 blocat. Consumul este 60 W / bit i viteza de cca. 5 ns.

7.4. Celule de memorie cu tranzistoare MOS

Structura unei celule de memorie cu tranzistoare MOS este prezentat n figura 7.5. Ea este alctuit din T1 i T2 ca sarcini active, T2 i T3 n configuraie de bistabil i T5, T6 care asigur conectarea bistabilelor la liniile de bit DL. A.Neselectat: WL = 0 , T5 i T6 sunt blocate B.Citire: WL = "1", T5 i T6 sunt deschise. Starea bistabilului poate fi citit pe liniile de bit DL i DL cu ajutorul rezistenelor de citire exterioare celulei, RS. C.Scriere: WL = "1"; Se foreaz cu circuite adecvate liniile DL i DL la valoarea binar dorit. Viteza este suficient de mare i linii consumul mic. alimentare n T1 Un dezavantaj important este faptul T2 DL n c aceast celul necesit dou tensiuni de DL T5n nT6 alimentare deoarece, pentru conducia tranzistoarelor T1 i T2, de tipul MOS cu mbogire, grilele trebuie s se afle la n n potenial pozitiv fa de sursele T4 T3 tranzistoarelor. Observaie: Dac tensiunea de alimentare lipsete pentru scurt timp, starea bistabilului se pstreaz datorit capacitilor parazite gril - surs. Alimentnd celula n impulsuri se poate reduce puterea consumat de cca. 1000 ori.

WL RS VDD R S

Figura 7.5.Celul de memorie cu tranzistoare MOS

164

Circuite numerice
Puterea poate fi redus i mai mult dac se utilizeaz CBB cu tranzistoare complementare CMOS, deoarece etajele de ieire nu consum curent n strile staionare. Problema principal care apare n cazul celulelor de memorie const n obinerea unor circuite cu capacitate ct mai mare pe o suprafa de semiconductor ct mai mic. n acest sens, se urmrete reducerea suprafeei ocupate de o celul i numrul de interconexiuni. Reducerea suprafeei duce la reducerea puterii disipate n celul. De asemenea, acelai efect are i reducerea numrului de componente / celul i a dimensiunilor componentelor. Reducerea puterii disipate se face n principal prin alimentare n impulsuri. Reducerea dimensiunilor i a numrului de conexiuni depinde ns de principiul de stocare. Structura celulei de memorie poate fi simplificat considerabil dac pentru stocarea informaiei se folosete sarcina acumulat ntr-un condensator, fcnd, de exemplu, convenia: "0" - condensator descrcat, "1" - condensator ncrcat. Se folosesc n acest scop capacitile gril - surs ale tranzistoarelor MOS (figura 7.6). Este posibil eliminarea tranzistoarelor de sarcin din bistabil, starea logic rmnnd memorat datorit sarcinii acumulate n cele dou tranzistoare. C1 i C2 sunt de fapt capacitile gril-surs ale tranzistoarelor T1 i T2. Dac T1 este blocat i T2 saturat rezult c VGS1=0 i VGS2 > Vprag, respectiv C1 descrcat i C2 ncrcat. Dac T3 i T4 conduc, T1- T2 - T3 - T4 formeaz un bistabil similar celui prezentat, i circuitul i menine starea. Dac T3 i T4 sunt blocate, sarcina acumulat n C2 se pierde lent datorit descrcrii prin jonciunea dren - substrat a lui T1. Pentru un interval nu prea mare de timp (n principiu cca. 2 ms) se poate considera c C2 rmne ncrcat i informaia nscris (T1 - blocat, T2 - saturat) se pstreaz. Ca urmare, circuitul poate funciona fr tranzistoare de sarcin, T3 T4 folosind pentru memorare sarcina acumulat n condensatoarele C1 sau C2, cu condiia ca aceasta s fie T2 T1 refcut periodic. Refacerea ei se face, pur i simplu, prin deschiderea C1 C2 tranzistoarelor T3 i T4. Trebuie observat c o comand de deschidere W L a lui T3 i T4 afecteaz simultan toate DL celulele de pe aceeai linie WL i deci DL VDD refacerea sarcinii se face n toate RS RS celulele de pe linia selectat. Simultan cu refacerea sarcinii se poate face i citirea strii (prin RS ). Figura 7.6. Celul de memorie MOS Rencrcarea capacitilor de fr tranzistoare de sarcin memorare presupune o aciune extern, alta dect cele obinuite, periodic, motiv pentru care acest tip de memorie se numete dinamic.

165

Circuite numerice
Modurile de lucru n acest caz sunt descrise mai jos. A.Starea neselectat: are loc atunci cnd potenialul WL este sczut, tranzistoarele de cuplare la liniile de date fiind blocate; B.Citire: se ridic potenialul liniei WL i se citesc curenii prin liniile de bit DL i DL ; C.Scriere: Se ridic potenialul liniei WL i se foreaz cu circuite adecvate poteniale corespunztoare pe liniile DL i DL ; pentru T1 blocat i T2 n conducie se aplic potenial ridicat pe DL i sczut pe DL . D.Refacerea sarcinii n condensatoare (refresh) este un proces tipic pentru acest mod de stocare a datelor. Refresh-ul are loc simultan cu citirea sau scrierea prin comanda WL, pentru o ntreag linie; refacerea sarcinii trebuie asigurat pentru toate liniile matricii, n intervalul de timp corespunztor, pentru ca sarcina pierdut s nu modifice starea bistabilului. Dintre avantajele celulelor de memorie de acest tip amintim: - folosete doar 4 tranzistoare; - sunt necesare doar 3 linii de legtur (lipsete alimentarea); - permite densitate mare de integrare.

7.5. Memorii RAM dinamice

7.5.1. Memorii dinamice cu trei tranzistoare MOS Structura prezentat anterior poate fi simplificat n continuare. Elementele de memorie sunt capacitile gril-surs ale tranzistoarelor T1 ; Dac capacitatea C este descrcat, atunci VGS1 < Vprag, T1 este blocat iar dac C este ncrcat, T1 conduce. A.Starea neselectat are loc pentru R/WL la potenial sczut.

selecie scriere cuvnt W / WL WL selecie citire cuvnt R/ linie bit T3 T2 C T1

B.Citire: dac linia R/WL este conectat Figura 7.7. Celul de memorie la un potenial ridicat, T3 conduce i se dinamic cu trei tranzistoare MOS poate sesiza starea lui T1 (permite sau nu circulaia unui curent din linia de bit). C.nscrierea: cu un impuls pozitiv pe linia W / WL, T2 se deschide iar potenialul liniei de bit este transmis capacitii C.

166

Circuite numerice
D.Remprosptarea sarcinii: n acest caz remprosptarea sarcinii nu se mai face automat la citire deoarece lipsete bistabilul. Aceast operaiune este de aceast dat explicit: n urma citirii se nregistreaz informaia stocat i se renscrie printr-o operaie de scriere obinuit. Memoriile de acest tip necesit circuite auxiliare complexe, dar permit densiti foarte mari de integrare. 7.5.2. Celula de memorie RAM dinamic simplificat Cea mai simpl structur de memorie RAM dinamic este prezentat n figura 7.8. Capacitatea CS este realizat independent de tranzistor. Selecia se face prin deschiderea tranzistorului ( + pe WL ). Datele sunt citite sau nscrise pe linia de bit DL.

S elecie cuvnt

WL

CS linie bit Exist o mare varietate de celule de memorare V DL DD (statice sau dinamice), principiul ns fiind asemntor. Figura 7.8. Celul RAM Circuitele auxiliare care asigur funcionarea unei dinamic simplificat celule de memorie sunt: circuite de selecie: decodificatoare de linii i coloane pentru selectarea WLi i DLj. circuite de citire de informaii din celul, conectate pe liniile de bit DLj i DL j ; aceste circuite sunt comune unei coloane i sunt acionate de decodificatorul de coloan ; circuite de nscriere a informaiei n celul: sunt conectate tot pe liniile de bit DLj i DL j ; ele asigur forarea potenialelor corespunztoare i sunt acionate de decodificatoarele de coloane.
n concluzie, memoriile RAM bipolare sunt mai rapide dect cele MOS (de 10 ori), dar consum mai mult i au densitate de integrare relativ mic.

7.6.Structura celulelor de memorie ROM, PROM, EPROM, EEPROM

7.6.1. Celule de memorie ROM Aceste celule de memorie sunt nscrise de fabricant i utilizatorul poate doar s le citeasc. Ele conin un tranzistor MOS (figura 7.9) n care nscrierea informaiei se face prin modificare grosimii stratului izolator i deci a tensiunii de deschidere (de prag) a tranzistoarelor.

167

Circuite numerice

S
n

D
n

VP2 VP1<

S
n

D
n

WL DL Figura 7.9 Celul de memorie ROM

Figura 7.10. Structura fizic a unei celule de memorie ROM

Tensiunea de prag a tranzistoarelor difer n funcie de informaia nscris. Dac la un impuls pozitiv pe gril tranzistorului conduce, atunci informaia este "0"; dac rmne blocat, informaia este "1". Deschiderea sau nu a tranzistorului se face prin realizarea unor tranzistoare cu tensiuni de prag diferite (grosimi diferite ale izolatorului grilei - figura 7.10). 7.6.2. Celule de memorie PROM Celule de memorie PROM (Programable Read Only Memory) au la baz W L un fuzibil din polisiliciu care se arde (se VCC ntrerupe) la nscriere. Pentru nscriere se deschide T cu ajutorul WL (figura 7.11), iar DL T se menine la potenial cobort; curentul de fuzibil emitor "arde" fuzibilul. Programarea se face succesiv pe fiecare celul sau pe toat linia. Acest tip de memorie se utilizeaz pe DL scar larg n producia de serie a sistemelor Figura 7.11. Celul de deoarece sunt cele mai ieftine memorii ROM, n memorie PROM exploatare nefiind necesar (i nici posibil) renscrierea lor de ctre utilizator. 7.6.3. Celule de memorie EPROM Memoriile EPROM (Eraseable Read Only W L Memory) folosesc un tranzistor cu efect de cmp cu D dubl poart, una comandat i una izolat. S Tranzistorul MOS cu canal iniial este realizat ntre cele dou regiuni n. Poarta izolat se gsete n + apropierea substratului i a regiunilor n . A doua DL poart, situat deasupra primeia, constituie n Figura 7.12. Celul de acelai timp i selecia liniei, iar drena este conectat memorie EPROM pe linia de date (figura 7.12).

168

Circuite numerice

Dac pe poarta izolat este VGG acumulat sarcin electric negativ atunci VDD aplicarea unor tensiuni pozitive pe grila a doua ( VG , figura 7.13) nu poate aduce n polisiliciu stare de conducie tranzistorul. Dac pe SiO2 poarta izolat nu este acumulat o sarcin, atunci aplicarea tensiunii pozitive pe VG creeaz un cmp care duce la formarea n+ n+ canalului conductor de tip n i deci p determin conducia tranzistorului. Nivelul pe linia de bit este 1 cnd tranzistorul este blocat i 0 cnd acesta conduce. Injectarea Figura 7.13. Structura fizic a de sarcini negative pe grila izolat se face celulei de memorie EPROM prin aplicarea unei tensiuni dren surs mari ( cu + n dren ) i o tensiune pozitiv pe gril. Tensiunea VDS mare duce la strpungerea tranzistorului i electronii accelerai de cmpul electric intern intens, trec prin stratul de oxid foarte subire i se acumuleaz n grila izolat. Pentru tergerea informaiei din celul i revenirea n stare neprogramat (tranzistor blocat) se expune tranzistorul la aciunea radiaiei ultraviolete. Electronii din gril preiau energie de la radiaie i trec napoi n substrat prin stratul izolator. 7.6.4. Celule de memorie EEPROM Celule de memorie EEPROM (sau E PROM, Electricaly Eraseable Read Only Memory) au la baz un principiu asemntor cu celulele de memorie EPROM cu deosebirea c pentru trecerea electronilor prin stratul izolator se utilizeaz efectul "tunel". Tranzistorul de memorare T1 este un TEC-MOS bigril la care grila izolat este foarte apropiat de regiunea drenei. n aceast zon stratul de oxid este
2

T2

S electare cuvnt, W L Linie programare (Vr) Linie bit (VD)

Vr

VD

T1

n+

n+

S ubstrat p

Figura 7.14. Celul de memorie EEPROM i structura fizic a tranzistorului T1

169

Circuite numerice
foarte subire i aplicarea unor diferene de potenial de ordinul a 20 V ntre dren i grila a II-a determin trecerea electronilor din dren, prin efect tunel, prin stratul de oxid. n funcie de polaritatea tensiunii aplicate tranziia se face de la dren la gril sau invers. Celula de memorie pentru acest tip de circuit este format din dou tranzistoare, un TEC obinuit i tranzistorul descris mai sus. ntr-o celul de memorie tears, grila izolat este ncrcat cu sarcin negativ i tranzistorul T1 (canal n) este blocat. Pentru tergere se aplic tensiune pozitiv ( + 20 V ) pe linia de selecie cuvnt, punnd n conducie tranzistorul T2. Drena se conecteaz la potenial 0 i se aplic + 20 V pe linia de programare. Datorit cmpului electric mare, electronii trec din substrat, prin efect tunel i se acumuleaz n grila izolat, formnd o sarcin negativ. Pentru nscriere se aplic + 20 V pe linia selecie cuvnt ( WL ) i + 18 V n drena lui T2, n timp ce linia de programare este la "0". Cmpul electric format ntre gril i substrat (cu + pe substrat i - pe gril) smulge electronii din grila a doua, aceasta acumuleaz sarcin pozitiv i T1 intr n conducie prin formarea canalului n ntre dren i surs.

7.7. Schema bloc a unei celule de memorare

n figura 7.15 este prezentat structura generic a unui circuit de memorare pentru cuvinte de 1 bit. Pentru cuvinte de memorie mai lungi de 1 bit unele blocuri ale memoriei (vezi figura 7.15) se multiplic de un numr de ori egal cu numrul de bii ai cuvntului de memorie. De obicei lungimea cuvntului este 8,

A0 A1 Dec. linii Am-1

W L0 W L1 Matrice de memorie m nm 2 X2

Circuit intrare Circuit ieire

DLn

DIN

DOUT

W LP DL0
DL0

DL1 DL1 DLn

Circuit de citire i scriere Decodificator coloane

Control

CS An-1

R/ W

Am

Figura 7.15. Schema bloc a unui circuit de memorare

170

Circuite numerice
cuvntul numindu-se octet sau byte. m n-m Capacitatea memoriei astfel organizate este de 2 x 2 cuvinte de n memorie, adic 2 . Selectarea unei celule se face cu semnalul corespunztor liniei respective, WL (Word Line), respectiv semnalul de selectare a coloanei DL DL (Data Line). Celule corespunztoare biilor aceluiai cuvnt sunt selectate simultan, motiv pentru care decodificatorul de linii, decodificatorul de coloane i blocul de control deservesc simultan toate celulele aceluiai cuvnt. Poziia logic n care se gsete un cuvnt de memorie n structura memoriei se numete locaie de memorie. Controlul citirii sau scrierii datelor atunci cnd este posibil, se face cu ajutorul semnalelor de selectare a circuitului CS (Chip Select) i a semnalelor de citire/scriere R/W (Read/Write).

7.8. Circuite de memorare cu caracteristici speciale

7.8.1. Memoria RAM static nevolatil (NVRAM) Memoria RAM static nevolatil reine informaia nmagazinat i n cazul dispariiei tensiunii de alimentare. Ea este realizat prin cuplarea unei memorii 2 RAM cu o memorie E PROM n care se transfer rapid datele n momentul cnd dispare tensiunea de alimentare. Un astfel de exemplu este circuitul Intel 2001 (128 cuvinte x 8 bii) La revenirea tensiunii de alimentare are loc transferul invers. Un caz particular de memorie nevolatil este cel al circuitelor cu surs de alimentare incorporat. Acestea au un consum foarte redus i o pil miniatur poate asigura pstrarea datelor memorate pe perioade ndelungate (civa ani). Structura acestor circuite este ns apropiat de a celulelor clasice de memorie (calculate pentru un consum foarte redus) nefiind memorii nevolatile propriu-zise. 7.8.2. Memoria EPROM protejat la citire neautorizat (KEPROM) Circuitele de memorie protejat folosesc un mecanism de protecie a datelor stocate pentru a crete securitatea sistemului i programelor memorate la utilizarea neautorizat a acestora. Informaia stocat este accesibil numai utilizatorilor autorizai identificai printr-o procedur hand-shake de autentificare. Se folosesc dou memorii KEPROM care comunic ntre ele (cum este cazul memoriei Intel 27196). Unul dintre circuite genereaz un numr aleator care este codat (criptat) de ambele memorii i rezultatele sunt comparate de circuitul generator. Apoi circuitele i schimb rolurile. Dac rezultatele comparrii numerelor criptate sunt favorabile accesului atunci sunt deblocate circuitele de citire. Criptarea se face pe baza unei chei (Key) memorate intern, de unde i denumirea de Key-EPROM.

7.9. Memorii cu bule magnetice

171

Circuite numerice
7.9.1. Elemente cu bule magnetice Memoriile cu bule magnetice sunt printre primele circuite de memorie utilizate n tehnica de calcul. Ele sunt constituite din elemente cu bule magnetice. 2 Densitatea de integrare este de 1Mbit/cm . Memoriile cu bule magnetice au la baz fenomenul generrii, circulrii i citirii informaiei binare avnd ca suport fizic prezena sau absena unei uniti de sarcin magnetic numit convenional " bul magnetic".

S += S domenii de cmp Hext= 0

a.

S +> S insule de cmp 0< Hext< Hcr

S +> > S cmp cilindric Hcr< Hext< He

= cmpuri magnetice de semne contrare b. c. Figura 7.16. Formarea bulelor magnetice

Pentru un cmp magnetic extern avnd intensitatea Hext=0 domeniul magnetic este mprit n cmpuri i nu exist bule magnetice (figura 7.16.a), ariile domeniilor de semne contrare fiind egale; pentru cazul Hext[ 0, Hcr ] ncep s se formeze insule de cmp, iar pentru Hext[ Hcr, He ], bulele magnetice au o existen stabil i o mobilitate considerabil. Pentru cmpuri Hext >He bulele magnetice dispar. Cmpul magnetic extern este realizat de magnei permaneni. Memoriile cu bule magnetice sunt nevolatile atta timp ct exist cmpul magnetic corespunztor. Dispozitivele cu bule magnetice conin urmtoarele categorii de componente: a. linii de deplasare controlat ; b. generatoare de bul; c. detectoare de prezen. a) Deplasarea controlat a bulelor magnetice este asigurat de existena a dou cmpuri:

cmp avnd liniile de cmp perpendiculare pe planul de deplasare, care asigur existena bulelor; cmp situat n planul de deplasare, rotitor, care asigur deplasarea bulelor.

Sensul deplasrii este determinat de forma domeniilor de mediu magnetic (permaloy); dimensiunea unei bule este de 1m, iar distana dintre domeniile de permaloy de cca. 6m.

172

Circuite numerice

bula magnetic

permaloy

Figura 7.17. Reea de ghidare a bulelor magnetice b) Structura pentru generarea/tergerea bulelor.

reea de ghidare conductor bul

Figura 7.18. Structur pentru generarea/tergerea bulelor c) Detector de bule magnetice

Curentul care circul prin conductor determin apariia unei bule dac cmpul magnetic creat de curentul care parcurge conductorul (figura 7.18) este contrar celui exterior; n caz contrar, o eventual bul este anihilat la trecerea prin "spira" de conductor.

Detectorul de bule exploateaz efectul variaiei rezistenei unui conductor de permaloy n cmp magnetic. Este necesar utilizarea a dou trasee (unul de referin) pentru a limita bul modulaia nedorit datorat magnetic cmpului magnetic nvrtitor, H, care asigur deplasarea bulelor magnetice. conductori Citirea se poate face cu un amplificator diferenial Traseu activ reea de de curent care citete ghidare Traseu de referin diferena dintre curenii care parcurg conductoarele pereche, sesiznd dezechilibrul care apare n cazul prezenei bulei Figura 7.19. Structura unui detector de bule magnetice. magnetice 7.9.2. Structura memoriilor cu bule magnetice

173

Circuite numerice
O memorie cu bule magnetice este organizat pe principiul "traseu majorbucl minor" sau SPS ( Serial Imput - Parallel loops - Serial output ), arhitectur prezentat n figura 7.20. Circuitul de memorie cu bule magnetice conine mai 1 multe bucle care funcioneaz 2 ca registre seriale, bulele fiind IN OUT recirculate de-a lungul acestor n circuit trasee nchise. circuit citire Un bit de informaie este scriere transformat ntr-o bul Figura 7.20. Arhitectura SPS utilizat la magnetic de un circuit de circuitele de memorie cu bule magnetice scriere, apoi este deplasat ctre bucla destinaie unde se rotete ciclic. Pentru citire bulele sunt extrase i detectate, iar apoi anihilate. Pentru a pstra informaia, fiecare bul citit este recopiat. Rata defeciunilor este mare i pentru a reduce costul acestor elemente de memorare, constructiv, se asigur o rezerv care s acopere eventualele cderi. Utilizarea acestor memorii necesit i circuite de suport aferente (pentru sincronizare, generarea curenilor de nscriere, generarea curenilor pentru cmpul magnetic nvrtitor, evidena buclelor funcionale, controlul copierii bulelor etc.) ceea ce confer un grad ridicat de complexitate acestor elemente. De exemplu, kit-ul RCM 650 (Rockwell) asigur evidena buclelor defecte, BPK 72A (INTEL) este un kit de memorie, 7220 este port bidirecional de 8 bii, 7242 este un circuit pentru scriere/ citire, 7230 este un generator de curent pentru bobinele de magnetizare, 7250 este un preamplificator pentru cmpul magnetic, 7254 conine tranzistorii finali HMOS. Complexitatea i performanele relativ modeste ale acestor memorii le fac utilizabile n prezent doar n aplicaii speciale.

8. Elemente de perspectiv n electronica numeric

174

Circuite numerice

Circuitele speciale, numite uneori i circuite funcionale, folosesc ca suport al transmiterii informaiei semnale de alt natura dect electric. Acestea pot fi semnale optice, acustice, magnetice, chimice, etc. Problema care apare n acest caz este aceea a conversiei informaiei ntr-o form compatibil cu suportul utilizat i cu modul de prelucrare a acestei informaii. Datorit complexitii lor, aceste circuite sunt asociate unor structuri integrate. Dei fenomenologic ele sunt uneori asemntoare circuitelor analogice, funcionarea lor se apropie mai mult de cea a sistemelor numerice. O clasificare general a tipurilor de dispozitive de prelucrare a informaiei este prezentat n figurile 8.1.a,b,c. O prim categorie de dispozitive (figura 8.1.a) i bazeaz funcionarea pe interaciunea dintre semnalul purttor de informaie (S) i structura fizic al dispozitivului (F). Din aceast clas fac parte n general elementele de circuit pasive i unele elemente de circuit specifice tehnicii circuitelor integrate speciale. Acestea prelucreaz semnale electrice (rezistoare, capacitoare, diode etc.), semnale electromagnetice (linii microstrip, divizoare, filtre etc.), semnale magnetice (linii de ntrziere i filtre cu unde magnetostatice), semnale acustice (linii de ntrziere i filtre cu unde acustice de suprafa i de volum) i semnale optice (ghiduri, rezonatori, filtre). n literatura de specialitate, dispozitivele cu unde magnetostatice sunt ntlnite sub iniialele MSWD - Magneto Static Waves Device, iar cele cu unde acustice de volum i de suprafa, sub iniialele BAWD - Bulk Acoustic Waves Device i respectiv SAWD - Surface Acoustic Wawes Device. Deoarece uneori n cursul prelucrrii informaiei suportul acesteia trebuie uneori schimbat, sunt necesare dispozitive adecvate. Aceste dispozitive sunt traductoarele i ele au rolul de a transforma un semnal fizic purttor de informaie (SI) ntr-un semnal de alt natur (SO), fr a altera informaia (figura 8.1.b). Suportul informaiei n circuitele integrate actuale fiind de regul electric, traductoarele utilizate n tehnica circuitelor integrate sunt practic destinate numai conversiei semnalului electric n i din alte semnale fizice. n general, traductoarele sunt dispozitive reversibile. Randamentul conversiei, mai ales la nivelul de miniaturizare cerut i n condiiile de lucru specifice circuitelor integrate, este relativ mic. Cea de a treia categorie de dispozitive o reprezint dispozitivele active sau dispozitive cu interaciune ntre dou semnale (figura 8.1.c). Acestea opereaz cu dou semnale, (SL) i (ST), de aceeai natur sau de naturi diferite, de regul unul singur fiind purttor de informaie. Mai cunoscute i mai des ntlnite sunt dispozitivele active tip semnal electric - semnal electric (tranzistoarele, tiristoarele etc.). Semnalele optice, de exemplu, pot aciona asupra celor electrice prin intermediul traductoarelor opto-electrice (dispozitive ca fotorezistoare, fotodiode, fototranzistoare etc.); semnalele acustice interacioneaz cu semnalele electrice prin intermediul traductoarelor acustico-electrice (cum sunt dispozitivele de tip microfon). Efectul magnetostrictiv i efectul Hall sunt utilizate pentru realizarea dispozitivelor magneto-electrice.

175

Circuite numerice

S SI S0 ST
b. c.

SL

a.

Figura 8.1. Clasificarea dispozitivelor n raport cu modul de prelucrare a semnalelor: a.-dispozitive pasive, b.- traductoare, c.-dispozitive cu interaciune ntre dou semnale Datorit vitezei de lucru i considerabilei imuniti la perturbaii, sistemele moderne utilizeaz tot mai des semnalul optic ca suport de informaie. Semnalul optic poate fi prelucrat electric (celule Kerr, cristale lichide etc.), acustic (celule Bragg ) sau tot cu ajutorul unui fascicol optic (tranzistor optic). n afara acestor dispozitive care se ncadreaz n criteriile de clasificare descrise, mai exist o clas de dispozitive de interes i anume cea care utilizeaz ca suport de informaie pachete discrete de sarcin electric i respectiv bulele magnetice. Categoria cea mai nou de circuite integrate, care probabil va reprezenta saltul calitativ n domeniul prelucrrii informaiei i care va asigura suportul celei dea asea generaii de calculatoare, o constituie biocircuitele. Gradul de integrare, modul specific de lucru ca i consumul foarte redus constituie tot attea premise de dezvoltare a inteligenei artificiale. Exploatarea acestor circuite are la baz principii i criterii preluate din natur. n cele ce urmeaz vor fi prezentate succint cteva categorii de circuite integrate funcionale, unele avnd deja un statut bine precizat n lumea electronicii moderne, altele promind s devin n timp componente de baz n aparatura electronic a viitorului.

8.1.Dispozitive de prelucrare acustico-opic a semnalelor

176

Circuite numerice
Una din metodele cele mai adecvate prelucrrii n timp real a semnalelor de nalt frecven utilizeaz dispozitivele de tip acusto-optic. Funcionarea acestora se bazeaz pe propagarea unui fascicol optic monocromatic coerent ntrun mediu al crui indice de refracie, n fiecare punct este proporional cu presiunea acustic. Calitativ, fenomenul poate fi descris cu ajutorul figurii 8.2.

Unde acustice

S ubstrat acusticooptic

 B
Fascicul monocromatic coerent Fascicul difractat

Traductor electroacustic S emnal de intrare Figura 8.2. Principiul prelucrrii acusto-optice a semnalelor
Semnalul care urmeaz a fi supus prelucrrii este aplicat unui traductor electroacustic care genereaz n mediul de procesare unde elastice. Prin comprimarea / destinderea mediului rezult un gradient al indicelui de refracie. La frecvene mari, undele acustice formeaz o reea de difracie pentru fasciculul de lumin care cade sub un unghi anumit. Dispozitivul descris poart numele de celul Bragg, iar unghiul sub care se manifest efectul de difracie pentru undele acustice, unghiul Bragg (B). Valoarea optim, de eficien maxim a difraciei acestuia, este dat de relaia:  = arcsin 1 O B (8.1) O 2n a unde: n -reprezint indicile de refracie al mediului; 0 -lungimea de und optic ; a -lungimea de und acustic ; Structura unui analizator spectral bazat pe o celul Bragg este dat de figura 8.3. Fascicolul monocromatic coerent este furnizat de o surs laser; forma i dimensiunile sale se obin cu ajutorul unui colimator i al unei lentile condensator. Deviaia semnalului optic de ieire este dependent de lungimea de und acustic. Un transformator Fourier (lentil convergent) focalizeaz fasciculul optic de ieire pe o arie de foto detectori. Fiecare fotodetector furnizeaz un semnal corespunztor frecvenei sale (dat de poziia ocupat n planul focal al transformatorului Fourier).

177

Circuite numerice
Sistemul permite obinerea unor performane deosebite: analiza n timp real a unor semnale de nalt frecven (de ordinul a civa GHz), cu rezoluie foarte bun (zeci de kHz), i poate asigura o band de trecere de ordinul a 12 GHz. Pornind de la transformarea Fourier, se pot imagina i alte implementri de funcii, asemntoare celor din electronica clasic, dar care pot fi eventual definite multispaial. Exist ns i o serie de neajunsuri pentru depirea crora se depun serioase eforturi de cercetare. Astfel, gama dinamic de intrare a semnalului

S emnal de intrare Condensator Fascicul S urs laser Mediu electroacustic

Figura 8.3. Analizor spectral cu celul Bragg analizat este relativ mic, fiind limitat att de traductoarele electro-acustice ct i de caracteristicile mediilor folosite. Se pot obine unele ameliorri printr-o prelucrare prealabil a semnalului de intrare. Tot un neajuns este i eficiena relativ redus a reelei de S ubstrat difracie. n mod obinuit, aceasta nu acusticooptic depete 1-2 %, ceea ce reprezint, n mod evident, extrem de puin. Situaia cea mai Lob acustic avantajoas apare la dispozitivele cu  A Fascicul optic und acustic de volum, deoarece n acest caz energia semnalului de  B intrare trebuie s excite ntregul volum al celulei. Una din cile de Reea de d cretere a eficienei de difracie n traductoare celulele cu BAWD o reprezint utilizarea unei reele de traductoare, Figura. 8.4. Celula Bragg cu reea de care, printr-o alimentare controlat traductoare i unde acustice de volum. n faz, s genereze fascicule de unde acustice concentrate (figura 8.4). Caracteristica de directivitate a acestei reele de antene acustice depinde ns de frecvena semnalului emis, iar schimbarea direciei lobilor acustici determin schimbarea unghiului Bragg. Acest fapt afecteaz serios eficiena reelei de difracie. Pentru a conserva avantajul obinut prin concentrarea energiei acustice dispozitivul se proiecteaz pentru un spectru ngust.

Traductor electroacustic

Arie detectoare

178

Circuite numerice
O alt cale de cretere a eficienei difraciei const n utilizarea undelor acustice de suprafa. Energia, n acest caz, este consumat pentru a genera undele acustice numai la suprafa, ceea ce conduce la un randament de difracie sporit. Schema de principiu din figura 8.3 st la baza unuia din tipurile de procesoare analogice acusto-optice integrate. Avnd n vedere destinaia acestor procesoare (cercetare tehnic radioelectronic, radiolocaie, spionaj electronic) informaiile furnizate de literatura de specialitate sunt lacunare. Se poate intui ns utilizarea unor componente, pornind de la natura fizic a fenomenelor, n general, aceste prezumii regsindu-se n confirmri bibliografice. Astfel, sursa laser pentru un procesor acustico-optic integrat este reprezentat de o diod laser cu GaAs. n tehnologia actual se obin n mod obinuit puteri de 3 - 25 mW energie luminoas i exist posibiliti de a obine 100mW. Procesorul integrat utilizeaz undele acustice de suprafa, iar mediul acustic este i ghid optic. Aria de detectare este de tip CID (charge injection device - dispozitiv cu injecie de sarcin) i conine cteva mii de celule. n raport cu procesorul realizat cu componente discrete, procesorul integrat, prezint, pe lng avantajele miniaturizrii, i unele dezavantaje specifice. Astfel undele acustice nu pot fi complet absorbite i afecteaz celelalte structuri ale procesorului (emitorul laser i aria CID). Aceste elemente ca i mediul acustico-optic, sunt sensibile la variaiile de temperatur trebuind luate msuri specifice de termostatare i compensare. De asemenea, fiabilitatea, n mod special a diodei laser, este nc destul de redus. Cu toate acestea, procesorul acusto-optic integrat reprezint una din realizrile de extrem performan, coninnd elemente eterogene de mare tehnicitate: diode laser i ghiduri optice, sisteme SAWD i circuite CID.

8.2. Dispozitive de prelucrare a semnalelor de tip optic-optic

Prelucrarea unui semnal optic cu ajutorul altui semnal optic constituie obiectivul central al eforturilor de realizare a procesoarelor optice de mare vitez. Pn n prezent ns nu s-au pus n eviden fenomene de interaciune ntre fascicule optice, care s permit imaginarea de dispozitive capabile s efectueze o astfel de prelucrare i pn nu de mult nu se ntrevedea nici o soluie bazat pe interaciunea lumin-materie. n 1974 Hyatt Gibbs de la Bell Labs a pus n eviden bistabilitatea optic a unor materiale, bistabilitate comandat pe cale optic. n mod normal, indicele de refracie al unui material, sau, n ali termeni, viteza de propagare a luminii n acel material, reprezint o proprietate independent de intensitatea fascicolului de lumin care l traverseaz. Exist ns i materiale care, n anumite condiii, se comport neliniar. Primele ncercri promitoare au avut la baz ca material optic neliniar hetero-jonciuni de tip nAlGaAs-GaAs. n figura 8.5 este prezentat structura energetic a unei hetero-jonciuni de acest tip.

179

Circuite numerice

Mecanismul de apariie a acestui nivel energetic este prezentat n cele ce EC2 urmeaz. Tranziia electronilor din banda EC1 energetic de valen n cea de conducie i invers este nsoit de EV2 absorbia , respectiv emisia de fotoni, cu o energie corespunztoare saltului Nivel efectuat. Un electron care prsete excitoni banda de valen las n urm un gol echivalat cu un purttor de sarcin pozitiv. n anumite condiii, pe baza atraciei reciproce, se pot forma perechi electron-gol, numite excitoni. Nivelul EV1 energetic al electronului din exciton se GaAs afl sub nivelul inferior al benzii de nAlGaAs conducie. n mod obinuit, datorit Figura 8.5. Nivelul energetic al agitaiei termice, excitonii sunt instabili i excitonilor ntr-o heterojonciune cu practic nici nu se formeaz. Cercetrile 2 DEG. au evideniat faptul c mediul cel mai propice de apariie a acestora l reprezint gazul electronic bidimensional format ntr-o heterojonciune, datorit gropii de potenial n care se afl acesta. Experimental s-a constat prezena liniilor de absorbie excitonic n heterojonciuni cu gaz electronic bidimensional, nu numai la temperaturi criogenice (azot lichid, 77 K) ci i la temperatura ambiant (300 K).

Fascicul de alimentare

Oglinzi cavitate
l

Fascicul de comand

Fascicul de ieire

nAlGaAs

GaAs

Figura 8.6 Structura de principiu a unui tranzistor optic. Indicile de refracie al semiconductorului depinde de gradul de ocupare a acestui nivel energetic. Un fascicul optic de lungime de und corespunztoare poate cauza formarea de excitoni n numr mare, determinnd astfel modificarea indicelui de refracie. Acest fenomen de neliniaritate st la baza unui dispozitiv de prelucrare optic a unui semnal optic, asemntor ca principiu cu un tranzistor n comutaie. Structura principial a unui asemenea tranzistor optic este prezentat n figura 8.6.

180

Circuite numerice

Materialul optic neliniar, constnd din cteva sute de straturi alternative de AlGaAs i GaAs care formeaz heterojonciuni cu gaz electronic bidimensional, este plasat ntr-o cavitate Fabry-Perot, a crei lungime fizic, l, corespunde unei lungimi optice l0. Fasciculul de ieire apare numai dac lungimea optic l0 nu permite apariia de unde staionare. n caz contrar, cnd:

l0 = n,

(8.2)

fasciculul de ieire este practic suprimat. n absena excitonilor, fasciculul de alimentare strbate cavitatea Fabry-Perot n regim de und progresiv, la ieire obinndu-se o intensitate maxim. Fascicolul de comand, prin generarea de excitoni n material, modific indicele de refracie al materialului optic neliniar, i, prin aceasta, lungimea optic a cavitii. La o valoare anumit a acesteia se realizeaz condiia de rezonan (regimul de und staionar) i fasciculul de ieire este puternic atenuat. Dispozitivul este caracterizat de o vitez de lucru extrem de mare, rezultatele relevate n literatura de specialitate menionnd timpi -12 de comutaie de ordinul a 10 s. Timpul de comutaie este dat de timpul necesar unui electron pentru a trece din banda de valen pe nivelul energetic de exciton. Descrirea matematic a dispozitivului (modelul su) este de domeniul fizicii cuantice. Exist de asemenea i alte aspecte nc insuficient puse la punct. Specific pentru acest dispozitiv este ns puterea necesar pentru comutare, n prezent ea fiind de ordinul a civa mW. Pentru circuite optice integrate pe scar larg, un asemenea nivel energetic de comand este inacceptabil. Previziunile teoretice indic posibiliti de depire a acestei dificulti, crendu-se condiiile necesare apariiei procesoarelor bazate pe tranzistoare optice.

8.3. Circuite biochimice

Cercetrile efectuate pentru descoperirea de noi materiale semiconductoare au lrgit considerabil numrul de substane utilizate, intrnd din ce n ce mai mult n atenie multe substane organice. Aparent banalele cristale de naftalin sau uree, procesate similar cristalelor de siliciu dar n condiii de rafinament tehnologic superior, s-au dovedit apte de a deveni materie prim pentru circuite integrate. Circuitele dezvoltate pe suport organic difer principial de cele clasice i ele se numesc generic biocircuite; aceste dispozitve au o funcionare apropriat de cea a materiei vii. De altfel, nc nu s-a consacrat o terminologie, operndu-se att cu termenul de biocircuite ct i cu cel de circuite moleculare. Una din structurile principiale adecvate unui astfel de dispozitiv arat ca n figura 8.7. Informaia, pe suport bioelectric, se propag i este prelucrat ntr-un monostrat de protein. Intrrile/ieirile la reeaua de conectare sunt asigurate de grupri active de mediatori biochimici. Excitaia care se propag pe diferite trasee n protein, sub form de biocureni, este modulat de mediatori biochimici, care

181

Circuite numerice
reprezint un echivalent al porilor din structurile semiconductoare. Chiar dac viteza de propagare este mai mic, energia semnalului purttor de informaie este infinit deoarece o cuant de informaie se comport ca un soliton (n dispozitivele semiconductoare, o informaie este echivalent cu o decizie statistic asupra unui numr mare de purttori de sarcin). Mai mult, semnalul poate fi analogic sau numeric, n ultimul caz el putnd fi prelucrat prin logici superioare celei binare.

Reea de conectare P olivinil Mediatori chimici P rotein S ubstrat izolator

Figura 8.6. Structura de principiu a unui biocircuit. Dei aceast clas de circuite se afl nc n faz de proiect, firma EMV a brevetat de civa ani o tehnologie n acest domeniu. De altfel, avnd n vedere importana deosebit a biocircuitelor, suportul probabil al celei de a asea generaii de calculatoare, marile concerne desfoar deja programe importante n bioelectronic. Se cunoate faptul c n Japonia, firma SONY a organizat un colectiv de cercetare multidisciplinar. Rezultatele cele mai importante se pare c au fost obinute de firma IBM, firm care investete anual circa 5 milioane de dolari n electronica molecular. Primele propuneri concrete de biocircuite au fost fcute de doi dintre specialitii firmei, dr. A. Aviran i de dr. M. Ratnar de la Universitatea New York. Cercetrile sunt conduse n prezent de profesorul R. Birge la Centrul de Electronic Molecular nfiinat de firma IBM la Universitatea Carnegy-Mellon din Pittsburgh. La acest centru s-a reuit sinteza unor structuri organice complexe, capabile s ndeplineasc funcii logice. Elementul de baz al unei astfel de structuri este reprezentat de o molecul de porfirin, molecul organic complex care conine un ion metalic (ea fiind i una din componentele clorofilei, cu rol important n procesele energetice de sintez). O structur molecular cu funcie logic NAND, bazat pe porfirin este prezentat n figura 8.7.a. Cele dou intrri ale operatorului sunt reprezentate de dou molecule de cianin, molecule fotosensibile, care, excitate de un foton de o energie anumit, elibereaz un electron. Acest electron este transferat moleculei de porfirin printr-o legtur de chinon. Rolul acesteia const n asigurarea deplasrii unisens a electronului (mecanism de diod). Rezolvarea teoretic a problemei deplasrii electronilor, printr-un material organic, ntr-un singur sens dateaz din 1962 i aparine lui Psenicinov, care a presupus existena unui mecanism de tunelare a electronilor. Acest mecanism, demonstrat matematic n 1981, a fost aplicat la realizarea operatorului NAND molecular. Electronii pot strbate reeaua periodic a moleculei organice numai dac energia lor corespunde barierei energetice a reelei, numit -barier. Deplasarea electronului prin aceast molecul constituie principalul factor de ntrziere a rspunsului

182

Circuite numerice
biocircuitului. Electronii, ca purttori de informaie ptrund n molecula de porfirin care reprezint operatorul logic. Molecula expulzeaz un electron dac primete simultan doi electroni. Electronul expulzat este captat de o molecul de cromafor, care are rolul de traductor de ieire. Acest electron modific proprietile optice ale moleculei de cromafor. Citirea strii operatorului se execut tot cu ajutorul radiaiei laser, de o lungime de und determinat. Prezena sau absena electronului suplimentar determin molecula de cromafor s reflecte sau s absoarb aceast radiaie. Funcionarea de ansamblu a acestui tip de operator molecular poate fi urmrit pe figurile 8.7.a (operatorul are o singur intrare excitat) i 8.7.b (operatorul are ambele intrri excitate)

a.

1.Molecul 2.Molecul 3. 4. de cianin de chinon Molecul Molecul de de E xcitaie porfirin cromafor optic 1. 2. -

Radiaie de citire

b. 1. 2. 3. 4. 1. 2. -

Radiaie de citire

E xcitaie optic

Figura 8.7 Operator NAND molecular cu porfirin a) cu o intrare excitat; b) cu ambele intrri excitate Traductoarele de intrare/ieire, respectiv moleculele de cianin/cromafor au fost ataate pentru a se pune n eviden funcionarea acestei structuri care nu poate fi manipulat mecanic i conectat n alt mod. Un exemplu elementar de schem sintetizat din operatorii NAND cu porfirin este prezentat n figura 8.8. Sinteza operatorilor i n final a circuitelor moleculare reprezint o problem tehnologic a crei complexitate depete tot ceea ce este cunoscut n prezent. Pentru sinteza operatorilor elementari cu porfirin, dr. Lindsay de la IBM a realizat un reactor de sintez molecular controlat de un calculator i acionat de un robot. Succesiunea de reacii chimice necesare sintezei este n prealabil modelat matematic i pe aceast baz se stabilesc condiiile necesare (succesiunea introducerii substanelor, temperatura, presiune, catalizatori). Procesul este realizat pe baza metodei Merrifield. n camera de reacie se gsesc cteva mii de sfere dintr-un material plastic special, pe suprafaa crora ader

183

Circuite numerice
chimic moleculele n curs de formare. Robotul acionat de calculator introduce n reactor substanele necesare n cantitatea i la momentul prestabilit. Produsele de sintez, respectiv operatorii NAND realizai astfel se testeaz global cu ajutorul radiaiei laser, neputnd fi vorba nc de o manipulare discret a lor. Timpul de rspuns calculat i confirmat experimental este de ordinul a 3 ps. Dezvoltarea acestor circuite moleculare este nc limitat de posibilitile de modelare oferite de tehnica de calcul. n tehnologia procesoarelor moleculare se au n vedere dou principii ce vor deveni probabil caracteristice: spaialitatea structurilor i autoorganizarea acestora. Organizarea spaial a cestor dispozitive apare fireasc dac se ine seama de modul lor de realizare i adaug o nou dimensiune gradului de miniaturizare preconizat. Autoorganizarea reprezint o cerin acut pentru obinerea de structuri cu complexitate i organizare determinat. Se are n vedere exploatarea unor mecanisme de afinitate care s permit introducerea precis a moleculelor n structura respectiv.

1.

2.

3.. 2. 3. 2. -

1.

2.

1.

2.

3.. -

2.

1.

2.

Figura 8.8. Operatori moleculari elementari interconectai Dei dificultile ntmpinate n sinteza unor circuite moleculare complexe sunt importante, se preconizeaz realizarea unui prototip de calculator molecular n anii care vin. Chiar dac sistemele moleculare nu au atins nc performanele ateptate, exist toate argumentele pentru a putea considera c viitorul n electronica de performan i n particular n electronica numeric, aparine biocircuitelor.

184

Circuite numerice

185