Sunteți pe pagina 1din 94

UNIVERSITATEA TEHNIC A MOLDOVEI

B. MIRONOV
ELECTRONICA
Note de curs
2000
CUPRINS
Capitolul I. DIODA I DISPOZITIVE PE BAZA DIODELOR
1.1.Dioda.
1.2. Redresor monofazat monoalternan
1.3. Redresor monofazat dubl alternan
1.4. Redresor pe baza punii de diode
1.5. Redresoare cu multiplicare de tensiune.
Capitolul II. TRANZISTORUL SI MODURILE LUI DE CONECTARE
2.1. Regimurile tranzistorului
2.2. Conectarea tranzistorului cu emitor comun
2.3. Caracteristicile tranzistorului
2.4. Conectarea tranzistorului cu baz comun.
2.5. Conectarea tranzistorului cu colector comun.
2.6. Etajul - tranzistor cu efect de cmp
2.7. Conectarea TEC.
2.8. Cuplarea ntre etaje.
Capitolul III. REACIA N CIRCUITELE ELECTRONICE
3.1. Tipurile de reacie
3.2. Reacia negativ:
3.3. Influena reaciei negative asupra stabilitii amplificatorului.
3.4. Influena reaciei negative asupra impedanei de intrare Z
i
.
3.5. Reacia pozitiv.
Capitolul IV. AMPLIFICATOARE DE PUTERE (ETAJE FINALE)
4.1. Amplificatorul final n contratimp cu transformator (regimurile B i AB)
4.2. Amplificatoarele de putere fr transformator
4.3. Schema amplificatorului fr transformator care funcioneaz n regimul B.
4.4. Calcularea parametrilor amplificatorului de putere cu preamplificator.
4.5. Amplificatorul acordat:
Capitolul V. STABILIZATOARE DE TENSIUNE
5.1. Stabilizatoare parametrice cu dioda Zener
5.2. Stabilizator cu compensare
Capitolul VI. APLICAII ALE AMPLIFICATOARELOR
OPERAIONALE
6.1.Generaliti
6.2. Amplificatorul operaional sumator.
6.3.Erorile amplificatorului sumator.
6.4. Configuraia neinversoare a amplificatorului operaional
6.5. Influena reaciei asupra rezistenei de intrare ale celor dou configuraii a
amplificatorului operaional
6.6. Conectarea diferenial a amplificatorului operaional
6.7. Unele aplicaii ale amplificatoarelor operaionale
CAPITOLUL VII CIRCUITE LOGICE
7.1. Generaliti
7.2. Pori logice
BIBLIOGRAFIA
2
Capitolul I.
DIODA I DISPOZITIVE PE BAZA DIODELOR
1.1.Dioda.
Dioda reprezint un monocristal semiconductor de form prismatic dotat cu
impuriti, numii donori sau acceptori, astfel nct se obin dou regiuni - una cu
conductibilitate de tip n, iar cealalt de tip p.
1) Dioda nepolarizat:
n regiunea n vor exista purttori majoritari (electronii) i purttorii minoritari
golurile (+). n mod analog, n regiunea p purttorii majoritari (golurile) i purttori
minoritari electronii (-) (fig. 1.1).
Datorit diferenei mari de concentraie electronii din regiunea n vor difuza n
regiunea p, iar golurile din regiunea p vor difuza n regiunea n. n vecintatea
suprafeei de separare va scdea concentraia purttorilor majoritari.
Datorit difuziei purttorilor majoritari apare la interfaa acestor dou zone a
monocristalului dotat cu impuriti diferit o diferen de potenial numit tensiune de
difuzie UD sau barier de potenial. Aceast barier de potenial pentru diferii
semiconductori este diferit: Si - 0,7 V; Ge - 0,3 V; As - 2 V.
2) Dioda polarizat direct:
n acest caz (fig. 1.2) plusul tensiunii externe se aplic pe regiunea p i minusul
pe regiunea n. Tensiunea aplicat d natere unui cmp E
P
, cu sensul indicat pe desen,
care se suprapune cmpului intern i-l micoreaz. Echilibrul dintre curenii de cmp
i de difuzie este perturbat. Cmpul rezultant favorizeaz trecerea purttorilor
majoritari determinnd o cretere a curentului de difuzie. n regiunea de trecere
existnd un numr mai mare de purttori mobili de sarcin, rezistena jonciunii este
mic.
3) Dioda polarizat invers:
3
-
-
-
-
-
Fi
g.
2.
12
.
C
on
ec
tar
ea
tra
nz
ist
or
ul
ui
cu
ba
z
co
m
un

p
Fig. 1.1. Dioda nepolarizat
+
+
+
+
+
n
p
-
+
E
P
Fig. 1.2. Dioda polarizat direct
-
-
-
+
+
n p + -
E
P
Fig. 1.3. Dioda polarizat invers
-
-
-
-
-
-
-
-
-
-
+
+
+
+
+
+
+
+
+
+
n acest caz plusul tensiunii externe se aplic pe regiunea n i minusul pe
regiunea p (fig. 1.3). Cmpul E
p
, mrete bariera de potenial, micornd curentul
de difuzie datorat purttorilor majoritari. Dioda va fi parcurs de un curent de valoare
mic, i caracterizat de o rezisten mare.
Simbolul diodei
n practic dioda este folosit n calitate de redresor. Energia electric uor se
transmite prin liniile de tensiune nalt la distane mari sub form de curent alternativ,
deoarece pierderile sunt proporionale cu intensitatea curentului. Pentru a fi folosit,
curentul alternativ este transformat n curent continuu. Aceast transformare este
ndeplinit de dispozitivele redresoare, la baza funcionrii crora stau diodele.
1.2. Redresor monofazat monoalternan
n fig. 1.4 este reprezentat schema simplificat a unui redresor monofazat
monoalternan. La intrare (punctul A) avem curent alternativ (fig. 1.5). Iar la ieire
(punctul B) se obine curent continuu de o singur polaritate . Pentru a fi continuu se
conecteaz un condensator (fig. 1.6).
n acest caz n condensator se acumuleaz mult mai mult energie dect se va
consuma prin rezistorul R
L
.
;
C
1
=
reactiv L
R R

Diagrama de variaie n timp a tensiunii are forma reprezentat n fig. 1.7.


4
220 V
R
L
D
+ -
A B
Fig. 1.4. Redresor monofazat
monoalternan
t
U
0
Fig. 1.5. Diagramele de variaie n timp a
tensiunilor n punctele A i B.
t
U
0
A
B
220 V
R
L
D
+
-
A B
U
C
Fig. 1.6. Redresor monofazat
monoalternan cu condensator
t
U
0
Fig. 1.7. Diagrama de variaie n
timp a tensiunii n punctul B
Fig. 1.12. Redresor cu dublare de tensiune
1.3. Redresor monofazat dubl alternan
Se mai adaug o diod (fig. 1.8). n acest caz timpul de descrcare a
condensatorului este mai mic. Diagrama de variaie n timp a tensiunii are forma
reprezentat n fig. 1.9.
1.4. Redresor pe baza punii de diode
Din punct de vedere tehnologic transformatorul cu bobin e un lucru
complicat. De aceia se aplic n practic redresorul pe baza punii de diode (fig. 1.10).
Condensatorul nu trebuie s se descarce pe diod.
Cnd curentul merge de la A la B, avem semiperioada pozitiv i sunt deschise
diodele D3 i D2.
Cnd curentul merge de la B la A, avem semiperioada negativ i sunt
deschise diodele D4 i D1.
5
220 V
R
L
D1
+
-
A B C
E
F
(-)
(+)
Fig. 1.8. Redresor monofazat dubl
alternan
t
U
0
cu condensator
fr
condensator
Fig. 1.9. Diagrama de variaie n
timp a tensiunii
D2
220 V
R
S
+
B
+
-
A
D3
Fig. 1.10. Redresor pe baza punii de diode
D1
D2
D4
Fig.1.11 Reprezentrile grafice ale punii de diode
Fig. 1.12. Redresor cu dublare de tensiune
1.5. Redresoare cu multiplicare de tensiune.
n unele cazuri e necesar de a obine o tensiune nalt. Evident c utilizarea
unui transformator n acest caz este complicat deoarece e mare coeficientul de
transformare i exist riscul de strpungere a transformatorului. Deci apare problema
de a avea transformator cu tensiune n bobina secundar mic, iar apoi de multiplicat
aceast tensiune. Prin urmare avem un exemplu de redresor care dubleaz tensiunea
(fig. 1.11).
n semiperioada pozitiv (cnd curentul circul de la A la B) se va ncrca
condensatorul C1 prin dioda VD1 pn la amplitudinea tensiunii curentului alternativ
(VD2 este nchis), iar n semiperioada negativ (potenialul n punctul B este mai
pozitiv ca n A). se va ncrca condensatorul C2 prin dioda VD2. Deci n fiecare
semiperioad se ncarc cte un condensator. Datorit faptului c sunt ncrcate
condensatoarele C1 i C2 i ele sunt unite n serie fa de sarcin, la sarcin tensiunea
se dubleaz.
Un alt tip de redresor cu multiplicare de tensiune (fig. 1.12):
n semiperioada negativ (A este negativ fa de B) curentul va curge prin VD1
i se va ncrca capacitatea C1, astfel nct
D
este egal cu amplitudinea fa de
punctul B.
n semiperioada pozitiv A este mai pozitiv ca B i curentul va curge prin
dioda VD2 i capacitatea C2 se ncarc pn la potenialul amplitudinii. ns dat fiind
c D fa de B deja avea un potenial egal cu potenialul amplitudinii i plus nc o
6
220
V
R
L
D1
+
-
A
B
+
+
D2
Fig. 1.12. Redresor cu dublare de tensiune
C1
C2
C1
1
220
V
A
B
R
S
D +
VD1
+
VD2
C2
C
Fig. 1.12. Redresor cu dublare de tensiune, care
poate fi prelungit
amplitudine. Deci pe condensatorul C2 apare un potenial dublu fa de amplitudine.
Prin urmare are loc dublarea tensiunii.
Aceast schem are avantajul c ea poate fi extins. Dac conectm sarcina
ntre nodurile: B i C avem dublarea tensiunii (R1); A i E avem triplarea tensiunii
(R2); B i F - creterea de 4 ori a tensiunii.
Cnd vine iari semiperioada negativ, C3 se ncarc fa de C, care va avea
de acum tensiunea dubl i deci punctul E va avea tensiunea tripl.
Cum se vede putem primi i tensiuni mrite de 4, 5, ... ori, dac continum
schema. n semiperioada pozitiv se nchid diodele impare i se deschid cele pare i
invers.
Dac mrim numrul de trepte, curentul se micoreaz (legea conservrii
energiei). n aceast tehnologie ne trebuie s se pstreze sarcina (s nu se descarce) i
deci trebuie s avem o frecven mare ca perioada s fie mic i s nu se descarce
condensatoarele.
Probleme:
Problema 1.
O diod din Ge are curentul invers de saturaie de I
S0
= 1 A. Dioda din Si are
I
S0
= 10
-8
A. Temperatura T=293 K. Curentul direct prin aceste diode este I = 100 mA.
S se determine tensiunile pe diode.
Rezolvare:
Curentul diodei se determin dup formula:
I I e
S
qU
KT

_
,

0
1 ;
de unde:
I
I
e
S
qU
KT
0
1 ;
ln ; ln ;
I
I
qU
KT
U
KT
q
I
I
S S 0 0
1 1 +

_
,
+

_
,

7
220 V
A
B
R1
C1
D
+
VD1
+
C2
C
VD2
+
C3
E
VD3
+
C
4 F
VD4
R3
R2
Fig. 1.13. Redresor cu multiplicarea tensiunii
. 407 1
10
10 100
ln
10 6 , 1
10 38 , 1 293
: Pentru
. 288 1
10
10 100
ln
10 6 , 1
10 38 , 1 293
: Pentru
9
3
19
23
6
3
19
23
mV U Si
mV U Ge

,
_

,
_

Problema 2.
Dioda pe baz de Ge are I
S0
= 25 A, funcioneaz la tensiunea direct U =
0,1 V, i la temperatura de T = 300 K. S se determine rezistena total R
0
i rezistena
diferenial r
dif
a diodei.
Rezolvare:
Gsim curentul diodei la tensiune direct U = 0,1 V dup formula:
( )
( ) ; 1,17 1 e 10 25 1
300 10 38 , 1 1 , 0 10 1,6 6 -
0
23 19 -
mA e I I
KT
U q
S

,
_




Atunci rezistena diodei pentru curentul continuu (punctul de lucru):
R
U
I

0 1
10
3
,
.
1,17
85
Calculm rezistena diferenial, folosind formula:

kT
qU
S dif
dif
e
I q
kT
dU
dI
g
r
1 1
1
1
0
.
Lund n consideraie faptul c I>>I
S0
, putem scrie aproximativ:
22
1
I q
KT
r
dif
.
Problema 3.
Pentru dioda din Ge temperatura se schimb de la t
1
= 20 pn la t
2
= 80
0
C, iar pentru
dioda din Si - de la 20 pn la 150
0
C. S se determine raporturile curenilor de
saturaie pentru fiecare diod la aceste temperaturi I
S02
/I
S01
. De considerat sarcina
electronului q =1,602 10
-19
Coulomb, constanta Boltzmann k = 1,38 10
-23
G/grad.
Coeficienii care caracterizeaz jonciunea:
pentru Ge: m=2; n=1; U
G0
=0,785 V. pentru Si: m=1,5; n=2; U
G0
=1,21 V.
Rezolvare:
Curentul de saturaie este descris de formula
;
0
0
T
G
n
U
m
S
e T k I

unde: U
E
q
G
g
0
; E
g
- limea zonei interzise n electronvoli.
8
q
kT
T

- potenialul termic
La t = 20
o
C
T
=0,0252 V, iar la t =80
o
C
T
=0,0365 V
Pentru Ge: ; 285
293
353
293
1
353
1
10 38 , 1
10 6 , 1 785 , 0
2
2
1
2
1 1
01
02
23
19
1 2
0

,
_

,
_


,
_

,
_

e
T
T
e
I
I
T T k n
q U
G
Pentru Si: ; 2719,8
293
423
293
1
423
1
10 38 , 1 2
10 6 , 1 21 , 1
5 , 1
5 , 1
1
2
1 1
01
02
23
19
1 2
0

,
_

,
_


,
_

,
_

e
T
T
e
I
I
T T k n
q U
G
Problema 4.
n schema din fig. 2.22 dioda are
curentul de saturaie I
S0
=10 A, s se
determine tensiunea de ieire U
0
.
Rezolvare:
Deoarece dioda este polarizat
direct, rezistena diodei din Si va fi mic i
curentul n schem se va determin de
rezistena R
L
=20 k. Prin urmare curentul
prin diod:
I
U
R
mA


40
20 10
2
3
;
conform legii Ebers-Moll

,
_

1
0
0
T
U
S
e I I

.
q
kT
T

- potenialul termic. La t = 20
o
C
T
=0,0252 V
De unde
U
I
I
V
T
S
0
0
1 0 14 +

_
,
ln , ;
Problema 5.
Pentru schema din fig. 2.23 s se
determine componenta alternativ a tensiunii
de ieire u
0
dac ea funcioneaz la temperatura
de camer.
Rezolvare:
Componenta alternativ a tensiunii de
ieire va fi egal cu componenta alternativ a
tensiunii pe diod. Poziia punctului de lucru se
determin de componenta constant a curentului diodei:
9
U
0
40 V
20 k
R
L
Fig. 2.22. La problema 4
C
U
0
3 V
10 k
R
H
20
V
Fig. 2.23. La problema 5
D
Fig. 2.26. La problema 7
I
U
R
mA


20
10 10
2
3
;

; ;
0
dif
dif
dif
dif
r r
r u
r i u
r R
u
i
+


( ) . 13 10 2 026 , 0
1
3


I q
KT
I
U
R
dif
De aceea:
; 9 , 3
10 10 13
13 3
3
0
V m
r R
r u
U
dif
dif

Problema 6.
Trebuie de redresat tensiunea cu valoarea efectiv de 700 V, folosind numai
diode de tipul 226.
Rezolvare:
Determinm valoarea amplitudinii tensiunii sinusoidale:
U U V
m
2 2700 1000 . Aceast tensiune n schema simplificat de redresare
va fi invers. Deoarece tensiunea invers a diodelor de acest tip la temperaturi
maximale de lucru este 300 V, atunci pentru redresare este necesar s utilizm
conectarea n serie a diodelor. Dar din cauza c rezistenele inverse pot fi diferite
pentru fiecare diod (la unul i acelai tip de diode pot s difere de cteva ori), este
necesar de untat diodele cu rezistene.
Numrul necesar de diode
se determin dup formula:
( )
n U k U
m H inv

.max
,
unde k
H
- coeficientul de
ncrcare dup curent (are valori
de la 0,5 pn la 0,8). Fie
K
H
=0,7, atunci:
( )
n 1000 07 300 476 , , .
Fie n = 5.
Valorile rezistenelor de untatre
se calculeaz dup formula:
( )
( )


k
I n
U U n
R
inv
m inv
333
10 300 1 5
1000 1 , 1 300 5
1
1 , 1
6
max
max

Avem R
H
=300 k. Schema redresorului este reprezentat n fig. 2.24.
Problema 7.
Avem diode de tipul 226 cu un curent mai mic de ct ne trebuie. I = 400
mA. Diodele pot redresa I
max
= 200 mA. De alctuit i calculat schema redresorului.
Rezolvare:
Deoarece curentul necesar redresat ntrece valoarea maximal a curentului a
unei diode (la temperaturi maximale de lucru I
redrmax
= 200 mA), este necesar ca cteva
diode de unit n paralel. Lund n consideraie faptul c rezistenele directe ale
diodelor sunt diferite pentru fiecare diod, pentru redresarea curenilor, ce trec prin
diode, este necesar de conectat n serie cu diodele rezistene.
10
VD1
R
H
VD2
VD5
R

Fig. 2.24. La problema 6


Fig. 2.26. La problema 7
Numrul necesar de diode se determin
dup formula: ( )
n I k I
m H redr

max
, unde k
T
-
coeficientul de ncrcare dup tensiune (are
valori de la 0,5 pn la 0,8). Fie K
H
=0,8, atunci:
( )
n 400 08 200 25 , , .
Fie n = 3.
Valorile rezistenelor se calcul dup
formula:
( )
( )


35 , 4
10 400 1 , 1 10 300 3
1 3 1
1 , 1
1
3 3
max m redr
med dir
I I n
n U
R
Avem R=5 . Schema redresorului este reprezentat n fig. 2.25.
Problema 8.
Dioda funcioneaz n schema simpl de redresare cu rezistena R=10 k (fig.
2.15). Dioda are R
dir
= 40 , R
inv
= 400 k i C = 80 pF. Datorit influenei capacitii
parazitare tensiunea redresat va scdea n dependen de frecven. De gsit
frecvena, la care curentul redresat se va micora de 2 ori.
Rezolvare:
Lund n consideraie c R>>R
dir
i R<<R
inv
, se poate socoti c:
la frecvene mici:
( ) R
U
R R
U
I
dir
dir
max max
max

+

i
( )
ind ind
inv
R
U
R R
U
I
max max
max

+

< I
dir
;
la frecvene mari:
R
U
I
dir
max
i
ind
inv
Z
U
I
max

.
La micorarea curentului de redresare I de 2 ori are loc
dir inv
I I 5 , 0
; prin urmare,
R Z
inv
2
. Se poate considera c
2 2
C inv
X R Z + , deoarece X
C
<<R
inv
.
11
Fig. 2.6 Schemele de comutare a
tranzistorului.
a) - cu baz comun;
b) - cu emitor comun;
c) - cu colector comun
VD3
R
VD1
R
VD2
R
Fig. 2.25. La problema 7
VD1
R
H
C
Fig. 2.26. La problema 7

4 2 2 2 2
10 73 , 1 73 , 1 3 4 R R R R R Z X
C
.
Din
( ) C X f
C
2 1
,

kHz Hz
C X
f
C
115 10 115
10 73 , 1 80 28 , 6
10
2
1
3
4
12


Capitolul II.
TRANZISTORUL SI MODURILE LUI DE CONECTARE
2.1. Regimurile tranzistorului
Tranzistorul este un dispozitiv creat dintr-
un cristal care conine din trei domenii n-p-n (sau
p-n-p) (fig. 2.1). Putem distinge 4 regimuri de
lucru a tranzistorului.
Dac nu este aplicat tensiunea, cristalul se
afl n stare de echilibru.
Presupunem c la colector am aplicat
tensiune pozitiv (+). Jonciunea CB se va afla
ntr-o diferen de potenial invers i se va
nchide. Dac la baz se aplic (+), se creeaz un
flux de electroni, el va fi cu att mai mare cu ct
va fi mrit potenialul (+):
. 26 ; mV e I I
T
U
SC E
T
BE

Grosimea bazei trebuie s fie mai subire dect parcursul liber al electronilor.
Electronul de la jonciunea EB ajunge la jonciunea BC i este deplasat n colector.
Predomin regimul activ:
;
B
C
I
I
Cu ct este mai subire baza cu att este mai
mare.
12
Fig. 2.6 Schemele de comutare a
tranzistorului.
a) - cu baz comun;
b) - cu emitor comun;
c) - cu colector comun
U
+
C
B
E
U
BE
I
E
Fig. 2.2. Tranzistorul mpreun
cu sarcina
Fig. 2.3. Caracteristica de intrare a
tranzistorului
E
B
C U
+
n
n
Fig. 2.1. Schema pentru
ilustrarea principiului
tranzistorului
p
n cazul cnd potenialul bazei i al emitorului este zero ambele jonciuni sunt
nchise, i avem regim de tiere (fig. 2.2).
Regim liniar (activ) - cnd jonciunea
BC este nchis iar jonciunea BE - deschis.
Tensiunea U
BE
crete i odat cu creterea ei
crete I
C
i deci se micoreaz rezistena
tranzistorului. Exist o dependen aproape
liniar (fig. 2.4).
O variaie mic a curentului bazei
duce la mrirea mare a curentului colectorului
I
C
.
;
B
C
I
I


Acest regim se continu pn tensiunea la baz este mai mare ca tensiunea la
colector. Se deschide jonciunea baz colector n aa fel apare regimul de saturaie. n
acest regim tranzistorul nu mai amplific.
La mrirea U
B
se mrete curentul n
colector, ceia ce nseamn c se micoreaz
rezistena tranzistorului. n regimul de saturaie
ambele jonciuni sunt deschise. Electronii
nimeresc i din colector i din baz. Acest
regim trebuie evitat.
Regimul invers cnd se schimb cu locurile colectorul i emitorul. n acest caz
<<1, ceia ce nseamn c emitorul nu dovedete s adune toi electronii din baz
(fig. 2.5).
n figura 2.6 sunt reprezentate cele trei configuraii posibile de conectare a
tranzistorului.
13
Fig. 2.6 Schemele de comutare a
tranzistorului.
a) - cu baz comun;
b) - cu emitor comun;
c) - cu colector comun
Ieire
Intrare
I
C
I
E
I
B
U
E
a)
U
C
B
C
E
b)
Ieire
Intrare
I
C
I
B
I
E
U
B
U
CE
E
C
B
I
E
Ieire
Intrare
I
B
I
C
U
B
c)
U
EC
E
C
B
I
BE
I
C
Fig. 2.4. Dependen I
C
de I
BE
C
B
E
Fig. 2.5. Configuraia geometric a
tranzistorului
2.2. Conectarea tranzistorului cu emitor comun
Emitorul este conectat la pmnt (fig. 2.7).
Aplicm la baz o tensiune de 1 mV i semnal
amplificat la colector nu va fi (amplitudinea e mic,
trebuie s fie > 0,5 V)
Aplicm 1 V i la ieire avem numai
semiperioada pozitiv. Aa o situaie nu ne satisface.
Trebuie de stabilit regimul tranzistorului.
La baza tranzistorului va trece numai
componenta alternativ. (fig. 2.8) Semnalul este scos
tot prin condensator. Ca tranzistorul s fie
ntredeschis se utilizeaz un divizor de tensiune.
Rezistenele R1 i R2 de obicei au o eroare de (10-
20%). Curentul colectorului are o dependen
exponenial de U
BE
:
; exp
0

,
_

KT
qU
I I
BE
S C
Dac temperatura se schimb se schimb i I
C
i trebuie s lichidm influena
ei. Funcionarea circuitelor nu trebuie s depind de parametrii tranzistorului deoarece
ei sunt diferii. Deci la emitor se mai unete o rezisten (reacia negativ R
E
)
Presupunem c din cauza erorii rezistenelor, stabilim o diferen de potenial
U
BE
ne corect. R
E
efectueaz compensarea perturbaiei iniiale (fig. 2.9). Datorit
reaciei negative, U
BE
se menine practic constant.
R
C
- servete ca sarcin pentru obinerea semnalului, la ieire totodat
protejeaz tranzistorul.
R1, R2 - divizorul de tensiune, care creeaz regimul tranzistorului (punctul de
lucru).
R
E
- reacia negativ (stabilizarea termic i stabilizarea funcionrii
tranzistorul - cnd parametrii tehnici nu coincid cu parametrii calculai).
Aceste rezistene se calculeaz n felul urmtor:
14
U
+
C
B
E
Fig. 2.7. Conectarea
tranzistorului cu emitor comun
Ui
R1
R2
Rc
R
E
Fig. 2.9. Etajul cu reacia negativ R
E
U
+
Fig.
5.6.
Cea
mai
sim
pl
sch
em
a
stab
iliz
ator
ului
cu
co
mp
ens
are
Ui
R1
R2
Rc
Fig. 2.8. Etajul cu divizorul de tensiune
pentru polarizarea bazei
;
2
C
C
I
U
R
+
(1)
Se presupune c iniial se alege curentul colectorului I
C
. (Rezult din
coeficientul de amplificare K i rezistenele divizorului R1, R2).
Coeficientul de amplificare a tensiunii:
;
0
E
C
E E
C C
BE E E
C C
B
C
i
R
R
I R
I R
U R I
R I
U
U
U
U
K

Dac K < 15, atunci U


BE
<< I
E
R
E
i aceast cretere poate fi neglijat. (dac
avem nevoie de K > 15, facem mai multe etaje).
Considerm Ic

I
E
i deci:
;
E
C
U
R
R
K
(2)
n relaia (2) stabilim R
E
: ;
2
U C U
C
E
K I
U
K
R
R
+

Pentru a calcula R1 i R2

avem nevoie de curentul bazei I
B
:
;

C
B
I
I
(3)
Curentul prin divizor:
( ) ; 20 10
B d
I I
(4)
; 2 1
d
I
U
R R
+
+ (5)
Din (5) reiese c:
; 2
B d
E E BE
B d
B
I I
R I U
I I
U
R
+
+

(6)
Rezistena ( ) ( ); 6 5 1 R
2.3. Caracteristicile tranzistorului
Dac tranzistorul este desenat ca un cuadrupol, se pot prezenta situaiile din
figura 2.6, n funcie de electrodul pus la mas (comun intrrii i ieirii).
Caracteristicile statice dau relaia dintre dou din mrimile de la bornele
cuadripolului (tensiune sau curent), cnd o a treia este meninut constant.
15
U
BE
I
B
Fig. 2.11 Caracteristica de intrare.
I
B0
U
CE
I
C
I
Cmax
I
B1
I
B2
I
B3
I
B4
I
B5
I
B6
I
C0
I
C0
U
CB
U
C0
U
+
Regim de saturaie
Regim de tiere
P
max
Fig. 2.10 Caracteristicile de ieire
ale tranzistorului cu emitorul comun.
Cea mai des sunt folosite caracteristicile de ieire I
C
=(U
CE
), cnd I
B
=const. Curentul
bazei se determin conform punctului de lucru.
Se disting 3 zone pe planul desenat: Regimul de saturaie, regimul de tiere,
regimul activ (regiunea nehaurat) (fig. 2.10).
Linia P
max
este linia care ne determin puterea maximal pe care o degaj
tranzistorul dat. Caracteristicile nu trebuie s ias n afara acestei linii.
n caracteristica de intrare (fig. 2.11) fixm pe grafic I
B0
i gsim U
B0
-
tensiunea n punctul de lucru. I
BO
- curentul bazei n punctul de lucru.
Mai departe efectum calculul divizorului.
n caracteristica de transfer gsim punctul de lucru, tensiunea de alimentare i
curentul maximal:
I
U
R R
C
C E
max
;
+
+
(7)
Ducnd o dreapt prin I
Cmax
i punctul de lucru, determinm amplitudinea
tensiunii la ieire U
C0
. Dac nu ne convinge aceast tensiune atunci schimbm
parametrii. Tot din acest grafic gsim i curentul la ieire I
C0
.
Avem sistemul:

'

+
;
;
max
E
C
U
E C
C
R
R
K
R R
U
I
(8)
Din sistemul (8) gsim R
E
i R
C
. Calcularea divizorului:
( ) ; 20 10
0 B
E C
I
R R
U

+
+

( )
;
20 10
2
0 0

B
E E BE
I
I R U
R
- dimensionarea grafoanalitic.
Dac avem nevoie de o stabilizare mai mare, alegem 20, iar dac - de un
coeficient mare de amplificare, lum 10.
2.4. Conectarea tranzistorului cu baz comun.
Potenialul bazei nu se va schimba
deoarece ea este unit la pmnt. Stabilirea
punctului de lucru va fi similar.
2.5. Conectarea tranzistorului cu
colector comun.
16
U
i
R1
R2
R
C
R
E
U
+
Fig. 2.12. Conectarea tranzistorului cu
baz comun
C
B
U
i
R1
R2
R
E
U
+
U
0
Fig. 2.13. Repetor pe emitor
n cazul dat semnalul se scoate de la emitor. ;
2
1
0
+
U U
B
- punctul de lucru.
[ ] ; 100 10
2 1
k R R
;
2
1
E
E
I
U
R
+

I
E
se alege reieind din puterea, care trebuie s-o primim la ieire.
17
Fig. 2.15. TEC-j n
regim de saturaie
Descrierea conectrilor tranzistorilor.
g
m
=
;
0
i
I
I

- conductibilitatea de transfer.
Aceste scheme pot fi utilizate:
- dac rezistena r
i
e mare, n schemele unde nu influeneaz la semnalele de intrare
(amplificatoare) (fig. 2.9).
- la amplificatoare a semnalelor cu frecvene foarte mari (fig. 2.11, rezistena r
i
i
coeficientul K
I
sunt mici), deoarece ntre colector i baz exist o capacitate mare i
mrete banda de frecven. i n aceste circuite sunt utilizate rezistene mici.
18
Para-
metrul
EC BC CC
Rezis-
tena de
intrare r
i
( ) ( )
;
|| ||
max
2 1


+

k
I
U
r r
R r R R
r
C
T
BE i
E BE
i
; 10 10
1
2 1

,
_

+
C
T
BE
CE
C BE
i
I
r
r
R r
r

; 10
5

+
EB BE i
R r r
Rezis-
tena de
ieire r
0
;
0
k r r
C
;
0

+

k
R r
r r
d BE
C

; ||
; 10 10
||
||
2 1
2 1
0
R R R
I
R
R r
R r
d
C
T
E
d BE
E

Coefici-
entul de
ampli-
ficare n
curent
K
I
=
;
0
i
I
I

;
1
1

+

CE
C
I
r
R
K
; 1
1
1

I
K ;
1
1

+
+

CE
E
I
r
R
K
Coefici-
entul de
ampli-
ficare n
tensiune
K
U
=
;
0
i
U
U

;
T
C
C m
CE
BE
C BE
C
U
U
R g
r
r
R r
R
K

;
T
C
C m
CE C
CE C
BE
U
U
R g
r R
r R
r
K

1
1 1
1
1

+ +

CE E
BE
U
r R
r
K

Fig. 2.15. TEC-j n


regim de saturaie
- la surse de semnale cu rezisten intern mare (fig. 2.12).Transform rezistena nalt
n rezisten joas.
2.6. Etajul - tranzistor cu efect de cmp
Tranzistorii cu efect de cmp (TEC) reprezint dispozitive electronice,
funcionarea crora se bazeaz pe modificarea conductanei unui canal semiconductor
sub influena cmpului electric. TEC se pot mpri n dou pri: a) TECJ i b)
TECMOS.
a) TECJ - TEC cu jonciune. ntr-un cristal se realizeaz o jonciune p-n astfel
nct s rmn un canal ngust prin care poate s circule curent. Cele dou capete ale
canalului de tip n sunt contactate construind drena D i sursa S. Poarta G -
semiconductor de tip p, nconjoar canalul n.
Dac aplicm la G un potenial negativ fa de surs, atunci bariera se va lrgi
i la un moment dat jonciunea poate s nchid tot canalul i rezistena va deveni
brusc mare. Curentul nu va mai putea traversa canalul. Diferena de potenial care este
necesar pentru lichidarea curentului se numete tensiune de prag. (n cazul dat este
19
D
G
S
n
p
Fig. 2.14. Tranzistorul
TEC-j
D
G
S
n
p
Fig. 2.15. TEC-j n
regim de saturaie
negativ fa de surs). Din cauza c ntre D i S exist tot o diferen de potenial
U
DS
U
GS
, se deosebesc 3 regimuri de funcionare a tranzistorului:
1) Regimul de tiere - cnd tensiunea ntre gril i surs i respectiv ntre
surs i dren sunt mai mici ca tensiunea de prag. n acest caz canalul se
nchide.U
DS
=0; U
GS
<U
prag
.
Pentru ca s parcurg un curent prin canal, aplicm la dren o tensiune pozitiv i se
deschide canalul n apropierea sursei;
1) Regimul de saturaie - cnd se deschide canalul la mrirea tensiunii la
gril. U
GS
>U
prag
; U
GD
<U
prag
, Canalul este deschis n domeniul sursei i nchis n
domeniul drenei (fig. 2.15).
2) Dac mrim i mai mult tensiunea la gril pn cnd U
GD
>U
prag
, avem
regimul liniar - canalul este nchis pe toat ntinderea.
Exemplu:
n fig. 2.16 este reprezentat
caracteristic de ieire. La tensiunea
U
GS
= = -4V = U
prag
canalul este
nchis. Regimul de tiere coincide cu
axa orizontal. n regimul liniar are
loc legea lui Ohm.
n cazul utilizrii TEC ca
amplificator se folosete regimul de
saturaie. Avantajul TEC const n
aceia electrodul de intrare G este
izolat de ceilali doi electrozi i este
polarizat invers. Deci rezistena de
intrare este foarte mare.
2.7. Conectarea TEC.
Rolul rezistenelor este
de a crea regimul tranzistorului
(fig. 2.17), cu alte cuvinte
trebuie s plasm punctul de
lucru la mijlocul
caracteristicilor (regimul de
saturaie). R
S
- servete pentru
crearea diferenei de potenial
U
GS
a punctului de lucru.; R
D
-
rezistena de sarcin; R
G
-
egaleaz cu 0 potenialul de la
poart G.
Potenialul porii n punctul de
lucru:
U I R
GS S S 0 0
; (9)
(deoarece poarta este mai negativ.)
I
S0
- Curentul sursei n punctul de lucru.
Deci:
R
U
I
S
GS
S

0
0
;
(10)
20
U
DS
Fig. 2.16. Caracteristicile de ieire pentru
TEC-j
I
D
U
GS0
0 V
-2 V
-4 V
-3 V
-1 V
R. Liniar
R.
Saturaie
U
i
R
G
R
D
R
S
U
+
Fig. 2.17. Conectarea TEC-j
U
0
C
S
C
n lipsa semnalului la intrare etajul este U= -3 V, tensiunea punctului de lucru
este constant. A doua component este semnalul alternativ. n fine avem suma
acestor dou componente - semnalul total.
I
GS0
i I
S0
gsim din grafic.
R
S
mai are i funcia de reacie negativ. Poate s se ntmple ca K
U
<1 i
pentru ca s evitm acest lucru (adic s mrim coeficientul de amplificare), conectm
capacitatea C
S
. Deci la surs tensiunea nu se va schimba, deoarece cu ajutorul
condensatorului C
S
scurtcircuitm componenta alternativ. Deci reacia negativ
dispare.
;
2
20 10
min S
S
R f
C

(11)
;
D S D
R
U
R R
U
I
+ +

+
(deoarece R
S
<<R
D
) ( )
I f U U
D G D
, ;
;
D
D
D
G
G
D
D
U
U
I
U
U
I
I +

(12)
S
I
U
tg
R
U
I tg
D
G
i
D


;
;
- pant (tr ansconductan )
- rezistena intern a tranzistorului.
1
(13)
Lund n consideraie (12), din (13) obinem:
I S U
R
U
D G
i
D
+
1
;
(14)
21
Fig. 2.18. Construirea caracteristicilor de transfer TEC-j
Semnal de intrare
aplicat la surs.
I
D
I
D0
U
GS
U
G
U
DS
I
D
Punctul de lucru
U
GS0
-2 V
-4 V
-3 V
-1 V
U
D
U
+
i
D
Dac avem o variaie a tensiunii la poart, adic U
G
= U
i
, aceasta duce la
variaia curentului: I
D
= i
D
; n aa fel c va aprea tensiunea:
U u R I
D D D
; (15)
Dac (14) introducem n (15)obinem:
i SU
R
R
i
D i
D
i
D
;
(16)
De aici:
i SU
R
R R
D i
i
i D

+
;
(17)
Tensiunea la ieire:
u i R SU
R R
R R
D D i
i D
i D
0

+
;
(18)
Relaia (18) arat tensiunea la ieire fa de curentul alternativ la intrare.
De aici:
K
u
u
S u
R R
R R
U
i
i
i D
i D

+
0
;
(19)
Aceasta a fost o cuplare cu
sursa comun, rezistena R
i
este
mare. Este de evideniat c semnalul
la intrare e invers semnalului la
ieire. K
U
este mai mic ca la
tranzistorii bipolari.
Mai poate fi utilizat i
schema cu dren comun (fig. 2.19).
Semnalul la intrare este acelai ca i
la ieire, de unde i denumirea -
repetor.
Amplificarea dup tensiune
nu are loc. Avem la intrare o
rezisten mare i amplificm numai curentul, la ieire avem o rezisten mic.
Conectarea cu poart comun nu se practic.
2.8. Cuplarea ntre etaje.
Ca regul nu este destul un singur etaj pentru prelucrarea semnalelor. Ieirea
unui etaj se cupleaz cu intrarea altui etaj.
1. Cuplajul prin condensator. Tensiunea la baz trebuie s fie mai mic ca la
colector (fig. 2.20). Este utilizat cel mai des. Avantajul: constituie faptul c din punct
de vedere tehnologic condensatorul se execut uor i are o band de frecven larg.
Dezavantajul: c nu se acord impedana de ieire a primului etaj cu impedana de
intrare a etajului al doilea. Se utilizeaz n amplificatoarele de frecven intermediar.
22
U
i
R
G
R
S
U
+
Fig. 2.19. Schema cu dren comun
U
0
C
Fig. 2.21. Cuplajul prin transformator
Fig. 2.20. Cuplajul prin condensator
U
+ U
+
U
+
E
C

U
in

R
B

R
L

I
E

I
C

I
B

E
C

R
B

R
L

I
C

I
B

2. Altfel de cuplaj (fig. 2.21) este cuplajul prin transformator. Legtura
galvanic nu exist. Avantajul astfel de legturi const n aceia c prin potrivirea
numrului de spire n bobina primar i secundar, se pot acorda impedana de intrare
a etajului doi cu impedana de ieire a primului etaj. Astfel se obine un ctig n
amplificare. Dezavantajul: transformatorul din punct de vedere tehnologic este mai
complicat. Dac este miez din fer, atunci apar distorsiuni neliniare.
n prezent aceast legtur se utilizeaz n circuitele de frecven nalt i
intermediar, unde bobinele transformatorului deseori servesc i ca bobine a
circuitelor oscilante. La frecvene nalte nu este numaidect s fie transformator cu
miez.
3. Alt tip de cuplaj este cuplajul direct. Avantajul: nu este nevoie de elemente
n plus, legtura este independent de frecven. Este necesar de a avea tranzistor de
diferit polaritate. i regimurile trebuiesc acordate bine. Cuplajul direct se utilizeaz
mai des n circuitele integrate.
Problema 9.
n schema din fig. 2.27 R
E
=5 k,
R
L
=10 k, E
E
=10 V, E
C
=30 V. De
calculat tensiunea colector-baz U
CB
.
Rezolvare:
Dac temperatura, la care
lucreaz tranzistorul nu este mare,
atunci se poate considera I
CB0
0.
Coeficientul de transmisie a curentului
emitorului l considerm egal cu
unitatea. Neglijnd potenialul la jonciunea colectorului poate fi scris:
( ) mA R E I
E E E
2 10 5 10
3
,
iar curentul colectorului
mA I I I
E E C
2
.
Prin urmare:
. 10 10 2 30 V R I E U
L C C CB

Problema 10.
n schema din fig. 2.28 E
E
=2 V,
R
E
=2 k, R
B
=15 k, E
B
=3 V, R
L
=4 k,
E
C
=16 V. Tranzistorul are parametrii:
=0,98; I
CB0
= 10 A. De calculat
curentul colectorului.
Rezolvare:
Utiliznd legea II a lui Kirchoff
pentru circuitul de intrare (emitor -
baz) i neglijnd tensiunea U
BE
la
jonciunea emitorului, putem scrie:
23
-
+
+ -
+
E
E
E
C
R
L
R
E
Fig. 2.27. La problema 8
-
+
+
E
E
R
L
R
E
-
+
E
B
Fig. 2.28. La problema 10
R
L
-
+
E
C
E
C

U
in

R
B

R
L

I
E

I
C

I
B

E
C

R
B

R
L

I
C

I
B

E
C

R
B

R
L
I
C

I
B

R
L
=8 k
I
B

I
C

I
E

.
B B E E B E
R I R I E E + +
Curentul bazei:
( ) ; 1
0 KB E B
I I I
prin urmare,
( ) [ ] , 1
0 B CB E E E B E
R I I R I E E + +
de unde:
( ) ( )
mA
R R
R I E E
I
B E
B CB B E
E
4 , 2
98 , 0 1 15 2
15 01 , 0 3 2
1
0

+
+ +

+
+ +

.
Gsim curentul colectorului:
mA I I I
CB E C
36 , 2 10 10 10 4 , 2 98 , 0
6 23
0
+ +

.
Problema 11.
Un tranzistor folosit n schema din fig. 2.29. are parametrii: E
C
=28 V, R
B
=15
k, R
E
=1 k, R
L
=2 k. De calculat la care tensiune de intrare minimal, tranzistorul
va lucra n regim de saturaie. Se consider c la hotarul regimului de saturaie =9.
Rezolvare:
n regimul de saturaie tensiunea U
CE
0. Tensiunea de intrare:
.
B B E E in
R I R I U

Tensiunea sursei de alimentare a colectorului:
L C E E C
R I R I E
.
Curentul emitorului ( ) 1 +
B E
I I .
Curentul colectorului
B C
I I
.
Prin urmare, tensiunea de intrare
( ) [ ] ( ) [ ]
B E B B B E B in
R R I R I R I U + + + + 1 1
.
Dac tensiunea sursei de alimentare
( ) ( ) [ ]
L E B L B E B C
R R I R I R I E + + + + 1 1
,
atunci curentul bazei
( )
( )
mA
R R
E
I
L E
C
B
1
10 2 9 1 9 10
28
1
3 3

+ +

+ +


.
n aa fel, definitiv primim
( ) V U
in
25 15 1 9 1 + +
.
Problema 12.
n schema din fig. 2.30 (R
B
=50 k, R
L
=10 k, E
C
=24 V) se folosete
tranzistorul cu coeficientul de transfer a curentului bazei =9. De calculat tensiunea
colector-emitor U
CE
.
Rezolvare:
Neglijnd curentul I
CB0
, avem
( )
( )
B L CE C
L B C L E C CE
R R U E
R I E R I E U
1
1
+
+

de unde
( )( )
( )
V
R R
E
U
B L
C
CE
8
1 9
10 50
10 10
1
24
1 1
3
3

+

,
_

+ +

24
E
C

R
E
U
in

R
B

R
L

I
E

I
C

I
B

Fig. 2.29. La problema 11
E
C

U
CE
R
B

R
L

I
C

I
B

Fig. 2.30. La problema 12
E
C

R
B

R
L
I
C

I
B

R
L
=8 k
I
B

I
C

I
E

Problema 13.
n schema din fig. 2.31. se folosete tranzistorul cu coeficientul de transfer a
curentului bazei =50 i cu curentul indirect a jonciunii colectorului I
CB0
=10 A. Se
tie, c I
C
=1 mA, E
C
=15 V U
CE
=6 V. De calculat rezistena bazei R
B
i rezistena
sursei R
L
.
Rezolvare:
Pentru curentul colectorului:
( ) 1
0
+ +
CB B C
I I I
,
de unde:
( )
A
I I
I
CB C
B

10
50
10 49 , 0 1
3
0

.
Rezistena bazei:

M
I
E
R
B
C
B
5 , 1
10 10
15
6
.
Tensiunea de alimentare
L C CE C
R I U E +
,
de unde

M
I
U E
R
C
CE C
L
9 10 9
10 1
6 15
3
3
.
Problema 14.
Pentru schema amplificatorului din fig. 2.32 de calculat R1, R2, R3, R4, dac
punctul de lucru este caracterizat de parametrii: I
C
=1 mA, U
CE
= - 6 V. Coeficientul de
amplificare n tensiune
K
U
= -8.
Rezolvare:
Aici
. 8 10 8 10
3 3
V R I U
L C R
L


tiind U
CE
aflm tensiunea rezultant a
rezistenelor colectorului V U
E
16 8 6 30 . Neglijnd curentul I
CB0
, primim
A I I
C B
20 50 10 1
3


. Prin urmare
mA I I I
B C E
02 , 1 02 , 0 1 + +
.
Pentru
K
U
10
are loc relaia aproximativ:
E L U
R R K
, de unde:
k K R R
U L E
1 8 10 8
3
Cum se vede, rezistena R
E
este rezistena R3. Tensiunea pe aceast rezisten
este:
V R I U
E R
1 10 02 , 1 10 1 3
3 3
4


.
Respectiv V U
R
15 1 16
4
. n aa fel: ( )

k R 15 10 1 15 4
3
.
Calculul rezistenelor divizorului. Pentru funcionarea stabil a schemei este
necesar ca curentul din rezistorul R2 s fie de 5-10 ori mai mare ca curentul bazei.
Deoarece I
B
=20 A, lum I
div
=200 A.
Neglijnd tensiunea la jonciunea emitorului, se poate considera, c U
B
U
E

-16 V, de unde ( )

k R 80 10 200 16 2
6
.
Determinm R1:
( ) ( ) ( ) ( ) + +

k I I U E R
div B E C
5 , 63 10 220 16 30 1
6
.
25
E
C

U
CE
R
B

R
L
I
C

I
B

Fig. 2.31. La problema 13
Fig. 2.32. La problema 14
R
L
=8 k
=50
R3
R4
R2
R1
I
B

I
C

I
E

E=-30 V
Fig. 2.34. La problema 17
Problema 15.
Tranzistorul cu efect de cmp
cu curentul drenei I
Dmax
=2 mA; i
conductana de transfer S
max
= 2
mA/V, este conectat n schema
amplificatorului din fig. 2.33. cu
surs comun. Rezistena sursei
R
L
=10 k. De calculat coeficientul
de amplificare dup tensiune dac:
a) U
GS
= -1 V;
b) U
GS
= -0,5 V;
c) U
GS
= 0 V.
Rezolvare:
Gsim tensiunea porii: U
p
=2 I
Dmax
/S
max
= 2,2 10
-3
/(2 10
-3
) = 2 V.
Determinm panta caracteristicii tranzistorului pentru U
GS
= -1 V:
S = S
max
(1 - U
GS
/U
p
) = 2(1 - 1/2) = 1 mA/V.
Coeficientul de amlificare n tensiune:
K
U
= S R
L
= 1 10
-3
10 10
3
= 10.
Pentru tensiunea U
GS
= -0,5 V avem:
S = 2(1 - 0,5/2) = 1,5 mA/V.
K
U
= S R
L
= 1,5 10
-3
10 10
3
= 15.
Pentru tensiunea U
GS
= 5 V avem:
S = 2(1 - 0/2) = 2 mA/V.
K
U
= S R
L
= 2 10
-3
10 10
3
= 20.
Problema 16:
Pentru un tranzistor cu efect de cmp (fig. 2.33) cu I
Dmax
= 1 mA i U
p
= 4 V de
calculat:
a) curentul care va trece la conectarea indirect a tensiunii U
GS
= 2 V;
b) panta S i panta maximal S
max
n acest caz.
Rezolvare:
a) Curentul l aflm din relaia I
C
= I
Dmax
(1- U
GS
/U
p
)
2
= 1 10
-3
(1 - 2/4)= =
0,25 mA.
b) Panta caracteristicii tranzistorului cu efect de cmp:
S
I
U
I
U
U
U
mA V
C
GS
D
p
GS
P

_
,

_
,

2
1
2 10
4
1
2
4
0 25
3
max
,
26
U
i
R
G
R
D
R
S
U
+
Fig. 2.33. La problema 15
U
0
C
S
C
Fig. 2.34. La problema 17
Panta maximal:
V mA
U
I
S
p
D
5 , 0
4
10 2
2
3
max
max

.
Problema 17.
n amplificatorul schema cruia este reprezentat n fig. 2.34, la U
GS
= 2 V
curentul drenei este I
D
= 1 mA. De calculat:
a) Rezistena rezistorului R
S
, dac tensiunea ce cade pe R
G
poate fi neglijat;
b) Tensiunea E, dac R
L
= 10 k, U
DS
= 4 V.
Rezolvare:
R
S
= U
GS
/ I
D
= 2,0/1 10
-3
= 2 k;
E = I
D
R
L
+U
DS
+ I
D
R
S
= 10 + 4 + 2 = 16 V.
Problema 18.
Tranzistorul cu efect de cmp cu canal de tip n se folosete n amplificatorul
schema crui este reprezentat n fig. 2.33. Tensiunea de prag U
p
= -2 V, curentul
drenei maximal I
Dmax
= 1,8 mA. Se tie, c la tensiunea sursei U = 20 V curentul
drenei I
D
= 1 mA. Modulul coeficientului de amplificare n tensiune K
U
= 10. De
calculat:
a) Tensiunea gril-surs U
GS
;
b) Panta tranzistorului n punctul de lucru S;
c) Rezistena rezistorului sursei R
S
;
d) Rezistena n conturul drenei R
D
;
Se consider, c rezistena intern a tranzistorului R
i
>>R
D
i c la frecvena de
lucru rezistena capacitii este foarte mic.
Rezolvare:
Determinm tensiunea gril surs U
GS
, folosind expresia:
I
C
= I
Dmax
(1- U
GS
/U
p
)
2
nlocuind datele cunoscute obinem:
1 10
-3
= 1,8 10
-3
(1 - U
GS
/2)
2
, de unde U
GS
= 0,5 V.
Calculm panta maximal a caracteristicii dispozitivului:
V mA
U
I
S
p
D
8 , 1
2
10 8 , 1 2
2
3
max
max


Prin urmare, panta tranzistorului n punctul de lucru:


27
Fig. 3.3. Reacie mixt
U
i
R
G
R
L
R
S
E
Fig. 2.34. La problema 17
C
S
C
S
I
U
U
U
mA V
D
p
GS
P

_
,

_
,

2
1 18 10 1
0 5
2
1 35
3 max
,
,
,
Calculm rezistena n conturul sursei:
R
S
= U
GS
/I
D
= 0,5/(1 10
-3
) = 0,5 k..
Lund n consideraie, c R
i
>>R
D
, R
S
se calcul din relaia K
U
=S R
L
,, de unde:
R
S
= K
U
/S = 10/(1,35 10
-3
) = 7,4 k..
Problema 19.
Repetorul pe surs (fig.
2.35) are curentul drenei I
D
= 5
mA i S = 2 mA, R
L
= 500 , U
Rs
= U
SD
. De calculat urmtoarele
mrimi: a) K
U
; b) R
ie
; c) E
D
.
Rezolvare:
Aici
K
U
= SR
S
/(1+R
S
) =
2 10
-3
500/(1+2 10
3
500)
=0,5;
R
ie
= R
S
/(1+R
S
) =500/(1+2 10
3
500) =250 ;
U
RL
= I
D
R
L
= 5 10
-3
500 = 2,5 V; E
D
= 2,5 + 2,5 5 V.
Capitolul III
REACIA N CIRCUITELE ELECTRONICE
3.1. Tipurile de reacie
Prin reacie vom nelege procedeul de aplicare a unei pri din semnalul de
ieire la intrare. Circuitele prin care se realizeaz aceast transmitere le vom numi
bucl de reacie. n dependen de aceia cum este scos semnalul de la ieire,
deosebim: reacie n curent i reacie n tensiune.
1. Presupunem c avem un etaj
amplificator (fig. 3.1), unde Z
r
-
impedana de reacie. Tensiunea care
formeaz reacie este scoas de pe o
rezisten legat n serie cu
amplificatorul. Avem reacie n curent,
deoarece tensiunea ntoars la intrare
este proporional cu curentul. U
r
~ I
0
.
28
Zr
Ui
U
0
Ur
Fig. 3.1. Reacie n curent
Fig. 3.3. Reacie mixt
Fig. 2.35. La problema 19
R
G
R
S
C
E
D
E
G
U
in
R
L
2. n fig. 3.2 avem un etaj amplificator unde Z
r
- impedana de reacie. Tensiunea care
formeaz reacie este scoas de pe o rezisten legat n paralel cu amplificatorul.
Avem reacie n tensiune, deoarece tensiunea ntoars la intrare este proporional cu
tensiunea. U
r
~ U
0
.
3. Mai exist reacie mixt
(varianta combinat), reprezentat
n fig. 3.3. n cazul dat avem
reacie parial n curent i parial n
tensiune. Practic ntotdeauna este
reacia mixt, ns noi idealizm
cazurile. O parte a semnalului scos
de la ieire U
r
se aplic la intrare.
Dup felul de aplicare a semnalului la intrare deosebim:
1. Reacia serie (Fig. 3.4 semnalul de reacie este unit n serie cu sursa).
2. Reacie paralel (fig. 3.5 semnalul de reacie este unit n paralel cu sursa).
3. Reacia mixt (varianta combinat, semnalul de reacie este unit i n paralel i n
serie) (fig. 3.6).
29
Z
1
U
i
U
0
U
r
Fig. 3.2. Reacie n tensiune
Z
r
Z
1
U
i
U
0
U
r
Fig. 3.3. Reacie mixt
Z
2
Z
r
Z
1
U
r
Fig. 3.4. Reacia serie
Z
U
r
Fig. 3.5. Reacia paralel
Z
1
U
r
Fig. 3.6. Reacia combinat
Z
2
Z
4
Z
3
Ca exemplu de reacie n curent, serie poate
servi rezistena R
E
din schema conectrii
tranzistorului cu emitor comun, deoarece U
r
se
adaug la U
i
, n aa fel rezistena se mrete (fig.
3.7).
Pentru a caracteriza cantitativ reacia se
utilizeaz coeficientul de reacie , care pentru
putere reprezint:
;
0
P
P
r
P

pentru curent:
;
0
I
I
r
I


pentru tensiune:
.
0
U
U
r
U

(1)
Practic se utilizeaz
U
i se noteaz simplu -
coeficientul de reacie al schemei.
Pentru o analiz general vom utiliza schema din fig. 3.8. care reprezint un
amplificator cu coeficientul K:
1
.
0
.
.
U
U
K (2)
coeficientul de transfer:
i
r
U
U
K
.
0
.
.
(3)
30
U
0
I
0
K
U
i
I
i
U
1
I
1
U
r
I
r

Fig. 3.8. Schema pentru analiz general a


reaciei
U
+
Fig. 3.7. R
E
- reacie serie
n curent
R
E
U
i
Relaiile dintre aceste mrimi:
r i
U U U
. .
1
.
+
(4)
mprim (4) la U
0
:
0
.
.
0
.
.
0
.
.
1
U
U
U
U
U
U
r i
+ (5)
Obinem:
.
. .
1 1
+
r
K K
(6)
.
1
.
.
.
K
K
K
r

(7)
( )
;
1
K
K
e K
K
e K
j
r

(7 )
3.2. Reacia negativ:
Reacia negativ are loc atunci cnd
K
+

= = 180
o
, n acest caz:
K K
. .
. i
;
1 K
K
K
r
+

(8)
Relaia (8) ne caracterizeaz reacia negativ. K
r
< K. Semnalul care este ntors prin
bucla de reacie e invers semnalului aplicat la intrare. n acest caz semnalul din bucl
se va scdea din semnalul aplicat la intrare. Reacia negativ mbuntete
proprietile amplificatorului.
3.3. Influena reaciei negative asupra stabilitii amplificatorului.
Amplificatorul are mai multe elemente care au anumite erori, care pot s
influeneze asupra proprietilor amplificatorului. Pornind de la expresia (8) lum
derivata ei:
( )
( ) ( )
;
1
1
1
1
2 2
K K
K K
K d
K d
r


+

+
+

(9)
Descompunem n difereniale:
( )
.
1
2
K
K d
K d
r
+

(10)
mprim (10) la (8) i obinem:
.
1
1
K K
K d
K
K d
r
r
+

(11)
Eroarea relativ a amplificatorului cu reacie (termenii de instabilitate) este de
1+K ori mai mic de ct eroarea relativ a amplificatorului fr reacie. De obicei
produsul K, care poart denumirea de coeficient de amplificare n bucla nchis. (K
>> 1).
Cum reiese din (8), dac K >> 1, atunci:
;
1

r
K
31
3.4. Influena reaciei negative asupra impedanei de intrare Z
i
.
a) Cazul reaciei serie (conectrii serie). Dup
definiie
i
i
ir
I
U
Z
, pentru cazul nostru U
i
este U
1
+U
r
(deoarece U
r
este reacie
negativ) deci:
( ) ( ) K Z K
I
U
I
KU U
I
U U
I
U U
Z
i
r
ir


+ +
+

+
1 1
1
1
1
1 1
1
0 1
1
1
(12)
Expresia (12) ne demonstreaz c reacia negativ serie mrete impedana de
intrare de (1+K) ori, ceia ce poate fi util cnd avem o surs cu o rezisten mare.
b) Cazul conectrii paralele a reaciei (U
1
=U
i
). n acest caz
.
1 r
i
ir
I I
U
Z
+

( )
r r r
r
r
Z
K U
Z
U U
Z
U U
I
+

1
1 0 1 1
(13)
r i r i
r
i ir
Z
K
Z Z
K
U
I
U
I
U
I
Z
+
+
+
+ +
1 1 1 1
1
1 1
(14)
1/Z - conductivitatea proprie a amplificatorului fr reacie.
n cazul conectrii paralele a reaciei conductibilitatea schemei se va mri cu (1+K)
ori, deci rezistena se va micora.
3.5. Reacia pozitiv.
Ne ntoarcem la expresia (7 ) i presupunem c K+ =2n (n=0,1,2,...)
n acest caz
K K
. .
; obinem
;
1 K
K
K
r
+

K
r
> K (0< K <1)
Cazul cnd K 1 i K
r
(semnalul la intrare chiar dac e zero, la ieire
oricum vom avea semnal) - reprezint condiia de autooscilaie. n acest caz obinem
un oscilator (dispozitiv care genereaz singur semnal).
Reacia pozitiv se utilizeaz mai mult pentru a obine oscilatoare.
Capitolul IV
AMPLIFICATOARE DE PUTERE (ETAJE FINALE)
De obicei n schemotehnic se practic: dac avem un semnal slab - mai nti
amplificarea n tensiune (deoarece are o rezisten mare la ieire), ns pe noi n final
ne intereseaz puterea, dei n etajul final noi avem nevoie de a urma amplificarea n
curent. Trebuie de considerat i randamentul mare.
4.1. Amplificatorul final n contratimp cu transformator (regimurile
B i AB)
32
Ui
R1
R2
T1
T2
R
L
Fig. 4.9 Amplificatorul final cu transformator
(regimurile B i AB)
Tr1
Tr2
Fig. 4.11. Determinarea regimului
bazei dup caracteristica de intrare
Avem tranzistorii conectai cu
emitor comun (fig. 4.9). Deci folosim
caracteristicile pentru emitorul comun. n
amplificatorul dat se utilizeaz regimul B
pentru tranzistor, ceea ce nseamn c n
fiecare semiperioad funcioneaz cte un
tranzistor (semiperioad pozitiv - un
tranzistor, semiperioad negativ - alt
tranzistor).
n cazul cnd semnalul lipsete
curentul prin ambii tranzistori este
minimal.
Punctul de lucru (adic punctul
iniial) este punctul B de pe grafic (fig.
4.10). Puterea degajat n starea iniial este aproape egal cu zero.
Pentru excluderea distorsiunilor neliniare, cu ajutorul rezistenelor R1 i R2 se
stabilete curentul punctului de lucru:
I
C min
= (0,05 0,15) I
CM
. (1)
Calculul se face pentru unul din brae.
U E
U
CM
Cadm

2
;
unde: U
cadm,
I
Cadm
- tensiunea i curentul admis pentru tranzistor.
I
CM
I
Cadm

Fiecare din brae va dezvolta puterea:
P P
P
L
transf

.
;
(2)
P
P
I U
L
transf
CM CM

2 1
2
;
(3)
unde P - reprezint puterea degajat de amplificator n sarcin.
Puterea consumat de la surs:
P E
I
I
EI
E
CM
C
CM
+

_
,

2
2

min
; (4)
Randamentul amplificatorului:



P
P
E
4
;
(5)
unde:
U
E
CM
- coeficientul de utilizare a sursei de alimentare.

max
= 78,5%, dac = 1, U
CM
= E.
Puterea dezvoltat de tranzistor va fi maximal n cazul cnd amplitudinea
tensiunii i a curentului au o valoare intermediar I
*
CM
, U
*
CM
:
33
Fig. 4.11. Determinarea regimului
bazei dup caracteristica de intrare
Fig. 4.10. Caracteristicile pentru
regimurile B i AB
U
CE
I
C l
B
U
Cmin
U
CM
E
C

I
Cmin
I
C
M
I
C
m
a
x
I
*
CM
=
*
I
CM
; U
*
CM
=
*
U
CM
;
2P P P
C E

(6)
nlocuim relaiile (3) i (4) n (6). n
acest caz:
2
2 1
2
2
2
2
P E I I U I E
C C CM CM CM CM C

_
,

;
rezolvm ecuaia i obinem pentru puterea maximal:

*
= 2/ = 0,637;
*
= /4
*
= 0,5;
Deci: P P
C max
;
2
2

unde P - puterea medie. Avnd aceast valoare, alegem


tranzistorul.
Regimul bazei se va determina dup caracteristica de intrare (fig. 4.11).
Alegem rezistenele R1 i R2 dup metodele care le-am folosit mai nainte.
Puterea de intrare:
P
I U
i
BM BM

2
; (7)
Coeficientul de amplificare n putere:
K
P
P
P
L
i
;
Rezistena de intrare a amplificatorului:
R
U
I
i
BM
BM
;
(8)
Pentru evoluarea distorsiunilor neliniare se va construi dependena I
C
=(Ui)
pentru valoarea dat a lui R
G
pentru unul din brae (vezi cazul precedent). Cu ajutorul
34
I
B
Fig. 4.11. Determinarea regimului
bazei dup caracteristica de intrare
UB
U
OB
U
BM
I
B
M
I
B
m
a
x
I
Bmin
acestor caracteristici se vor determina curenii I
CM
, I
1
, I
Cmin
care corespund U
GM
,
1/2 U
GM
i U
GM
=

0.
Se introduce coeficientul de asimetrie a braelor b n aa fel c printr-un bra
curentul este 1+b, iar prin altul 1-b. (din ndrumar) b<1. Avnd aceste date gsim
urmtoarele valori:
I
CM
= (1+b) I
CM
; I
1
= (1+b) I
1
; I
OC
= (1+b)I
Cmin
- (1-b) I
Cmin
;
I
2
= - (1-b)I
1
; I
C min
= -(1-b)I
CM
.
Gsim amplitudinile armonicelor:
( )
I I I
C CM 1 1
2
3
+ ; ( )
I
b
I I
C CM C 2
3
2
min
; ( )
I I I
C CM 3 1
1
3
2 ;
( ) I
b
I I I
C CM C 4 1
6
4 6 +
min
.
Calculm coeficientul armonicelor:
K
I I I
I
G
C C C
C

+ +
2 3 4
1
2 2 2
4.2. Amplificatoarele de putere fr transformator
Avantajele: dimensiuni mici, posibilitatea de utiliza varianta circuit-integrat,
distorsiuni neliniare mici.
Amplificatoarele de putere fr transformator n regimul A:
n cazul dat avem conectarea colector comun (CC). Semnalul se aplic fa de
pmnt. La intrare deci e aplicat o jumtate din potenialul tensiunii de alimentare.
Presupunem ca avem alimentare simetric (E
+
=|E
-
|). n acest caz amplitudinea
semnalului la ieire va fi limitat de amplitudinea maximal - posibil a semiperioadei
negative (tranzistorul este nchis).
U E
R
R R
Lm
L
L E

; (1)
Puterea sarcinii
( )
( )
P
U
R
E R
R R
L
Lm
L
L
L E

+

1
2
1
2
2
2
2
; (2)
Puterea maximal ce se degaj n sarcin va fi cnd R
L
= R
E
(jumtate din
tensiunea de alimentare):
P
E
R
L
E
max

2
8
; (3)
Puterea consumat de la sarcina de alimentare
P
E
R
E
E

2
2
; (4)
Puterea care se degaj n tranzistor
P P P P
T E L RE
; (5)
n cazul cnd avem P
L
= 0,
P
E
R
P
T
E
L

2
8
max
; (6)
Dac la intrare e zero, la ieire semnalul tot e zero i curentul prin tranzistor e egal cu
curentul prin R
E
, deci
35
P IE
E
R
E
E
R
T
E E

2
De aici se vede c randamentul e mic

P
P
L
E
max
%
1
16
6
.
4.3. Schema amplificatorului fr transformator care funcioneaz n
regimul B.
Dac la intrare avem zero,
ambii tranzistori vor fi nchii i
curenii prin tranzistori va fi zero.
Dac aplicm la intrare un
semnal sinusoidal, tranzistorul de sus
se deschide la +0,5 V, cel de jos - la
-0,5 V (fig. 4.14). La ieire vom avea
un semnal distorsionat. Ele pot fi
nlturate n cazul cnd crem la
intrare o tensiune mic iniial n aa
fel ca primul tranzistor s se deschid
ndat, iar cnd se deschide primul,
ndat se deschide al doilea. Pentru
aceasta se introduc divizori care craz
aceast diferen de potenial
(rezistene sau diode). n acest caz
avem regimul AB. (adic avem o
diferen de potenial mic).
Amplitudinea semnalului n
acest caz se determin de sursa de alimentare
(pozitiv sau negativ depinde de
semiperioad).
U
Lm
= E
t
; (1)
U
CEsat
0.
P
E
R
L
L
max

2
2
; (2)
Totul cade pe sarcin.
P
E I
E
Lm

; (3)
unde:
I
U
R
Lm
Lm
L

;
P
E
R
E
L

2
2

. (4)



P
P
E
R
R
E
L
E L
L max
, %
2
2
2 2 4
78 5
- avem un randament mare.
Puterea degajat pe tranzistor va avea valoarea maxim n cazul cnd:
E U
L

2
; (5)
(atunci cnd valoarea curentului i tensiunii au o valoare intermediar).
36
Fig. 4.13. Schema amplificatorului de putere
fr transformator
Ui
VT1
VT2
R
L
E
-
E
+
E
+
VD2
VD1
E
-
- 0,5 V
+ 0,5 V
Fig. 4.14. Formele semnalului cu
diodele VD1, VD2 i fr
n acest caz:
P
E
R
T
L

1
2
2

Pentru micorarea distorsiunilor care apar din cauza c cnd semnalul e mai
mic ca 0,5 V pentru tranzistori se creeaz regimul AB cu ajutorul rezistenelor sau a
diodelor conectate ntre baze n aa fel ca curentul colectoarelor n punctul de lucru s
fie I
C
= (0,05 0,15)I
lm
.
Astfel de etaj final nu amplific tensiunea din cauza c avem dou repetoare
conectate n contratimp. Obinem numai amplificare n curent. K
i
+1 .
4.4. Calcularea parametrilor amplificatorului de putere cu
preamplificator.
Se d: P
L
, R
L
.
I
P
R
Cm
L

2
;
unde: P 1,1P
L
- puterea degajat de ambele brae.
De aici se calculeaz amplitudinea curentului la colector:
U
P
I
Cm
Cm

2
;
U
Cmin
se determin din caracteristicile de ieire (fig. 4.16).
Puterea poate fi exprimat i ca:
P
U I
Cm Cm

2
;
|E| U
Cm
+U
Cmin
(0,4 0,5)U
Cadm
Rezistenele de la R1 R4
stabilesc punctul de lucru A.
Tranzistorii trebuie s fie
complementari (T2 i T3) - s aib
aceiai parametri, coeficieni i I
S
s fie aproape egali. Curentul
divizorului trebuie s fie de 4 -5 ori
mai mare ca curentul bazei.
Curentul colectorului mediu:
I
I
Cmed
Cm

;
Puterea consumat de etaj:
P
E
= 2E I
Cmed
.

P
P
E
.
Curenii n punctele limit a
dreptelor de lucru I
BA
, I
BM
:
I
I
BA
CA

min
;

I
I
Bm
Cm

min
;
I
CA
= (0,05 0,15) I
cm
.
37
Fig. 4.15. amplificatorului de putere cu
preamplificator
VT2
E
-
R1
E
+
VT3
VT1
R
C1
R
C1
R2
R3
R4
R
L
Valorile tensiunilor U
BA
i U
Bm
. Se vor determina dup caracteristicile de
intrare a tranzistorului reieind din I
BA
i I
bm
.
Avnd aceste date putem
calcula amplitudinea semnalului la
intrare:
U
im
= U
Bm
+ U
om
U
om
;
Puterea semnalului la intrare:
P U I
i i Bm

1
2
;
Coeficientul de amplificare:
K
P
P
P
O
i

.
Tranzistorul conectat cu emitor
comun trebuie s aib o band de
frecven corespunztoare:
( )
f f

f 2 4
max
;
unde:
max
- frecvena maximal a amplificatorului.
f
f

- frecvena la baz.
Aceasta are loc, deoarece cnd avem conectarea emitor comun, ntre colector
i baz capacitatea micoreaz banda de frecvene (reacioneaz cu bucla de reacie).
Cum se poate calcula practic o astfel de schem?
Se d: schema din fig. 4.15, P
L
- 2 W; R
L
- 10 ; E
G
- 600 mV; R
G
- 10 .
Puterea care o vor degaja tranzistorii:
P 1,1P
L
= 2,2 W;

I
P
R
A
Cm
L

2 4 4
10
0 66
,
, ;

U
P
I
V
Cm
Cm

2 4 4
0 66
6 6
,
,
, ;
Din caracteristica de ieire: U
Cmin
1 V;
|E|= U
CM
+ U
min
= 6,6 + 1 = 7,6 V; E = 8 V;
Alegerea tranzistorului: se aleg dup catalog (o pereche de tranzistori complementari)
unde: U
Cadm
2E. Trebuie s asigure curentul I
Cm
1 A (cu rezerv) i P. Presupunem
c am gsit tranzistorii respectivi cu parametrii:
= 25, I
BM
= I
Cm
/ =15 mA.
Calculm divizorul R1 R4.
Potenialul bazei tranzistorului T2 n punctul de lucru alegem reieind din
valoarea curentului iniial prin tranzistorul T2 i T3 i caracteristicile de intrare.
De exemplu presupunem I
CO
= 10 mA, atunci:
I
I
mA
BO
CO

10
25
0 4 , .
Dup caracteristica de intrare gsim: U
BO
= 0,45 V.
Dac avem nevoie de o amplitudine mai mare i admitem o calitate mai inferioar,
atunci alegem un curent a divizorului mai mic.
38
Fig. 4.17. Contururi oscilante
U
CE
I
C
Fig. 4.16. Construirea dreptei de lucru
pentru tranzistorii etajului de putere
B
U
Cmin
U
Cm
E
C
I
C
m
A
Decidem: I I mA
d BC
2 0 4 2 0 8 , ,

R R
E U
I I
k
BEO
d BO
1 4
8 0 45
1 2
6 3

+

,
,
,
;
R R
U
I
k
BE
d
2 3
0 45
0 8
0 56
,
,
,
;
Calculm preamplificatorul pe baza tranzistorului T1. Coeficientul de amplificare a
preamplificatorului n tensiune (a primului etaj):
K
R R
R R
U
C i
G i
1
1 2
1
1

I
I
ies
r int
.
Nu lum n consideraie rezistena intern a tranzistorului T1, deoarece T1 este
conectat invers i are o rezisten foarte mare. Se ia n consideraie n cazul cnd R
C
e
comparabil cu R
EC
(e foarte mare).
( )
K
R R R
R
r R
U
C L
G
E E
1
1 2 2
1
1 2

+
+ +

; (*)
( ) ( ) R r r R
R R R
i B E E
i L E
1 1 1 1
2 2 1
1 + + +
+

R
1
i R
4
au valori mari i se neglijeaz.
Pe acas: a) de urmrit de ce R
i1
i R
i2
au aa form;
b) de urmrit trecerea pentru K
U1
de la formula precis la formula
aproximativ I
E
= (+1)I
B
.
Pe de alt parte preamplificatorul trebuie s asigure
K
U
E
U
Cm
G
1
6 6
0 6
11
,
,
.
Determinm R
C1
tiind K
U
, i folosim formula aproximativ pentru K
U1
.
Alegem un tranzistor pentru preamplificator cu parametrii:
1
=50; r
E1
=5
n acest caz ecuaia (*) conine 2 necunoscute R
E1
i R
C1
. Alegem o valoare
pentru R
C1
i calculm R
E1
.
Avem puterea preamplificatorului: P/25 = 2/25 = 0,08 W, i tensiunea de
alimentare 8 V, putem calcula curentul I=10 mA. i deci rezistena R
C1
2 k, i
respectiv R
E1
= 47 k.
R
R
K
C
E
U
1
1
1

ceea ce n cazul nostru nu-i adevrat, ceea ce nseamn c


influeneaz sarcina etajului al II-lea (rezistena e mic a et. II)
Amplitudinea curentului de intrare:
( ) ( )
I
U
R R
E
r R
mA
im
im
G i
G
E E

+

+

+

1 1 1 1
0 6
50 5 47
0 23

,
,
. R
G
= 10 o
neglijm.
Ctigul sau amplificarea n putere:
K
P
P
P
U I
P
L
i
L
im im


2 4 4
0 6 2 3 10
3 2 10
4
4
,
, ,
,
.
39
Fig. 4.17. Contururi oscilante
4.5. Amplificatoare acordate
Vom numi amplificator acordat amplificatorul care amplific semnalul ntr-o
anumit band de frecvene.
Conturul oscilant.
Pot fi contururi oscilante serie i paralel:
Impedana inductanei este L, iar impedana capacitii
1
C
.
La o frecven anumit aceste valori vor fi egale:
L =
1
C
=
1
LC
; =
1
2 LC
- frecvena de rezonan.
Frecvena de rezonan.
Mai des aceste curbe se deseneaz
n scara logaritmic (frecven), deoarece
curba devine simetric.
Sensibilitatea la banda de frecven
este n scara logaritmic (fig. 4.19).
Pentru a realiza legtura dintre
parametrii C, L. i frecvene se introduce
noiunea de factor de calitate - Q -
mrimea care indic relaia dintre energia
acumulat i energia disipat ntr-o
perioad. Factorul de calitate ale
contururilor oscilante este de ordinul 100.
40
L
C
L
C
a) serie
b) paralel
Fig. 4.17. Contururi oscilante

X
1
0,7
B
f
3 dB
dB
0
f
0
Fig. 4.19. Banda de frecven este n
scara logaritmic
Fig. 4.22. Schema echivalent al amplificatorului acordat

r
a) Contur serie

z
b) Contur paralel
Fig. 4.18 Curbele de rezonan

r
Pentru inductan putem utiliza o schem
echivalent:
Q
L
R
L


;
Pentru condensator:
Q
C
G
C


; G
R

1
.
Pentru contur la frecvena de rezonan factorul de calitate
va fi: Q
Q Q
Q Q R
L
C
L C
L C

+

1
.
unde: R - rezistena total serie; Q - parametrul conturului oscilant.
Exist urmtoarea relaie ntre banda de frecven B i
0
, Q:
B
f
Q

0
.
Amplificatorul acordat:
Deosebirea dintre amplificatorul
simplu i amplificatorul acordat (fig.
4.20) este ntr-aceea c n loc de R
C
-
avem un contur oscilant i deoarece
coeficientul de amplificare este
R
R
C
E
, n
cazul dat coeficientul de amplificare va
depinde de frecven, deoarece rezistena
unit la colector depinde de frecvena. La
frecvena de rezonan coeficientul de
amplificare va fi maxim.
Parametrii ce caracterizeaz amplificatorul acordat:
L
R
C
R
41
Ui
R1
R2
R
E
Fig. 4.20. Amplificatorul acordat
L C
C
E
Uo
R1
R2
R
E
Fig. 4.21. Amplificatorul acordat real
L
Ccont
C
E
C
1
R
G
E
G
E
R
L
C
L
VT
Fig. 4.22. Schema echivalent al amplificatorului acordat
1. Frecvena de acord -
0
sau
0
:

0
1

LC
con
; C
con
- toat capacitatea care particip la procesul de oscilare.
Banda de frecven B = 2;
1. Factorul de calitate:
Q
f
B
f
f

0 0
2
;
2. Rezistena caracteristic:

L
C
con
;
3.
Q
R


.
Pentru a calcula corect aceast schem utilizm o schem echivalent (fig.
4.22); unde U
C
- tensiunea total a conturului.
Schema aceasta se deosebete de cea precedent prin aceea c n contur sunt
incluse parial tranzistorul i sarcina, adic va influena mai puin conturul. Efectul de
amortizare a sarcinii i a tranzistorului va fi mai mare dac ele sunt incluse complet.
Prin includerea parial obinem creterea factorului de calitate, micorarea
pierderilor, deci mrete selectivitatea amplificatorului (adic se micoreaz banda de
frecvene a amplificatorului acordat, ceea ce ne trebuie).
Trecerea la schema echivalent:
R
B
- este R1 i R2 unite n paralel fa de P. fix., r
B
i r
E
sunt rezistenele
interne a bazei i emitorului. r
E
e unit la pmnt, deoarece avem componenta
alternativ i C
E
scurtcircuitat cu R
E
. Jonciunea colector - baza conin r
C
*
, C
C
*
i
generatorul de curent a colectorului i
B
. R - rezistena inductanei; C
cont
- capacitatea
conturului. Colectorul e conectat parial la contur i sarcina la fel este unit parial la
contur.
C
L
- nu influeneaz asupra parametrilor, deoarece avem o rezisten mic
(frecvena mare) joac rolul de selector.
42
Fig. 4.22. Schema echivalent al amplificatorului acordat
R
G
E
G
L
R
B
r
B
r
E
r
col
C
col
R
C
cont
R C
L
U
C
U
L
U
1
i
B
Factorul de calitate a conturului de obicei este mai mare dect factorul de
calitate echivalent a amplificatorului, Q > Q
ech
, din cauza untrii conturului de ctre
tranzistor i sarcin. Pentru a considera acest efect se introduce rezistena echivalent
cu ajutorul urmtoarelor relaii:
1 1
0
2 2
R R
m
R
m
R
ech
C
T
L
L
+ +
; (1)
unde: R
T
- rezistena de ieire a amplificrii pe baza tranzistorului (U/I a
tranzistorului n regimul de lucru) (componenta alternativ);
R
ech
- rezistena echivalent a conturului;
m
C
, m
L
- factor de includere;
R
0
- rezistena de rezonan a conturului (proprie);
R - rezistena care cauzeaz pierderile;
R
r
T
C

+ 1
; r
C
- valoarea eficace a rezistenei colectorului (are loc
amplificarea curentului de ori).
R
L
- rezistena sarcinii;
m
U
U
m
U
U
C
cont
L
L
cont

1
; ;

U
1
- tensiunea de ieire a tranzistorului (componenta alternativ).
Q Q
R
R
ech
echiv

0
Influena capacitilor parazitare asupra conturului poate fi considerat prin
introducerea capacitii totale n contur. Pe lng capacitatea C
cont
mai influeneaz i
capacitatea C
L
, capacitatea jonciunii colector - baz.
C C C m C m
tot con T C L L
+ +
2 2
;
( )
C C C
T col C
+ 1
*
;
Avnd n vedere ultima expresie obinem c frecvena de acord real va fi:

1
LC
;
unde: C - capacitatea total.
Respectiv din aceast cauz se va modifica i factorul de calitate a conturului.


Q
R R
L
C
1
i

Q Q
R
R
ech
ech
0
. (2)
Coeficientul de amplificare la frecvena de acord:
( )
K
R m m
R r r
U
ech C L
g b E
0
1

+ + +

; (3)
Exemplu: Pentru aceiai schem sunt date urmtoarele condiii: R
G
=100 ;
R
L
=1 k; C
L
=100 pF;
0
= 500 kHz; Q
ech
35; K
U0
20.
Rezolvare:
1.Se alege un tranzistor a crui frecven
T
unitar este cu mult mai mare ca
frecvena de acord.

=

. Alegem
T
= 150 MHz.
2.Se calculeaz R1, R2, R3. (Vezi exemplele precedente).
43
3.Considerm de la nceput c m
C
= m
L
= 1. Din catalog pentru tranzistorul
ales gsim C
C
= 7 pF; = 30. Deci: C
T
= C
C
*
= C
C
(1+) - capacitatea de ieire
a tranzistorului. Obinem C
T
210 pF (consultnd standardele).
Pentru ca capacitatea de ieire a tranzistorului C
T
i C
L
s nu influeneze frecvena de
acord a conturului, alegem capacitatea C
cont
>> (C
T
+ C
L
). Considerm C
con
=10 nF.
Putem calcula valoarea inductanei.
( )
L
C
C f
H
cont
cont

1 1
2
10
0
2 2



.
Consultnd literatura considerm c pentru inductanele de dimensiuni mici n
diapazonul de frecven 0,1 1 MHz factorul de calitate variaz ntre 20 100.
Gsim o inductan cu Q=50.
Deci rezistena: R
Q Q
L
C
cont

1 1
50
10 10
10 10
0 63
6
9
, .
Rezistena proprie a conturului:
R
L
C R
cont
0
6
9
10 10
10 10 0 63
1470

,

.
4.Determinm rezistena echivalent a conturului din expresia:
1 1
0
2 2
R R
m
R
m
R
ech
C
T
L
L
+ +
; unde:
R
r
T
C

+ 1
,
r
C
se gsete sau din caracteristici sau din datele din catalog. Din caracteristici
obinem: r
U
I
k
C

600 . Tranzistorul pe baza de Si - are rezisten mare, pe


baza de Ge - mai mic. Deci R
T
= 20 k (Ge). Gsim R
ech
= 595 .
5.Calculm Q
ech
:
Q
f
B
Q
R
R
ech
ech

0
0
50
595
1470
20
.
6. Coeficientul de amplificare la frecvena de acord:
( )
K
R m m
R r r
U
ech C L
g b E
0
1
30 595
100 700
22
+ + +


+

, r
E
, r
b
- din catalog sau din caracteristici.
7.Comparm rezultatele obinute cu ceea ce se d n condiiile problemei. Din
cauza untrii conturului Q
ech
i respectiv R
ech
sunt mici.
Facem recalcularea socotind c m
L
= 0,5. Ne legm de R
L
deoarece aciunea lui
R
L
asupra R
ech
este mai evident (R
T
e prea mare). Deci obinem:
R
ech
= 1,08 k;
Q Q
R
R
ech
ech

0
50
1 08
1 47
36 5
,
,
,
;
K
U
0
30 1 08 0 5
0 8
20

, ,
,
.
Deci am obinut rezultatele normale.
44
Capitolul V
STABILIZATOARE DE TENSIUNE
5.1. Stabilizatoare parametrice cu dioda Zener
Atunci cnd variaz tensiunea ntre U
st min.
i U
st. max.
variaz i curentul I
st. min
i
I
st. max
. Rezistena diferenial a stabilizatorului este mic (o variaie mic a tensiunii
provoac o variaie mare a curentului) i R
B
compenseaz aceast variaie a tensiunii
pe R
L
.
Tensiunea de intrare va avea 2 componente:
U U U
i R st
b
+ .
(1)
( )
U I I R
Rb st L b
+ .
Dac se schimb tensiunea de intrare cu:
45
Fig. 5.3. schema bloc a stabilizatorului cu
compensare
R
L
R
B
U
L
U
i
I
L
Fig. 5.1. Stabilizator parametric cu dioda
Zener
VD
I
st.max
I
st.min
I
st.nom
U
st.max
U
st.min
U
st.nom
Fig. 5.2. Caracteristica volt-amperic a diodei Zener
I
U
st.max
U
Fig. 5.5. Stabilizator cu compensare
U
i
= U
Rb
= I
st
R
b
. (2)
Parametrii stabilizatorului:
Randamentul:

P
P
U I
U I
L
i
L L
i i
(3)
Coeficientul de stabilizare
const L R
L
L
i
i
st
U
U
U
U
K

(4)
relaia (4) reprezint raportul valorilor relative.
Rezistena de ieire a stabilizatorului (trebuie s fie ct mai mic).
const Ui
L
L
I
U
R

;
0
(5)
R
0
= R
d

;
min . max .
min . max .
st st
st st
st
st
I I
U U
I
U

(6)
(6) - rezistena diodei.
Pentru schema concret (de mai sus)



d st L st
B st i
R I U U
R I U
Aceste expresii pot fi introduse n (4) i obinem:
d
B
i
L
L
d st
i
b st
st
R
R
U
U
U
R I
U
R I
K

(7)
Pentru astfel de scheme de obicei coeficientul de stabilizare este mai mic ca
50.
max . st L
L i
b
I I
U U
R
+

(8)
5.2. Stabilizator cu compensare (se utilizeaz cel mai des)
n fig. 5.3. este prezentat schema bloc a stabilizatorului n care ca regulator a
curentului servete tranzistorul; iar U
Ref
. - referina - dioda Zener; AD - amplificator
diferenial, iar n fig. 5.4 - Cea mai simpl schem a stabilizatorului cu compensare.
Tensiunea fa de pmnt este determinat de dioda Zener, iar tensiunea baza-emitor
este aproximativ 0,5 V care determin jonciunea deschis. n acest caz avantajul este
c rezistena de ieire este cu mult mai mic ca n cazul stabilizatorului precedent, i
anume: este de ori mai mic ca rezistena dinamic a diodei Zener.
46
Regulator
de curent
Amplificator
diferenial
R
L
U
Ref
U
i
Fig. 5.3. schema bloc a stabilizatorului cu
compensare
R
L
Fig. 5.4. Cea mai simpl schem a
stabilizatorului cu compensare
U
0
R
VD
U
i
VT
Fig. 5.5. Stabilizator cu compensare
n fig. 5.5. este prezentat schema stabilizatorului cu un coeficient de
stabilizare mai bun i posibilitatea de a regla tensiunea de la ieire. Calculul acestui
stabilizator este prezentat mai jos.
Calculul stabilizatorului:
Fie dat schema din fig. 5.5, unde:
R 1,

R 2 - rezistenele de sus i de jos pn la cursor;
R
B
- rezistena pentru protejarea diodei Zener.
La ieire avem tensiune pozitiv. (dac avem nevoie de tensiune negativ, dioda se
conecteaz invers i se folosesc tranzistorii npn)
T1 - element regulator (dac tensiunea la ieire este prea mare, T1 se nchide, cnd
tensiunea este mic - se deschide). Pe el l dirijeaz tranzistorul T2 care servete ca
amplificator, la el se aplic tensiunea de ieire i pe alt electrod se aplic tensiunea de
referin. T2

fa de semnalul de referin este cu baz comun, T1

fa de semnalul de
ieire este cu emitor comun.
U pozitiv la baz ne d U negativ la colector (T1), deci avem o inversare; la
tranzistorul T2 avem repetor pe emitor (CC) i inversare nu avem, deci rmne reacia
negativ.
Dac avem nevoie ca stabilizatorul s funcioneze: ca surs de tensiune,
trebuie s unim sarcina la emitor; ca surs de curent - sarcina se unete la colector.
Expresiile pentru calculul schemei:
( ) 2 1
2 3
2 0
R R
R R
U
I U U U
r
B r L
+

,
_

+
+ +
. (1)
U
BE2
0
De obicei curentul prin divizor R1, R2, R3:

I
div
>> I
B2
.
n acest caz:
,
_

+
+
+
2 3
2 1
1
0
R R
R R
U U
r
. (2)
n cazul cnd U
r
= U
0
, coeficientul de stabilizare va fi:
2
1
iB D
C
i
L
st
R R
r
U
U
K
+

. (3)
unde:
47
Fig. 5.6. cuplul
Darlington
U
i
R
C1
R1
R2
R3
R'1
R"2
R
B
U
r
E
A
U
0
R
L
VT1
VT2
Fig. 5.5. Stabilizator cu compensare
VD
R
D
- rezistena diferenial a diodei (R
D
10 );
r
C1
- rezistena colectorului la T1.

2
2 2
B
E iB
r
r R +
.
2
2
E
T
E
I
R

r
B2
- rezistena structurii bazei ( 50 , pentru tranzistorii de putere mic)
( ) ( )
2 1
2 2 2
0
1
1

+
+ + +

B d E
r R r
R
. (4)
( )
D iB
R R R +
2
1
0
1

. (5)
Dac considerm divizorul, atunci:
. .
div st div st
K K K
(6)
K
div
este raportul dintre tensiunea de ieire i tensiunea n punctul cursorului (K
div
<1).
div
div
K
R
R
0
0

- crete; (7)
0 3 2 1
2 3
U
U
R R R
R R
K
ref
div

+ +
+

(8)
Pentru aceeai schem:
U
i
=24 V; U
i
= t 2V; I
Dmax
= 1,5 A; K
st
10
3
; E
A
= 30 V; U
0
= 12 16 V.
1. Stabilim tensiunea: U
CE1 max
= U
i
+ U
i
- U
0 min
= 24 + 2 - 12 = 14 V.
2. P
C1 max
= U
CE1 max
I
0 min
= 21 W - puterea care se degaj pe colectorul
primului tranzistor.
3. Conform datelor obinute mai sus alegem tranzistorul U
CE1 max
U
C adm
. I
0 max
= I
C1 max
< I
0 adm
; I
C1 max
< I
C adm
(din catalog). Presupunem c ,am ales tranzistorul cu
urmtorii parametri:
U
Cadm
= 35 V, I
C adm
= 7,5 A; P
C adm
= 24 W; 30; r
C1
= 6 k. Avem tranzistor de
putere mare, de aceea rezistena e mai mic, suprafaa e mare.
4. Alegerea diodei Zener: Curentul de stabilizare trebuie s fie mai mare ca
curentul emitorului a tranzistorului VT1. Tensiunea de referin trebuie s fie mai
mic ca tensiunea de ieire U
r
<U
0
. Alegem dioda D814A. U
st
= U
r
= 8 V. R
D
= 6 , I
st
nom
= 20 mA.
5. Determinm tensiunea U
CE2 max
: U
CE2 max
= U
0max
- U
r
= 16 - 8 = 8 V.
1. 6. Tranzistorul T2 l alegem din condiia: U
CE2 max
< U
C adm
i
2
s fie
mare (
2
= 90 250).
7. Considerm c I
C2
I
E2
=10 mA < I
C2 adm
(jumtate din curentul de
stabilizare a diodei).
Determinm rezistena R
B
:

k
I I
U U
R
E
r
B
6 , 0
10
6
10
8 14
2 nom st
med 0
8. Calculm rezistena R
C1
, care joac acelai rol ca i R
B
pentru dioda Zener,
adic pe ea se degaj excesul de energie.
. 240 ; 58 10 48
; 48
1
;
2 1
max 0
1
max 0
max 1 1 2

+

+
+
C B
A
C RC
B B C RC
I I
U E
R mA I
mA
I
I I I I

48
Fig. 5.6. cuplul
Darlington
9. Determinm R1, R2, R3, considernd c
dac cursorul rezistorului R2 este n poziia de sus, la
ieire avem U
0min
. Dar dac cursorul este n poziia de
jos - avem U
0max
.
Reieind din aceste condiii:
U
0 min
- U
r
= I
div
R1 - poziia n jos a cursorului;
U
r
= I
div
R3 - poziia n jos a cursorului;
U
0 min
- U
ref
= I
div
(R1+R2) - poziia n jos a cursorului;
Presupunem c I
div
= 20, I
B2
= 20
2
2

C
I
= 2 mA. Din
sistem gsim:
; 9 , 3 3
; 2 1 2
; 2 1
max 0
min 0

k
I
U
R
k R
I
U U
R
k
I
U U
R
div
r
div
r
div
r
10. Coeficientul de stabilizare cu divizor:
;
2
1
int iB diod
C r
div st
R R
r
U
U
K
+

r
C1
se determin din caracteristici:
C
C
C
I
U
r

1 ,
obinem: K
stdiv
= 300.
Valoarea obinut este mai mic dect cea
necesar. Aceasta s-a obinut din cauza c
coeficientul de amplificare a tranzistorului T2 este
mic. Pentru a mri coeficientul de stabilizare, nlocuim tranzistorul T1 cu un cuplu
Darlington (figura. 5.6).
n acest caz tensiunea U
BE
este mai mare i coeficientul :
=
1

1
.
Alegem tranzistorul T1 avnd n vedere c:
.
1
1
0
1 1 E C B
I
I
I I

U
C adm
> U
i max
- U
0 max

cu urmtorii parametri: = 50 150; I


C

adm
= 50 mA; U
C

adm
= 20 V.
n acest caz coeficientul de stabilizare se recalculeaz:
. 15000 50 300
min

div st st
K K
S analizm cum se va modifica
coeficientul de stabilizare dac rezistena R
C1
va fi cuplat la tensiunea de intrare
(deoarece nu e prea comod s mai avem o surs de alimentare).
n acest caz coeficientul de stabilizare se va modifica de A ori, unde A=1+
1
1
C
C
R
r
.
n afar de aceasta trebuie de avut n vedere c curentul I
B
, s nu depeasc
curentul I
C2
. I
C1
<I
C2
.
49
T1
T'1
Fig. 5.6. cuplul
Darlington
Capitolul VI
APLICAII ALE AMPLIFICATOARELOR
OPERAIONALE
6.1.Generaliti
Istoria termenul amplificator operaional (AO) este legat de sistemele de
modelare a proceselor fizice numite calculatoare analogice, care pn nu demult erau
utilizate pentru modelarea proceselor fizice. Aceste dispozitive erau deosebit de
performante pentru modelarea proceselor descrise de ecuaii difereniale i n special
de ecuaii difereniale cu derivate pariale. Pe baza AO deci se pot crea scheme,
capabile se a modela orice funcie corect din punct de vedere matematic (adic fr
discontinuiti i infiniti). Rolul AO n tehnica analogic poate fi asemnat cu rolul
operatorilor logici n tehnica digital.
Amplificator operaional (AO) este un element idealizat, care posed
urmtoarele trei proprieti:
- coeficientul de amplificare a tensiunii, K
U
, (practic K
U
=10
4
10
6
);
- rezistena de intrare R
i.
, respectiv curentul de intrare I
i
0.
(practic R
i.
=10
6
10
12
);
- inversarea semnalelor.
Importana amplificatoarelor operaionale n tehnica analogic poate fi
comparat cu importana operatorilor logici n tehnica digital. Tot aa, cum n
tehnica digital, pe baza operatorilor logici, pornind de la o funcie logic, se poate
crea schema care o realizeaz, n tehnica analogic pe baza amplificatoarelor
operaionale pot fi sintetizate schemele, care realizeaz practic orice funcie analogic.
n tehnica analogic exist o relaie continu ntre semnalul aplicat la intrare i
cel obinut la ieire, deci putem spune, ca circuitele analogice realizeaz o funcie
continu ntre semnalul de la intrare i cel de la ieire . Altfel spus, circuitele
analogice, spre deosebire de cele logice, opereaz nu cu date discrete (eantioane), ci
cu funcii continue. De exemplu, sumatorul analogic adun nu dou numere concrete,
ci dou funcii de timp, rezultatul fiind tot o funcie de timp.
50
Faptul menionat reprezint anumite avantaje n cazul modelrii proceselor
fizice, de exemplu n automatizri. Anume: in cazul calculelor digitale, funcia
continu se discretizeaz, intre eantioane au loc pierderi ale informaiei, cu att mai
mari, cu ct eantioanele sunt mai rare. Deci are loc o anumit relaie a
nedeterminrilor ntre perioada eantioanelor i precizia redrii funciei continue.
Deseori in cazul studierii proceselor fizice aceast relaie este n folosul circuitelor
analogice.
6.2. Amplificatorul operaional sumator.
Schema amplificatorul operaional sumator este reprezentat n fig.1.1, n care:
R0 - rezistena n bucla de reacie;
R1...Rn - rezistenele de intrare;
e
1
...e
n
- tensiunile aplicate la intrare;
U(t) - tensiunea de ieire;
e
s
(t) - tensiunea n punctul de sumare.
Vom demonstra c aceast schem efectueaz operaia de sumare i vom
determina eroarea relativ , cu care se realizeaz aiast operaie.
Conform primei legi a lui Kirchhoff, suma curenilor n punctul de sumare S este
egal cu zero
0
...
2 1
2 1
R
e U
Rn
e e
R
e e
R
e e
S S n S S
+

+ +

(1)
La scrierea ecuaiei (1) am considerat curentul de intrare a amplificatorului
operaional egal cu zero, deci am utilizat proprietatea a doua a amplificatoarelor
operaionale. Semnul naintea tensiunii de ieire U este determinat de faptul, c
tensiunea la ieire este inversat fa de cea de intrare.
Reieind din definiia coeficientului de amplificare putem scrie:
S
e
U
K U
(2)
51
R1 R0
U(t)
e
n
(t)
e
j
(t)
e
2
(t)
e
1
(t)
R
j
R2
R
n
e
s
(t)
S
Fig.6.1.Amplificatorul operaional sumator
Rezolvarea acestor dou ecuaii ne va da tensiunea la ieire (se propune ca
exerciiu de sine stttor):
0
1
0
1 1
1
1
R R K Rj K
Rj
e
U
U
n
j
U
n
j
j
+ +

. (3)
Aplicnd prima proprietate a amplificatorului operaional, i anume c K
U
>>1,
putem neglija primii doi termeni ai numitorului expresiei (3) n comparaie cu
1
0
R
.
n acest caz vom obine expresia pentru tensiunea de ieire a amplificatorului sumator
idealizat:



n
j
j j
n
j
j
e K
Rj
e
R U
1 1
0 0
;
(4)
unde
Rj
R
K
j
0

- coeficientul de transfer fa de intrarea j.


Not. Vom deosebi coeficientul de amplificare K
U
, care este un parametru
propriu al amplificatorului (vezi definiia (2) ), i coeficientul de transfer, care
caracterizeaz schema, unde amplificatorul operaional ntr ca un component.
Examinnd expresia (4) ajungem la urmtoarele concluzii:
1) schema reprezentat efectueaz operaia de sumare a tensiunilor aplicate la
intrare nmulindu-le totodat cu coeficienii K
j
, de exemplu, pentru dou tensiuni
vom avea:
;
2
0
1
0
2 1
e
R
R
e
R
R
U
2) dac operm cu o singur intrare schema funcioneaz ca o schem de nmulire
cu un coeficient constant, egal cu raportul dintre rezistena din bucla de reacie i
rezistena de intrare
1
1
0
e
R
R
U ; (5)
3) n cazul cnd Rj=R0 vom obine un inversor de tensiune.
6.3.Erorile amplificatorului sumator.
Eroarea cauzat de finalitatea coeficientului de amplificare.
Pentru a gsi eroarea absolut cauzat de finalitatea coeficientului de amplificare, din
expresia (3), care descrie amplificatorul cu un coeficient finit, vom scdea expresia
(4) pentru amplificatorul sumator idealizat:
0
U U U
K

1
1 0
1 0
0
1
1
1
+ +
+

U
n
j
U
n
j
U U
n
j
j
K
K Rj K
R
K RjK
R
Rj
e
R U
.
Avnd n vedere, c K
U
>>1, putem neglija primii doi termeni ai numitorului
acestei expresii n comparaie cu 1. n acest caz vom avea:
52

,
_

+


n
j
n
j
j
U
K
Rj
R
e
Rj K
R
U
1 1
1
0 1 0
(6)
Ca s obinem expresia pentru eroarea relativ vom mpri U
K
la U
0
conform
expresiei (4).

,
_

n
j
U
K
K
Rj
R
K U
U
U
1
0
1
0 1

(7)
Din expresia (7) vedem c, cu ct coeficientul de amplificare K
U
este mai mare,
cu att eroarea U
K
este mai mic. Aceasta explic de ce amplificatoarele operaionale
trebuie s posede un coeficient de amplificare ct mai mare. Amplificatoarele
operaionale produse in serie au K
U
de ordinul 10
4
-10
5
.
Expresia (7) este util n cazul cnd n procesul proiectrii aparatelor de msurare
este necesar de a determina valoarea minimal necesar a coeficientului de
amplificare a amplificatorului operaional.
Exemplu. S se determine valoarea minimal a coeficientului de amplificare a
amplificatorului operaional, care urmeaz a fi utilizat ntr-un voltmetru digital pentru
amplificarea cu coeficientul de transfer K = 10, dac precizia voltmetrului trebuie s
fie U = 0,01%.
Rezolvare. Avnd n vedere c coeficientul de transfer K = R0/R1 i utiliznd
relaia (7), obinem:
( ) 1
1
+ K
K
U
U
K

.
Considernd U = U
K
= 0,1% = 0,001, gsim K
Umin
= 11/0,001 1,110
4
Eroarea cauzat de tensiunea de ofset.
Tensiunea, care apare la ieirea amplificatorului cnd la intrarea lui avem 0V,
mprit la coeficientul de amplificare, se numete tensiune de ofset (e
of
). Tensiunea
de ofset se manifest negativ mai ales in schemele integratoare, unde efectul ei crete
proporional timpului de integrare.
53
K
U
e
s
e
j
U
R0
R1
Fig.4.2. Schema amplificatorului pentru explicarea
influenei tensiunii de ofset
Fig.6.3. Schema amplificatorului pentru explicarea erorii
legate de imprecizia rezistenelor
Pentru un amplificator cu tensiune de ofset putem scrie legea ntia a lui Kirchoff
si relaia dintre tensiunea de intrare i tensiunea la ieire, considernd sursa tensiunii
de ofset e
of
ca fiind conectat la intrarea amplificatorului (fig4.2):

'

) (
0
of S U
S
S j
e e K U
R
U e
Rj
e e
(8)
Sistemul (8), rezolvat fa de tensiunea de ieire, ne d:
1
1 0
0 0
1
0 0
1
+ + + +
t
+ +

U U
of
U U
of
U U
j
K Rj K
R
e
R
Rj
R K
Rj
K
e
R
Rj
R K
Rj
K
e
U
(9)
n virtutea mrimii lui K
U
, Termenii, care conin 1/K
U
se pot neglija, i n
locul expresiei (9) obinem:
of of
j
j
j
e e
R
R
e
R
R
U
0 0

(10)
Dac scdem acest rezultat din expresia (5) pentru amplificatorul idealizat,
obinem eroarea absolut cauzat de tensiunea de ofset:
of of
j
e e
R
R
U t t
0
(11)
Eroarea relativ poate fi determinat ca raportul expresiilor (11) i (5). Aciast
mrime poate fi evaluat avnd n vedere c tensiunea la ieirea amplificatorului
operaional U este de ordinul pn la 10V.
Eroarea legat de imprecizia rezistenelor.
Vom determina eroarea legat de imprecizia rezistenelor pornind de la expresia
pentru amplificatorul inversor idealizat:
j
n
j
j
n
j
j
e
Rj
R
e K U



1 1
0
0
. (12)
Eroarea relativ n acest caz se va calcula conform relaiei cunoscute:

+
n
j
R
R
R
U
Rj
Rj
U
U
1
0 0
0
0

Utiliznd expresia (12) obinem pentru eroarea absolut:

1
]
1


n
j
j R
Rj
Rj
R
R
e
Rj
R
U
1
0
0 0
(13)
Exemplu. S se determine precizia relativa a rezistenelor utilizate n schema
(Fig.1.3) de sumare a dou semnale cu coeficienii de transfer K
1
=1 i K
2
=2, daca
eroarea relativ a operaiei =0,1%=10
-3
54
K
e
2
e
1
Fig.6.3. Schema amplificatorului pentru explicarea erorii
legate de imprecizia rezistenelor
Uo
R0
R1
R2
Fig.6.5. Configuraia neinversoare a amplificatorului
operaional
Rezolvare: Conform expresiei (13), pentru n=2 putem scrie:

,
_

,
_


2
2
0
0
2 2
1
1
0
0
1 1
R
R
R
R
e K
R
R
R
R
e K U
R
Avnd n vedere, c rezistenele sunt alese din acelai ir de precizie, considerm
toate erorile relative ale rezistenelor egale ntre ele:
R0/R0 = R1/R1= R2/R2= R/R= R
n aa fel c:
( )
R R
U
R
R
e K e K U 2 2
1 1 1 1

+
Sau
2

R
R
R

Deci rezistenele trebuie alese cu precizie de 0,05%, adic merge vorba de
rezistene speciale. Dup cum vedem, precizia rezistenelor nu este legat de numrul
de ntrri i de coeficienii de transfer.
6.4. Configuraia neinversoare a amplificatorului operaional
Modul de conectare a amplificatorului operaional prezentat mai sus poart
denumirea de configuraie inversoare i nu este unicul posibil, dei din punct de
vedere istoric a fost primul.
De obicei amplificatorul operaional are dou intrri, sau altfel, are intrare
difereniat. Una din intrri este inversoare, cealalt este neinversoare. n aa fel, c
dac se vor aplica concomitent semnalele la ambele intrri , la ieire vom avea
amplificarea numai a diferenei de tensiuni aplicate la cele dou intrri. ntrarea
diferenial permite suprimarea zgomotelor, care de obicei se induc pe ambele intrri
concomitent, adic pe modul comun.
Conectarea neinversoare este artat n fig.1.4. Pentru cazul conectrii
neinversoare, vom demonstra c coeficientul de transfer:
55
Fig.6.5. Configuraia neinversoare a amplificatorului
operaional
K
U
S
U
O
Fig. . 4.4. Ilustrarea principiului de suprimare
a semnalului aplicat pe modul comun
U
d
1
0
1
1
0
R
R
e
U
K
r
+
U
d
- semnalul difereniat; U
r
- semnalul datorat buclei de reacie. Pentru U
0
vom
avea:
r U i U r i U
U K U K U U K U ) (
0
. (1)
Pe de alt parte
1 0
1
0
R R
R
U U
r
+
(2)
nlocuim expresia (2) n (1) i obinem
0 1
1
0
0
R R
U R K
U K U
U
i U
+

(3)

,
_

+
+
0 1
1
0
1
R R
R K
U U K
U
i U
(4)

,
_

+
+

r
U
U
i
r
R R
R K
K
U
U
K
1
1
0
1
(5)
Dac avem n vedere c K
U
, atunci n expresia de mai sus la numitor putem
neglija unitatea i vom obine:
1
0
1
R
R
K
r
+ (6)
Coeficientul de transfer va fi minimal atunci cnd R0=0, n acest caz schema
funcioneaz ca repetor.
6.5. Influena reaciei asupra rezistenei de intrare ale celor dou
configuraii a amplificatorului operaional
n cazul configuraiei inversoare (fig 1.5) tensiunea n punctul de sumare este
U
d
=U/K
U
. Avnd n vedere c K
U
este foarte mare, U
d
poate fi considerat practic
egal cu zero. Deci ajungem la concluzia c rezistena de intrare R
i
pentru
configuraia inversoare va fi egal cu rezistena R1, conectat la intrarea schemei.
56
Fig.6.7. Conectarea diferenial a amplificatorului operaional
U
0
Fig.6.5. Configuraia neinversoare a amplificatorului
operaional
R0 Ri
U
r
U
i
U
d
n cazul configuraiei inversoare (fig 6.4) tensiunea diferenial
r i d
U U U
(7)
Introducnd n aceast expresie valoarea
1 0
1
0
R R
R
U U
r
+
, vom obine:
0
0 1
1
U
R R
R
U U
d i
+
+
(8)
Amintindu-ne, c conform definiiei coeficientului de amplificare
U d
K U U
0
(9)
din relaia (8) obinem:

,
_

+
+
0 1
1
1
R R
R K
U U
U
d i
. (10)
Deci in cazul conectrii neinversoare cu reacie, rezistena de intrare:

,
_

+
+

,
_


0 1
1
1
R R
R K
I
U
I
U
R
U
i
d
i
i
ir
(11)
sau

,
_

+
+
0 1
1
1
R R
R K
R R
U
i ir
(12)
n aciast expresie
i
i
d
R
I
U

, (13)
reprezint rezistena proprie sau rezistena de intrare a amplificatorului n conectarea
fr reacie.
Concluzie: n cazul conectrii neinversoare rezistena de intrare a schemei crete de

,
_

+
+
0 1
1
1
R R
R K
U
ori. Conectarea neinversoare a amplificatorului operaional este
deosebit de util n cazurile cnd sursa de curent are o rezisten intern mare.
6.6. Conectarea diferenial a amplificatorului operaional
Conectarea diferenial este indicat n cazul cnd trebuie suprimate zgomotele .
Prin acest procedeu pot fi suprimate zgomotele care au o amplitudine mai mare dect
semnalul util.
57
U
d
U
i
Fig. 6.6. Schema pentru determinarea rezistenei de
intrare a amplificatorului operaional
U
0
R0
R1
Fig.6.7. Conectarea diferenial a amplificatorului operaional
R1 R0
U
1
R0'
R2
U
2
U
0
U
d
U
dif
U
r
U
r
'
n virtutea faptului c amplificarea amplificatorului operaional este foarte
mare, iar la ieire avem o tensiune finit (care nu depete 10 V), putem considera
U
d
0, i deci U
r
=U
r
'. Dac neglijm curenii de intrare ale amplificatorului, atunci
putem scrie:
;
0 1 R R
I I

' 0 2 R R
I I
(2)
Prima expresie este echivalent cu:
i r
U
R
R
R
R R
U U
1
0
1
0 1
0

+
(4)
Din Fig. 4.6 urmeaz c:
2 ' 0
' 0
2
R R
R
U U
r
+
(5)
Introducnd (5) n (4), obinem:
1
1
0
2 0
1
0 1
2 ' 0
' 0
U
R
R
U
R
R R
R R
R
U
+
+

(6)
De obicei se alege
' 0 0 ; 2 1 R R R R
, i n acest caz expresia (6) va cpta
aspectul:
dif 1 2 0
1
0
) (
1
0
U
R
R
U U
R
R
U
n cazul conectrii inversoare coeficientul de transfer K
r
are valoarea:
1
0
1
R
R
e
U
K
r

6.7. Unele aplicaii ale amplificatoarelor operaionale
Integrator dublu.
58
R/2
C/2 C/2
C
R R
U
O
U
i
Fig. 6.8. Integrator dublu
dt
dU
C
R
U
i 0

dt U
C R
dU
i

,
_


1
0

dt U
C R
U
U
i
2
0
( ) t f x a
dt
x d
+
2
2

,
_

2
2
1
C
R
f

Schema de difereniere
C R
i i
dt
dU
C
R
U
i

0
dt
dU
C R U
i

0
Transformator curent-tensiune
0
0
0
1
1
R I
k
R I
U
i
i

+

K
R
I
U
R
K
R I
K
U
U
i
i
i
i
i
0
*
0 0


Amplificator operaional cu reacie in curent
59
C
R
U
O
U
i
Fig. 4.9. Schema de difereniere
U
i
U
0
R0
R
i
, I
i
K
Fig.4.11. Transformator curent-tensiune
Fig. 4.13. Amplificator cu scar logaritmic
Se utilizeaz atunci, cnd este nevoie de a menine valoarea curentului n R
L
independenta de variaia acestuia - caz des ntlnit n chimie i medicin. n cazurile
menionate R
L
reprezint un preparat chimic sau biologic. n acest caz curentul prin R
L
se va determina conform relaiei de mai jos.
1
1
1
1
1
1
R
U
R
R
k
R
U
I
i
L
i
L

1
]
1

,
_

+ +

Amplificatorul operaional n schema stabilizatorului de tensiune


div ref
U U
2 1
2 0
R R
R U
U
ref
+

,
_

+
2
1
1
0
R
R
U U
ref
Amplificator operaional cu scar logaritmic
60
Fig. 4.13. Amplificator cu scar logaritmic
U
i K
R1
I
L
R
L
Fig. 4.11. Amplificator operaional cu reacie in
curent
U
+
U
ref
I
0
U
0
R2
R1
K
VT1
VT2
Fig. 4.12. Amplificatorul operaional n schema stabilizatorului de tensiune
Convertor
analog
digital
Convertor
digital
analog
Sistem
analogic
de ieire
Fig. 7.1. Schema structural a unui sistem analogic controlat
numeric.

,
_

T
D
S D
U
I I

exp
0
( )
0 0
0
ln ln
S D T
D
I I U
U U

D T
I U ln
0

1
0
ln
R
U
U
i
T

1
1
R
U
I I
i
D

,
_

T
BE
S C
U
I I

exp
0
Amplificatorul exponenial

,
_


T
i
S D
U
I R I R I R U

exp
0 0 0 0 0 0
Utiliznd ultimele dou scheme n combinaie cu amplificatorul sumator pot fi
obinute schemele, care efectueaz nmulirea i mprirea a dou funcii de timp.
Schema de nmulire poate fi obinut utiliznd formula:
( ) [ ] [ ] b a b a b a ln ln exp ln exp +
mprirea se va efectua conform relaiei:
( ) b a
b
a
b
a
ln ln exp ln exp
1
]
1

,
_

61
I
1
R1
V
D
Uo
Ui
Fig. 4.13. Amplificator cu scar logaritmic
I
0
U
i
U
O
I
D
R0
Fig. 4.14. Amplificatorul exponenial
Convertor
analog
digital
Convertor
digital
analog
Sistem
analogic
de ieire
Fig. 7.1. Schema structural a unui sistem analogic controlat
numeric.
CAPITOLUL VII
CIRCUITE DE INTERFA CU SISTEME LOGICE
7.1. Comparator de tensiune
Circuitele analogice snt adaptate unui regim de lucru apropiat de fenomenele naturale
datorit caracterului continuu al mrimilor pe care le prelucreaz. Spre deosebire de
circuitele digitale analogice opereaz nu cu valori discrete ci cu funcii continue. ns
dezvoltarea intens, programabilitatea i gradul de integrare au determinat masiva
ptrundere a sistemelor numerice n prelucrarea informaiilor cu caracter analogic.
Acest fapt a presupus implicit interfaarea ntre sistemele analogice i cele logice.
Schema structural a unui sistem analog-numeric de control al unui proces natural
este dat n figura 6.1. Elementele procesului natural, mrimi continue, snt citite de
traductoare electrice, apoi sistemul analogic de intrare execut o prim prelucrare a
semnalelor. Sistemul numeric execut operaiunile principale ale prelucrrii, iar
conectarea sa cu sistemele analogice de intrare i ieire se realizeaz prin intermediul
celor dou interfee. Semnalul sufer o nou prelucrare n dispozitivul analogic de
ieire, nainte de a fi aplicat procesului
62
PROCES FIZIC
Sistem
analogic
de intrare
Convertor
analog
digital
Sistem
digital de
prelucrare
Convertor
digital
analog
Sistem
analogic
de ieire
Fig. 7.1. Schema structural a unui sistem analogic controlat
numeric.
controlat. In prezentul subcapitol vor fi prezentate sumar cteva aspecte legate de
conversia analog-numeric i numeric-analogic.
Un element de baz n conversia analog-numeric l reprezint comparatoarele
de amplitudine a tensiunii. Exist comparatoare pentru nume-roase mrimi ce
caracterizeaz semnalele (electrice), dar n structura de circuit integrat s-au impus
numai cele de tensiune, datorit largului domeniu de utilizare de care beneficiaz. In
cele ce urmeaz ele vor fi denumite simplu comparatoare. Acestea snt scheme de
decizie binar, ntr-o bun msur asemntoare releelor. Funcia lor de transfer este
foarte asemntoare cu cea a amplificatoarelor operaionale, motiv pentru care i
structura comparatoarelor integrate este asemntoare, iar n aplicaii amplificatoarele
operaionale snt deseori utilizate n funcie de comparatoare. Simbolul i
caracteristica de transfer ale unui comparator snt prezentate n figurile 6.48a i b.
Comparatorul integrat este un amplificator operaional, de regul cu alimentare
diferenial, cu o caracteristic de pant ct mai mare. Absena reaciei negative
elimin problema compensrii n frecven. Deoarece n multe din cele mai
importante aplicaii, ieirile comparatoarelor se conecteaz la intrrile unor circuite
logice, tensiunea de ieire Uo trebuie s fie acoperitoare pentru intervalul logic al
circuitului de sarcin. Dac este necesar comanda unei sarcini TTL de exemplu, este
necesar s fie ndeplinite condiiile:
Conectnd cele dou intrri ale comparatorului mpreun la masa, tensiunea de ieire
trebuie s se situeze n mijlocul intervalului logic, iar In cazul sarcinii TTL, sa aib
valoarea:
Ca i n cazul amplificatoarelor operaionale, abaterea de la valoarea prestabilit a
tensiunii de ieire (U
0
) corespunde unei tensiuni de decalaj la intrare (U
off
)- Circuitul
de intrare este de regul diferenial, astfel c i tensiunea de decalaj este diferenial.
n mod similar amplificatoarelor operaionale li se definesc curentul de decalaj la
intrare, I
off
, curenii de polarizare Ip1, Ip2 impedana de intrare diferenial Zin, i se
manifest i nedoritul efect de mod comun.
a b
Fig. 7.2. Comparator de tensiune integrat: a) simbol; b) caractertstica de transfer.
63
Sensibilitatea comparatorului, determinat de panta caracteristicii sale, este
data de valoarea tensiunii difereniale de intrare (U
CO
, U
C1
) care determin stabilirea
tensiunii de ieire la valorile de prag logic. Deoarece timpul de rspuns n aceste
condiii este. mare, iar comparatoarele trebuie sa fie rapide, se utilizeaz
supracomanda, adic se aplic tensiuni difereniale de intrare (U
SCO
, U,
SC1
) mult mai
mari, apropiate de limita admis de circuit:
Din punctul de vedere al ieirii, comparatoarele integrate se ncadreaz n
categoria surselor de tensiune, avnd o impedan de ieire mic. Curentul pe care l
debiteaz ns este relativ mic, astfel c la stabilirea unei configuraii trebuie avut n
vedere ncrcarea ieirii. Unele comparatoare au posibilitatea de a lucra n mod
sincron cu sistemul numeric, fapt pentru care semnalul de ieire este controlat exterior
de o comand de eantionare. De asemenea, n unele cazuri, ieirile pot fi legate n
paralel, formnd un circuit, logic SAU cablat. Este cazul, de exemplu, al circuitului 2
711.
n majoritatea aplicaiilor potenialul aplicat unei intrri este fix (i iiunnl
potpnia] de referin), iar celeilalte intrri i se aplic semnalul de prelucrat. Daca
acesta este lent variabil i conine zgomot de nivel mare, tranziia It'itro nivelele
logico poate fi afectat de o serie de impulsuri parazite. Esena acestui fenomen este
prezentat In figura 6.49. Semnalul diferenial (1n intrare variaz n limite msurate n
voli, n timp ce intervalul de decizie al comparatorului este, de regul, de ordinul
zecilor de milivoli. n aceste condiii, zgomotul din compunerea semnalului de intrare
poate declana, aa cum se vede n figurai, mai inulle tranziii jos-sus, nainte ca
semnalul s ia o valoare ferma nlriinnl din domenii.
Compensarea acestui neajuns se poate realiza utiliznd comparatoare cu histerezis,
comparatoare cu reacie pozitiv (figura 6.50a). Introducerea reaciei pozitive are un
dublu efect: creterea pantei, deci micorarea inter
7.2. Convertoare digital analogice (DAC).
DAC sunt circuitele care transform codul binar n tensiunea analogic, valoarea
creia corespunde acestui cod.
a
1
a
2
a
3
a
4
U
0
=6V 0 1 1 0
U
0
=11V 1 0 1 1
Expresia
( )
n
n r
a a a U U

+ + + 2 ..... 2 2
2
2
1
1 0
(1)
64
a
1
1
a
2
2
a
3
4
a
4
8
U
0
ne descrie funcionarea convertorului.
7.2.1. DAC pe baza amplificatorului sumator

,
_

+ + +
n
n
r
a a a
R
R
U U
2
...
4 2
2 1 0
0
(2)
Neajunsurile schemei:
- avem rezistene ntr-un diapazon foarte larg care trebuie potrivite cu precizie nalt.
- convertorul este greu de realizat n form integral din cauza diapazonului larg de
rezistene i precizia nalt a rezistenelor.
Mult mai des pentru realizarea DAC se folosete matricea de rezistene R-2R.
7.2.2. DAC pe baza matricei de rezistene R-2R
Dac una din chei o conectm la U
r
, iar celelalte chei rmn ne conectate , atunci n
punctul Y respectiv a cheii conectate vom avea U
r
/3.
65
+
_
U
R
R
0
2
n
R
8R
2R
4R
S
Fig.7.4. DAC pe baza amplificatorului sumator
+
-
R R
R
2R
2R 2R
3R
U
r
Uo
S1
S2 Sn
R
Yn Y2
Y1
Fig.7.5. DAC pe baza matricei de rezistene R-2R
Dac U
r
este o funcie, atunci din expresiile (1), (2) vom obine transformatorul cod
binar n tensiune nmulind cu aceast funcie .
transfer r r
K U U
2
1
3
1
2
3
r r
U
R
R
U Y
4
1
2
3
3
1
1

r r
U Y U Y
8
1
;
4
1
3 2

7.2.3. DAC pe baza surselor de curent
MSB - most significant bit.
LSB - least significant bit.
T11, T12, T13, T14 - surse de curent. Valorile curenilor reprezint un ir 1;2;4;8
' 1 '
2
1
U U
N
Acest curent poate fi conectat la pmnt prin T
31
. Pot fi conectate un
convertor cu mai multe ordine. Din punct de vedere practic este comod de a utiliza
tranzistori conectai ]n paralel n a fel ca numrul lor cu creterea ordinului s se
dubleze.
66
G
1
+1 -1
U
r
2R
2R
Y
2R
Fig. 7.6. Principiul al matricei de rezistene R-2R
7 6 5 4 3 2 1
111
110
101
100
011
010
001
000
U
i
Fig. 7.7. Discretizarea semnalului analogic.
Ral
T21 T31
R
T11
S1
T22
T32
2R
T12
S2
T23
T33
4R
T13
S3
T24
T34
8R
T14
S4
"0"
"1"
U
L
R14
U
REF
Io,U
o
Fig. 7.8. DAC pe baza surselor de curent
7.3. Convertoare analog digitale (ADC).
7.3.1. ADC de tip paralel.
67
R/2
R
R
R
R
R
R
U
i
U
r
4
2
1
U
r
=13/1
4
U
r
=11/1
4
U
r
=9/14
U
r
=7/14
U
r
=5/14
U
r
=3/14
U
r
=1/14
R/2
DC
+
C7
-
+
C6
-
+
C5
-
+
C4
-
+
C3
-
+
C3
-
+
C3
-
Fig. 7.9 ADC - de tip paralel
G
1
+1 -1
Avantajul: are cea mai mare vitez de transformare a tensiunii n cod.
Neajunsul: numrul de comparare N=2
n
-1: n-numrul de ordine binare v=10
8
cicluri/s
7.3.4. ADC - cu reacie prin numrtor.
Neajunsul acestei scheme l constituie faptul c timpul de msurare este este destul de
mare.
7.3.5. ADC cu reacie prin numrtor reversibil
68
G
R
U
i
Rezultatul
DAC
CT2
R
C
&
Reset
Fig. 7.10. ADC - cu reacie prin numrtor
1 Generator
+1 -1
Numrtor
reversibil
cod binar
& &
DAC
C
C
U
i
Fig. 7.11. ADC cu reacie prin numrtor reversibil
La baza acestei scheme st ideea c transformarea va fi mai rapid dac pornim
numrtoarea nu de la zero ca n cazul precedent ci de la valoarea precedent.
7.3.6. Convertorul cu aproximaii succesive
55. Convertor cu dubl integrare
N a
1
a
2
a
3
a
4
1 1 0 0 0 8 +
2 1 1 0 0 12 -
3 1 0 1 0 10 +
4 1 1 1 1 11
69
C
U
i
cod
binar
Fig. 7.12. Convertorul cu aproximaii succesive
DAC
Schema
de
dirijare
RG
+
-
Capacitatea se ncarc, iar numrtorul numr.
- procesul de ncrcare

2
0
1 1
0
1 1
) (
1 1 1
) (
2
2
t U
RC
dt U
RC
t U
t U
RC
t U
RC
dt U
RC
t U
ref
t
ref B
ref A
t
i A
- procesul de descrcare


1
0
1
1 1
) (
t
i i B
t U
RC
dt U
RC
t U
70
Fig. 8.1. Principiul asocierii dintre
mrimile electrice i valorile logice.
Fig. 8.2. Multiport logic elementar
Fig. 8.3. Sinteza cu pori a
unei funcii logice.
+
_
C
Numrtor
Schema de
dirijare
G
U
1
S
U
ref
U
i
R
Fig. 7.13. Convertor cu dubl integrare
t
1
Ut
B
U(t
A
)
t
0
U
1
Fig. 7.14. Caracteristica de timp, care ilustreaz
principiul funcionrii convertorului cu dubl
integrare
Avnd n vedere c Ut
B
la ncrcare i descrcare este acelai, egalm prile drepte
ale ultimilor dou expresii
1
2
1
2
t
t
U U t U U
ref i i t ref

Avantajul acestei scheme const n faptul c tensiunea de ofset nu influeneaz
asupra procesului de msurare din cauza c la integrare ea va fi compensat.
Schema nu este sensibil la perturbaii alternative. Dac ciclul de msurare este
20ms, atunci schema nu va fi sensibil i la perturbaii de 50Hz.
CAPITOLUL VIII
CIRCUITE LOGICE
8.1. Generaliti
Importana circuitelor integrate logice rezid n aria aplicaiilor acestora. Numai
faptul c aceste circuite reprezint elementele constitutive de baz ale calculatoarelor
numerice este suficient pentru a le asigura un loc privilegiat n lumea electronicii
moderne.
Una din calitile care le-a consacrat este modul deosebit n care se preteaz la
standardizare. Prin aceasta, pe baza unui numr restrns de ele-mente de baz, pot fi
sintetizate cu uurin structuri complexe. In plus, proiectantul trebuie s urmreasc,
n principiu, numai logica realizrii schemei dorite, fr a mai avea probleme de
proiectare electric. Din punctul de vedere al integrrii, circuitele logice snt
avantajate de repetabilitatea unor structuri tipizate.
Concepia circuitelor logice este bazat pe asocierea unor valori logice cu
mrimile electrice (tensiune sau curent). Circuitele actuale utilizeaz, n principiu,
logica binar, dar exist deja circuite care snt proiectate n logici de ordin superior
(ternare, cuaternare etc.) iar unele previziuni le indic acestora din urm un viitor
important. n logica binar pozitiv, cea mai larg rspndit n prezent (figura 7.1),
valoarea logic 1 (1
L
,) este atribuit tensiunilor (curenilor) ce depesc un nivel V
A
,
iar valoarea logic 0 (0
L
), acelora care snt, inferioare nivelului V
B
. Intre aceste dou
valori, exist un do-meniu de nedeterminare n care im se stabilete o coresponden
ntre mrimea electric i cea logic. Utilizarea unui domeniu de nedeterminare evit
riscul atribuirilor eronate care pot aprea n cazul operrii cu o singur valoare de
prag. Valorile concrete ale mrimilor de prag V
A
i V
B
, ca i limitele domeniilor de
lucru, snt caracteristice fiecrei familii de circuite logice. Deoarece mrimea electric
folosit ca suport al valorilor logice este cel mai adesea tensiunea, n continuare
referirile vor fi fcute n raport cu aceast observaie.
71
Fig. 8.1. Principiul asocierii dintre
mrimile electrice i valorile logice.
Fig. 8.2. Multiport logic elementar
Fig. 8.3. Sinteza cu pori a
unei funcii logice.
Fig. 8.4. Definirea funciei de transfer a unui circuit logic.
Aceste circuite pot fi ntlnite i sub alte denu-miri: circuite de impulsuri,
circuite digitale, numerice, binare etc. Cea mai adecvat denumire pare a fi aceea de
circuite logice, avnd n vedere faptul c semnalele cu care opereaz snt asociate
valorilor logice. In circuitele logice se includ circuitele numerice (de exemplu
sumatoarele), n care semnalele prelucrate snt asociate unor numere, i circuitele de
impulsuri (de exemplu generatoarele de tact, unele tipuri de filtre etc.), n care nu se
face aceast asociere. De multe ori, acelai circuit poate fi considerat de impulsuri sau
numeric, n funcie de locul su ntr-un sistem dat. De exemplu, un registru de
deplasare este circuit de impulsuri, cnd este utilizat Intr-un modulator, sau circuit
numeric, cnd face parte dintr-o unitate aritmetic.
Un circuit logic elementar este un multiport de forma prezentat In figura 7.2.
Conform conveniei de asociere a tensiunilor cu valori logice, circuitul realizeaz o
funcie de transfer logic:
Circuitele logice elementare snt cele corespunztoare operaiilor logice
elementare:
In practic se folosesc cele dou operaii compuse care definesc operatorii i
universali, Orice funcie logic poate fi sintetizat pe baza unui singur tip de operator
universal:
Circuitele care realizeaz aceste funcii snt denumite generic pori (logice). Un
exemplu elementar de sintez a unei funcii folosind pori logice este dat n figura 7.3:
Se observ c y
1
si y
2
snt mrimi de ieire pentru circuitele 1 i 2 i mrimi de
intrare pentru circuitul 3. Conectarea electric direct a circuitelor logice reprezint o
facilitate deosebit a acestora. Pentru asigurarea conservrii valorilor logice de
interconectare, este necesar o definire de detaliu a corespondenei ntre mrimile
electrice (tensiune sau curent) i cele logice.
Modul unanim acceptat de asociere a tensiunilor cu valorile logice este
prezentat n figura 7.4. Graficul corespunde funciei de transfer a unui inversor, dar
modul de definire a tensiunilor este independent de tipul opera-torului. Indicii utilizai
n desen au urmtoarele semnificaii: I - mrime de intrare; O - mrime de ieire; H -
stare sus" (High, 1
L
n logica pozitiva); L - stare jos" (Low, 0
L
n logica pozitiv).
72
Fig. 8.2. Multiport logic elementar
Fig. 8.3. Sinteza cu pori a
unei funcii logice.
Fig. 8.4. Definirea funciei de transfer a unui circuit logic.
Fig. 8.5. Funcie de transfer cu histerezis.
Tensiunea de ieire, care este tensiunea de intrare pentru operatorul urmtor,
trebuie s fie obligatoriu cuprins n plaja V
1
-V
2
. pentru 1
L
i n plaja V
3
-V
4
pentru 0
L
-
pentru garantarea funcionrii corecte, este necesar ca valorile limita ale tensiunilor de
intrare s fie acoperitoare:
n acest fel, chiar dac tensiunea de ieire a operatorului de comand se afl la limita
admis a unei valori logice, operatorul comandat va comuta sigur n starea corect.
Diferenele:
se numesc margini de zgomot i permit funcionarea corect a operatorului, chiar dac
peste semnalul de comand se suprapun perturbaii (dac amplitudinea acestora este
inferioar marginilor de zgomot).
Conform acestor precizri, caracteristica de transfer a oricrui inversor trebuie s
se ncadreze n interiorul zonei haurate cu linie nclinat. Pe caracteristic se disting
cinci zone: dou de funcionare normal (A, E), dou de funcionare in condiii de
perturbaii (B, D) i una de nedeterminare (C ).
Dac se are n vedere i operatorul I, a crui caracteristic de transfer este
cuprins n zonele F i I (lucru normal), G si H (lucru n condiii de zgomote aditive)
i C (zona de nedeterminare) se obin toate zonele de lucru ale circuitelor logice.
Marea majoritate a circuitelor logice snt utilizate n scheme dinamice,
semnalele trecnd des dintr-o stare logic n alta. In general, tranziiile rapide ale
semnalelor de intrare nu afecteaz logica rspunsului unui operator. Tranziiile lente
ns (cnd timpul de traversare a zonei C este comparabil cu timpul de tranziie a
operatorului) nu permit stabilirea momentului exact al tranziiei ieirii si uneori pot
declana tranziii parazite. Din aceste motive. atunci cnd semnalul de intrare este lent
variabil se folosesc circuite cu pori de intrare de tip trigger Schmitt. Acesta utilizeaz
reacia pozitiva, iar funcia sa de .transfer este de tip histerezis (figura 7.5). Circuitul
trece n 1
L
, dup ce tensiunea de intrare depete valoarea de prag V
p2
i revine n 0
L
cnd aceasta scade sub valoarea de prag V
p1
.
Cele prezentate pn acum se refera la logica pozitiv, care asociaz valoarea 1
L
nivelului du tensiune ridicat, logic adoptat n majoritatea cazurilor. Aceasta nu
nseamn c logica negativ nu poate fi operant. Dimpotriv, ea coexist implicit cu
logica pozitiv. Modul de definire valorilor logice este acelai ca la logica pozitiv,
73
Fig. 8.5. Funcie de transfer cu histerezis.
Fig. 8.6. Definirea standard a parametrilor de timp a unui circuit logic.
cu o atribuire invers, iar circuitele care n logica pozitiv au o funcie dat, n logica
negativ au o funcie complementar. Astfel, un operator NAND n logica pozitiv
devine operator NOR n logica negativ, iar un operator NOR devine operator NAND.
Acest lucru este evident, daca la intrarea unui operator se neag mrimile de intrare.
In logica pozitiv avem:
Trecerea la logica negativ presupune:
i se obine:
Datorita acestei relaii de echivalen, practic se ntlnesc rar circuite logice a cror
funcie de transfer s fie definit n logica negativ.
Cnd valorile logice se atribuie tensiunilor, problema curenilor se pune n felul
urmtor. n primul rnd trebuie cunoscut faptul c exist circuite care funcioneaz
corect chiar dac nu au conectate la intrare sau ieire circuite care s asigure trasee
externe de nchidere a curenilor. De exemplu, la circuitele TTL, o intrare neconectat
aplica circuitului valoarea 1
L
iar valoarea logic a ieirii nu este condiionat de
existena unui circuit de sarcin. Exist ns i circuite ale cror intrri este necesar s
fie ferm conectate la circuitele de comand (de exemplu circuitele CMOS) sau ale
cror ieiri trebuie conectate la un circuit de sarcin (circuitele TTL open-collector,
CMOS open drain etc.).
La interconectarea circuitelor logice se stabilesc trasee de curent intre ieirea
circuitului de comand i intrarea circuitului comandat. De regul, pentru aceeai stare
logic, dac intrarea absoarbe curent, ieirea trebuie s debiteze i invers. In general,
schimbarea strii logice conduce i la schimbarea sensului curentului. De asemenea,
se constat c de cele mai multe ori o intrare primete semnal de la o singur ieire, n
timp ce o ieire comand mai multe intrri. Este deci necesar precizarea capabilitii
de comand a ieirii unui circuit, n care scop se stabilesc valori standard ale
curenilor de intrare, valori minime la care se garanteaz funcionarea corect a
circuitului; fiecare familie de circuite logice are valori specifice. Dac I
IL
I
IH
snt
curenii de intrare standard pentru cele dou stri logice i I
OL
, I
OH
curenii de ieire ai
unui circuit, capabilitatea de comand este msurat de un parametru numit fan-out:
Se definete i un parametru de comand pe intrare, fan-in:
n care I
IL
i I
IH
reprezint curenii de intrare necesari anumitor circuite, cureni care au
valori mai mari dect cele standard (I
IL
i I
IH
)- De regul ns, FI = 1 i nu se mai
precizeaz dect cnd valoarea sa depete unitatea.
Viteza de lucru a circuitelor logica constituie un indice calitativ major i este
necesar standardizarea parametrilor care o caracterizeaz. In figura 4,6 este prezentat
modelul de baz, adoptat de majoritatea firmelor productoare, pentru definirea
parametrilor de timp.
74
Fig. 8.6. Definirea standard a parametrilor de timp a unui circuit logic.
In prima diagram este ilustrat principiul de msurare a caracteristicilor de timp
ale unui semnal. Msurrile se fac n condiii precizate: valori fixe prestabilite, pentru
nivele logice 1 i 0, i pentru nivele ntre care se execut msurrile de timp U
1
, U
2
i
U
3
n general, U
1
reprezint 10% din intervalul dintre 0
L
i l
L
, U
2
, 50% i U
3
90%. n
aceste condiii se msoar timpul de tranziie 0
L
- l
L
(t
TLH
) i l
L
- 0
L
(t
THL
) i durata
impulsului (t
w
). Pentru impulsuri, cnd acestea trebuie s acioneze o schem (de
exemplu un circuit basculant), durata minim pentru care impulsul mai poate bascula
circuitul este notat cu t
set-up
.
Presupunnd c semnalul din prima diagram este aplicat la intrarea unui
operator I (diagrama a doua) sau I (diagrama a treia), se definesc timpii de
propagare a nivelelor logice (timpii de ntrziere pe poart) t
PLH
i t
PHL
, Practic, de
multe ori se utilizeaz termenul de ntrziere medie pe poart sau de timp mediu de
propagare (t
p
), care se ia ca valoare medie a celor doi timpi de propagare:
Utiliznd acest sistem standard, aprecierea vitezei de lucru a circuitelor integrate
capt un aspect cantitativ determinat.
Un alt parametru important al circuitelor logice l constituie puterea consumat.
Pe lng cerina general de reducere a consumurilor energetice, limitarea puterii ce
poate fi disipat de un circuit reprezint un important motiv de optimizare a puterii
consumate.
Criteriul de comparaie ntre diferite circuite l constituie consumul specific pe poart.
Majoritatea circuitelor au consumul dependent de starea logic n care se afl (acest
lucru este nedorit i nc din faza de proiectare a circuitelor se urmrete
uniformizarea consumului n raport cu starea logic). Din acest motiv, puterea medie
consumat pe poart se determin In regim de impulsuri cu coeficient de umplere 0,5
la joas frecven (la frecvene de lucru ridicate, consumul crete datorit efectului dat
de capacitile para-zile). Puterea consumat este specific familiei i seriei logice.
Intre puterea consumat i viteza de lucru a circuitelor logice exist o relaie de
75
Fig. 8.6. Definirea standard a parametrilor de timp a unui circuit logic.
Fig. 8.7. Simboluri standard de operatori logici.
Fig. 8.8. Schema de principiu a porii DCTL.
Fig. 8.9. Schema de principiu a porii RTL.
proporionalitate direct. Pentru a satisface cerine diverse, au fost create sub-familii,
optimizate fie sub aspectul vitezei de lucru, fie al consumului specific (de exemplu,
seriile TTL), iar alte familii (MOS, de exemplu) pot lucra la tensiuni diferite, mari
cnd se dorete vitez, mici cnd se urmrete un consum redus. Aprecierea global,
viteza de lucru-putere specific, utilizeaz un parametru numit factor de merit, care
este produsul timp de propagare-consum pe poart. Un circuit este cu att mai bun, cu
ct factorul de merit este mai mic.
Terminologia precum i modul de definire i msurare ale parametrilor
constituie un important subiect de standardizare. Pe plan internaional, de acest aspect
se ocup Comisia Electrotehnic Internaional oare aloc circuitelor integrate logice
(digitale) publicaia IEC-147. n mare parte, aceste recomandri snt reluate i n
standardele noastre (STAS 10350-83 pentru terminologie i nomenclator de parametri
principali, STAS 12161-84 pentru metodele de msurare a acestor parametri).
76
Fig. 8.7. Simboluri standard de operatori logici.
Fig. 8.8. Schema de principiu a porii DCTL.
Fig. 8.9. Schema de principiu a porii RTL.
Fig. 8.10. Schema de principiu a porii RCTL.
Fig. 8.11. Schema de principiu a
porii DTL
Fig. 8.12. Schema de principiu a porii
TTL standard.
Una din direciile de standardizare o reprezint cea referitoare la simbolurile care
se atribuie circuitelor. Pentru un numr relativ redus de operatori logici care
ndeplinesc funcii uzuale se folosesc simboluri speciale. In cazul funciilor complexe,
se utilizeaz simbolul de multiport asociat cu expresia funciei logice respective.
Unele simboluri ntrebuinate pentru circuitele logice n diferite standarde snt
prezentate n figura 7.7.
8.2. Pori logice
Porile DCTL, RTL, BCTL, DTL. Prima ncercare de standardizare a unei pori
NOR a fost reprezentat de schema DCTL (Direct Coupled Transistor Logic) din
figura 7.8. Schema nu a fost generalizat n tehnologia siliciului din dou motive. n
primul rnd, plaja tensiunilor admise este ngust, iar n al doilea rnd, cnd s-a
ncercat aceast standardizare, nivelul tehnologiilor existente nu a permis realizarea
unei mperecheri corespunztoare. Ideea a fost reluat n tehnologia GaAs (vezi
paragraful 7.2.3).
Pentru ameliorarea schemei DCTL s-a recurs n prima instan la intro-ducerea
unor rezistoare serie pe intrri (figura 7.9). A rezultat prima poart standard, RTL
(Resistor Transistor Logic). Ca performane pot fi reinute: timpul de propagare de
circa 50 ns i fan-out de 45.
77
Fig. 8.8. Schema de principiu a porii DCTL.
Fig. 8.9. Schema de principiu a porii RTL.
Fig. 8.10. Schema de principiu a porii RCTL.
Fig. 8.11. Schema de principiu a
porii DTL
Fig. 8.12. Schema de principiu a porii
TTL standard.
Fig. 8.13. Traseele de curent care se nchid la
interconectarea porilor TTL.
Prin adugarea unui capacitor n paralel pe rezistor s-a obinut poarta RCTL
(Resistor Capacitor transistor Logic) (figura 7.10), cu o vitez de lucru mai mare.
Prezena capacitoarelor, mari consumatoare de arie, a constituit un impediment serios
n dezvoltarea familiei. De fapt, toate porile logice prezentate anterior au cunoscut o
rspndire redus i nu se mai utilizeaz In prezent.
Prima schema evoluat este cea prezentat n figura 7.11. Circuitul SAU de
intrare, realizat cu diode de arie mic, comand inversorul cu tranzistor, de unde i
numele porii, DTL (Diode Transistor Logic). Performanele obinute snt superioare
celor realizate de porile descrise anterior: arie ocupat i putere disipat mult mai
mici, fan-out ridicat (8) i vitez de lucru mai mare (tp 25 ns).
Pori TTL. Familia TTL (7'ransistor Transistor Logic) reprezint prima familie
de circuite logice care a cunoscut o larg rspndire. Standardizat nc din 1964 de
Texas Instruments, poarta TTL continu s dein i n prezent un loc important n
aplicaiile care necesit circuite logice integrate pe scar redus sau medie (SSI i
MSI). Exist, de asemenea, i circuite TTL larg integrate (LSI).
Poarta de baz a familiei TTL este operatorul elementar NAND prezentat n
figura 7.12. Funcionarea sa este urmtoarea: primul tranzistor, Ti, multiemitor, este
cel care ndeplinete practic funcia logic. Dac unul din emitorii si este legat la
potenialul masei, el se deschide, rmnnd blocat numai atunci cnd ambii emitori
snt conectai la un potenial apropiat de Vcc- Tranzistorul T
2
este un etaj de comand,
iar ieirea este realizat n configuraia totem-pole (vezi capitolul anterior). Diodele D
protejeaz intrarea la supratensiuni negative ce pot aprea din cauza fenomenelor
tranzitorii la viteze de lucru mari.
78
Fig. 8.10. Schema de principiu a porii RCTL.
Fig. 8.11. Schema de principiu a
porii DTL
Fig. 8.12. Schema de principiu a porii
TTL standard.
Fig. 8.13. Traseele de curent care se nchid la
interconectarea porilor TTL.
Fig. 8.15. Schema de
principiu a porii STTL.
Standardul TTL a fost adoptat, cu nensemnate modificri, de toate firmele
productoare. Iniial, aceste circuite au fost proiectate pentru destinaii speciale,
ulterior aprnd i seria de uz curent, mai puin performant.
Tensiunea nominal de lucru adoptat este FCC = +5 V, cu o toleran de 0,5 V,
pentru seria 54, respectiv 0,25 V, pentru seria 74. In principiu, nivelele logice
adoptate snt:
asigurnd astfel margini de zgomot de 0,4 V.
Sensul curenilor de intrare/ieire este cel indicat n figura 7.13. Poarta debiteaz
curent pe ieire n stare 1
L
i absoarbe n stare 0
L
intrarea comportndu-se invers
(absoarbe pe 1
L
i debiteaz pe 0
L
). Din punctul de vedere al curenilor, standardizarea
difer de la firm la firm, n funcie de posibilitile tehnologice. Aceasta nseamn
c se pot folosi mpreun, n aceeai schem, circuite produse de firme diferite, sub
rezerva verificrii parametrilor fan-out n cazul ncrcrilor mai mari. Poarta standard
a IPRS, reprezentat de circuitul CDB 400, este caracterizat de urmtorii cureni:
Se observ c FI = 1 i FO = 10. Curentul de scurtcircuit pe ieire este I
OS
= 30
mA/V
I
= 0 V.
Viteza de lucru a porilor TTL standard variaz n funcie de productor, ca
orientare putnd fi luat un timp mediu de propagare t
P
= 10 ns. Condiiile de msurare
a parametrilor de timp, precizate de catalogul IPRS, snt conforme ou figura 7.6, cu
urmtoarele precizri: se consider tensiunile logice de 0V (0
L
) i 3,5 V (l
L
), iar cele
trei praguri V
1
= 0,7 V, V
2
= 1,5 V i V
3
= 2,7 V. In acest fel se realizeaz definirea
univoc a timpilor de comutare (t
THL
, t
TLH
) i de ntrziere (t
PHL
, t
PLH
). Puterea medie
consumat este de 1020 mW/poart. Aceste cifre conduc la un factor de merit de
aproximativ 0,1 nJ.
Pornind de la seria TTL standard, urmrind optimizarea diferiilor parametri i
realizarea unor anumite faciliti, au fost dezvoltate alte cteva serii de circuite
integrate de tip TTL. Compatibilitatea dintre serii se refer la dispunerea pinilor,
tensiunea de alimentare, nivelele logice. De regul, seriile difer intre ele prin curenii
de alimentare, timpii de propagare ai unele posibiliti speciale.
O prim serie derivat din cea standard este seria rapid HTTL (High speed
TTL). n scopul sporirii vitezei de lucru se recurge la creterea curenilor. Rezistoarele
an valori mult mai mici, iar n etajul final se utilizeaz o configuraie Darlington.
79
Fig. 8.13. Traseele de curent care se nchid la
interconectarea porilor TTL.
Fig. 8.15. Schema de
principiu a porii STTL.
Fig. 8.16. Schema electric a unei pori
TTL open-collector.
Fig. 8.17. Conectarea porilor open-
collector pentru realiza-rea funciilor
cablate.
CE
Creterea consumului specific (2030 mW/poart) asigur o reducere a timpului de
propagare la circa 6 ns. Schema de principiu a porii din seria HTTL este prezentat n
figura 7.14.
Exist n schimb o serie la care se reduce consumul pe seama creterii timpului
de propagare. Seria LTTL (Low power TTL) consum numai 1 mW/poart, dar
timpul mediu de propagare tipic este de 33 ns.
O alt cale de cretere a vitezei de lucru const n utilizarea tranzistoarelor de tip
Schottky. Schema de principiu a unei pori STTL (Schottky TTL) este dat n figura
7.15. Configuraia sa este foarte asemntoare cu a porii HTTL, n care tranzistoarele
obinuite s-au nlocuit cu tranzistoare Schottky. De asemenea, rezistena din emitorul
tranzistorului de comand (T2) a fost nlocuit cu o sarcin activ (T6). Consumul este
similar cu al seriei HTTL, dublndu-se in schimb viteza de lucru.
Au fost proiectate si serii STTL de tip Low power care realizeaz un produs
putere disipat-timp de propagare foarte bun; de exemplu, firma Motorola produce
seria ALS TTL (.4dvanced .Low power Schottky TTL) care are un consum redus cu
50% i o vitez de lucru dubl n raport cu circuitele standard Low power Schottky.
Pentru uurarea interfarii cu alte familii logice ct i pentru diverse aplicaii a
fost realizat seria TTL cu colectorul etajului final n gol, configuraie cunoscut sub
numele de open-collector (figura 7.16). Seria open-collector permite utilizarea unei
tensiuni de alimentare a circuitului de sarcin, V
al
diferita de Vcc. n acest, mod,
excursia tensiunii de ieire poate fi realizat ntr-un interval diferit de cel standard
TTL. De reinut totui c nu poate fi depit curentul obinuit al tranzistorului T
3
(de
regul 16 mA), iar tensiunea n colectorul acestuia este de asemenea limitat. De
exemplu, circuitele TTL open-collector produse de IPRS admit 5,5 V, 15 V i
respectiv 30 V, tensiune maxim pe colectorul n gol. Acest lucru nu nseamn c nu
exist posibilitatea de a fi folosite n montaj i la tensiuni mai mari. De exemplu, dac
drept sarcin se conecteaz un tub Nixie, alimentat la 170 V, datorit rezistenei sale
foarte mari n stare deschis (cnd e blocat, rezistena este practic infinit), pe colector
rmn fraciuni de volt. De aceea, un circuit TTL open-collector poate fi utilizat
pentru comanda unor astfel de tuburi.
0 alt aplicaie a circuitelor open-collector o constituie realizarea funciilor
cablate". Circuitele TTL obinuite nu admit conectarea n paralel a ieirilor. Cele de
tip open-collector pot avea ns rezistena extern comun, aa cum se arat n figura
7.17. Funcia realizat de acest circuit este:
Dimensionarea rezistenei Rs se face innd seama de valorile standardizate ale
tensiunilor de ieire i de curenii de lucru. Astfel, principala restricie se refer la
80
Fig. 8.14. Schema de principiu a
porii HTTL.
Fig. 8.15. Schema de
principiu a porii STTL.
Fig. 8.16. Schema electric a unei pori
TTL open-collector.
Fig. 8.17. Conectarea porilor open-
collector pentru realiza-rea funciilor
cablate.
Fig. 8.18. Pori TTL three-state:
a) cu comanda activrii pe intrare i ieire; h) cu comanda activrii pe ieire.
Fig. 8.19. Schema de principiu a unei pori EGL.
CE
posibilitatea ca numai una din pori s aib ieirea n sta-rea 0
L
. In acest caz, aceast
ieire va trebui s absoarb curenii din toate intrrile comandate mpreun ou cel din
rezistorul Rs, fr a depi valoarea limit:
de unde:
ncrcarea pe l
L
nu pune probleme de bilan al curenilor, fiind cunoscut c absena
curenilor de intrare (intrare neconectat), circuitele TTL o asimileaz valorii l
L
.
Datorit efectului de integrare pe care l are grupul R
S
C
P
(cu C
P
s-a notat capacitatea
parazit a intrrii, inclusiv cea a reelei de inter-conectare) cnd se cer performane de
vitez, R
S
trebuie micorat ct admite relaia anterioar.
O alt serie TTL a fost dezvoltat n special pentru aplicaii n tehnica de calcul.
Conceptul de magistral, din calculatoarele moderne, presu-pune c la aceeai linie s
poat fi conectate ieirile mai multor circuite. Aceste circuite trebuie s aib o
comportare TTL normal cnd snt selectate, iar cnd nu snt selectate s nu
influeneze semnalele de pe linia respectiva. Dac impedana de ieire (vzut dinspre
linie), cnd circuitul nu este selectat, are o valoare suficient de mare, semnalele care
circul n linie n acel moment nu snt afectate. Pe acest principiu snt realizate
circuitele three-state (cu trei stri), care pot avea ieirea n una din strile: l
L
, 0
L
i
nalt impedan. n figurile 7.18 a i b snt prezentate dou variante de pori TTL cu
trei stri. Starea de nalt impedan se realizeaz prin blocarea ambelor tranzistoare
de ieire.
In prima schem, tranzistorul T3 este blocat de nsi logica schemei prin
aplicarea valorii 0
L
pe una din intrri, iar T4 prin polarizarea bazei la o tensiune mic
(0
L
) prin dioda D
C
. La a doua schem, ambele tranzistoare de ieire snt blocate pe
baz prin diode. n ambele scheme, comanda de activare a porii (Chip Enable sau
Chip Select) se aplic printr-un inversor I. In acest fel, dac intrarea nu este
conectat sau este conectat i i se aplic un semnal de valoare logic 1, circuitul se
poziioneaz pe starea de nalt impedan.
81
Fig. 8.16. Schema electric a unei pori
TTL open-collector.
Fig. 8.17. Conectarea porilor open-
collector pentru realiza-rea funciilor
cablate.
Fig. 8.18. Pori TTL three-state:
a) cu comanda activrii pe intrare i ieire; h) cu comanda activrii pe ieire.
Fig. 8.19. Schema de principiu a unei pori EGL.
Fig. 8.20. Inversor IIL:
a) schema de principiu; b) schema funcional; c) simbolul
CE
Porile TTL de tip three-state snt larg utilizate ca pori de ieire n circuitele
MSI i LSI.
Un neajuns important al circuitelor TTL l reprezint nsui modul de lucru al
tranzistoarelor, care lucreaz blocat-saturat cu efect negativ asupra vitezei de lucru. O
cretere a vitezei de lucru se obine dac se evit saturarea utiliznd tranzistoare
Schottky, soluie aplicat la seria STTL. Mai atractiv este ns ideea ca tranzistoarele
s lucreze n clasa A, soluie pe care se bazeaz o important familie de circuite logice
bipolare: ECL (Emitter Coupled Logic). n figura 7.19 este prezentat schema de
principiu a porii fundamentale, SAU (NOR), a acestei familii.
Structura de baz a acestei familii logice o reprezint etajul diferenial T
1
(T
2
)T
3
.
Din exterior (adic de la un generator de tensiune constant ncorporat circuitului) se
aplic pe o ramur tensiunea de referin V
R
. Curentul absorbit de etajul diferenial
este constant i circul prin ramura care primete o tensiune de comand mai mare.
Astfel, dac V
x1
> V
R
, curentul va circula prin ramura din stnga, respectiv dac
V
x1
<V
R
, prin ramura din dreapta. n acest mod, cu o comand uor de asigurat (ca
excursie de tensiune) se execut o comutaie de curent important, fr ca
tranzistoarele s ias din zona de lucru n clasa A. Etajul de ieire este repetor pe
emitor, asigurndu-se astfel un curent de ieire mare si o impedan de ieire mic.
Prin adugarea unui al doilea repetor pe emitor, comandat din colectorul tranzistorului
rs, se obine nc o ieire, negat n raport cu prima, adic o ieire de operator SAU
(OR).
Avantajul principal oferit de poarta ECL const in viteza de lucru. Timpii de
comutaie snt de ordinul a 1-2 ns, iar cei de propagare cu puin mai mari, depinznd
de reeaua de interconectare si de sarcina comandat. De asemenea, este remarcabil
capacitatea de ncrcare (FO>25)). n legtur cu acest parametru, trebuie reinute c
situaia este diferit de cea a circuitelor TTL. n primul rnd, curentul de comand (de
baz) pe 0
L
. este nul, astfel c FO (ca i FI) se refer numai la nivelul 1
L
. In al doilea
rnd, fiind vorba de un circuit cu funcionare n clasa A, tensiunea de ieire depinde
de curent, astfel c la o ncrcare mare a ieirii, nivelul tensiunii de 1
L
scade. Aceasta
are ca efecte, pe de o parte, reducerea margini de zgomot, iar pe de alt parte,
scderea vitezei de lucru (spre deosebire de circuitele TTL, care, lucrnd cu ieirea n
regim de satu-rare, au nivelul logic mult mai stabil n raport cu ncrcarea ieirii).
82
Fig. 8.19. Schema de principiu a unei pori EGL.
Fig. 8.20. Inversor IIL:
a) schema de principiu; b) schema funcional; c) simbolul
Fig. 8.21. Poarta NAND IIL:
a) schema electrica; b) simbolul.
Fig. 8.22. Schema de principiu a
porii NOR IIL.
Fig. 8.23. Schema de principiu a
unei pori HLL.
Consumul este practic independent de starea logic, ceea ce este iari.
convenabil n schimb, puterea disipat este mare, de circa 50 mW/poart, iar marginea
de zgomot aproximativ de 0,2 V. n condiiile curenilor mari absorbii, o margine de
zgomot mic oblig la o proiectare ngrijit a inter-conectrilor.
Principala firm care a dezvoltat intensiv aceast familie, MOTOROLA. a creat
un numr de serii adoptate ca standarde i de ali productori. Fiind vorba de o familie
important, n tabelul urmtor se dau civa parametri de baz ai acestor serii.
Puterea specific ca i aria mare permit familiei ECL integrarea pe scar mic i
medie.
Pori IIL. Pentru integrarea pe scar larg (LSI), dintre porile logice bipolare
cu siliciu este utilizat cu precdere familia IIL (Integrated Injection Logic) sau I
2
L.
Schema de principiu, schema funcional i simbolul opera-torului elementar din
aceast familie snt date n figurile 7.20 a-c. Structura, modul de lucru i concepia de
interconectare snt complet diferite de cele ale familiilor de circuite logice prezentate
pn acum. Elementul logic de baz este de fapt un simplu tranzistor, cu mai multe
colectoare, toate n gol Un generator de curant constant este legat la baza sa, care
reprezint i intrarea circuitului. Circuitul funcioneaz, evident, numai in sarcin.
Cnd pe intrare se aplic tensiunea de 0V (nivelul 0
L
,), curentul injectorului este
dirijat la mas prin circuitul de comand. Cnd intrarea este adus n starea 1
L
,
curentul injectorului se nchide prin baza tranzistorului i acesta se deschide.
Tensiunea de alimentare i nivelele logice au valori foarte mici n comparaie cu alte
tipuri de circuite logice. Astfel, dac Vcc
=
l V, atunci V
L
< 20 mV i V
H
=0,40,8V,
i circuitul poate fi alimentat de la o singur pil electrochimic, fapt important, n
unele aplicaii. Aceasta este structura i funcionarea inversorului. Operatorii
universali NAND i NOR derivai din aceasta au de asemenea o configuraie foarte
simpl.
83
Fig. 8.20. Inversor IIL:
a) schema de principiu; b) schema funcional; c) simbolul
Fig. 8.21. Poarta NAND IIL:
a) schema electrica; b) simbolul.
Fig. 8.22. Schema de principiu a
porii NOR IIL.
Fig. 8.23. Schema de principiu a
unei pori HLL.
Operatorul NAND din figura 7.21a nu se deosebete de inversor dect prin
existena a dou borne de intrare (simbolul utilizat este cel din figura 7.21b). Dac una
sau ambele intrri snt aduse la nivel 0
L
, ieirea va comuta n 1
L
, 0
L
, la ieire putndu-
se realiza numai dac ambele borne se afl la 1
L
(deoarece ntre cele dou borne de
intrare exist un simplu traseu de inter-conectare). Se cuvine fcut ns o precizare: o
astfel de intrare, la care s-au conectat ieirile de la dou circuite de comand,
presupune circuite ale cror ieiri pot fi conectate n paralel. Familia IIL este ns cu
precdere adaptat la realizarea funciilor cablate. Un exemplu ilustrativ n acest sens
Il ofer structura operatorului NOR (figura 7.22). Funcionarea schemei este simpl i
nu mai necesit explicaii. Se poate ns constata c aceast schem este identic cu
cea din figura 2.12. Cu alte cuvinte, logica IIL este perfect implementat n tehnologia
MTL. Un ntreg operator poate fi lesne realizat pe o singur insul, aa cum s-a artat
n figura 2.11. Absena rezistoarelor i structura de tranzistor mixt conduc la o foarte
bun densitate de mpachetare i la un consum redus, simultan cu o vitez de lucru
relativ mare. Aceste ultime caliti snt exprimate sintetic de un factor de merit mai
mic, 1 pJ. Din cele artate rezult c familia logic IIL se preteaz la realizarea
circuitelor integrate pe scar larg (LSI).
Pori HLL. Aplicaiile, att cele de natur industrial, ct i unele speciale, care
impun lucrul n medii perturbatoare, necesit circuite logice cu o imunitate la zgomot
ridicat, adic cu margini de zgomot mari. n aceast idee a fost creat familia logic
HLL (High Level Logic circuite cu nivel logic nalt). Poarta de baz a acestei
84
Fig. 8.21. Poarta NAND IIL:
a) schema electrica; b) simbolul.
Fig. 8.22. Schema de principiu a
porii NOR IIL.
Fig. 8.23. Schema de principiu a
unei pori HLL.
Fig. 8.25. Caracteristici ale operatorilor MOS n funcie de
sarcin: a.) caracteristica de rspuns In timp la semnal treapt;
b) caracteristica de transfer; c) caracteristica de ieire.
Fig. 8.26. Schema de
principiu a unei pori
NAND MOS.
Fig. 8.27. Schema de
principiu a unei pori NOR
MOS.
Fig. 8.28. Schema de
principiu a unui inversor
MOS dinamic.
familii, de tip NAND, este prezentat n figura 7.23. Schema funcioneaz n felul
urmtor: dac intrrile snt n gol sau snt conectate la un potenial ridicat,
tranzistoarele T1 i T2 snt blocate i T3 deschis; dac se aplic un semnal de
comand care deschide unul sau ambele tranzistoare de intrare, baza tranzistorului T3
se polarizeaz cu un nivel sczut, apropiat de potenialul masei, inferior potenialului
de emitor, i T3 se blocheaz. Intervalul de tensiune n care are loc tranziia este mic,
iar dioda Zener, D
Z
, are rolul de a axa acest interval la jumtatea tensiunii de
alimentare. Etajul de ieire este bazat pe o schem cunoscut. Tranzistoarele T4 i T5,
nu pot conduce simultan. Cnd T4 este deschis, potenialul bazei tranzistorului T5 este
inferior potenialului emitorului i T5 este blocat. Cnd T4 este blocat, T5 este
polarizat prin R4 i poate debita curent pe sarcina conectat la ieire.
Valorile componentelor din schem corespund circuitului H102, care, alimentat
la 16 V, opereaz cu urmtoarele nivele logice: pe intrare V
ILMAX
= 6 V, V
IHMIN
= 8 V,
iar pe ieire V
OLMAX
= 1 V, V
OHMIN
= 15 V. In acest fel se asigur margini de zgomot de
5 V i respectiv 7 V. Capacitatea de ncrcare a ieirii este mare, FO >25.
Dezavantajul principal al acestui tip de circuit, destinat nivelelor de integrare SSI i
MST, consta n utilizarea tranzistoarelor p-n-p care reduc viteza de lucru. Exist mai
multe serii care opereaz cu nivele logice diferite, inclusiv n varianta open-collector,
ntlnite i sub alte denumiri, HTL (High Threshold Logic) sau HNIL (High Noise
Immunity Logic)
8.2.2. PORI LOGICE MOS
Circuitele logice cu tranzistoare MOS se deosebesc substanial de cele bipolare,
datorit caracteristicilor acestor tranzistoare. Examinnd o schem logic MOS, se
constat ca, de cele mai multe ori, ea conine numai tranzistoare. Uneori apar n
scheme i capacitoare MOS, iar la borne diode de protecie. O parte din tranzistoare
ndeplinesc funcia de rezistor, fix sau comandat.
Dup cum se cunoate, tranzistoarele MOS pot fi cu canal p sau n, din punctul
de vedere al purttorilor, i cu canal indus sau iniial, dup modul de lucru. S-au
realizat circuite logice cu toate aceste tipuri de tranzistoare, unitar i mai ales n
combinaii. Evoluia circuitelor logice MOS a fost determinat de evoluia
tehnologiilor MOS, care, aproape exclusiv, au fost dedicate acestor circuite. Au
aprut, succesiv, circuitele logice PMOS (P-channel MOS), NMOS (N-channel MOS)
si CMOS (Complementary MOS).
Pori MOS statice. Vor fi prezentate n primul rnd circuitele logice PMOS i
NMOS. Una din diferenele importante ntre aceste dou tipuri de circuite const n
mobilitatea diferit a purttorilor, cu efect asupra vi-tezei de lucru. Din punctul de
vedere al logicii, dispozitivele PMOS snt realizate, de regul, n logic negativ, n
timp ce dispozitivele NMOS n logic pozitiv.
Cea mai simpl schem logic MOS este operatorul de negare, inversorul (figura
7.24), realizat pe numai dou componente, dou tranzistoare MOS, unul de comand,
T2 i unul de sarcin, T1. Tranzistorul T1 ar putea fi in principiu nlocuit de un
rezistor, dar acesta ar ocupa o arie inadmisibil de mare. Din punctul de vedere al
canalului, cel mai uor de realizat este schema cu tranzistoare cu canal indus (EFET),
deoarece necesit doparea numai a zonelor de surs i dren. Soluia nu este cea mai
bun, deoarece T1 trebuie s funcioneze ca surs de curent constant. Comportarea
circuitului se mbuntete substanial dac tranzistorul T1 este de tip DFET, iar
poarta se leag la surs n figurile 7.25a i c snt prezentate comparativ cteva
caracteristici ale circuitelor ce utilizeaz ca sarcin tranzistoare cu canal indus, E (E-
85
Fig. 8.25. Caracteristici ale operatorilor MOS n funcie de
sarcin: a.) caracteristica de rspuns In timp la semnal treapt;
b) caracteristica de transfer; c) caracteristica de ieire.
Fig. 8.26. Schema de
principiu a unei pori
NAND MOS.
Fig. 8.27. Schema de
principiu a unei pori NOR
MOS.
Fig. 8.28. Schema de
principiu a unui inversor
MOS dinamic.
Fig. 8.29. Schema de
principiu a unei pori NAND
MOS dinamice
Fig. 8.31. Schema de principiu a unui
inversor MOS dinamic cu prencrcare.
Fig. 8.32. Schema de principiu a unui
inversor MOS dinamic cu alimentare de
la semnalul de tact.
load MOS Cell), rezistoare, R (R-load MOS Cell) i tranzistoare cu canal iniial D (D-
load MOS Cell). Curbele snt foarte explicite n a evidenia superioritatea ultimei
structuri. Preul calitii este pltit prin faza tehnologic suplimentara de realizare a
canalelor. n cele ce urmeaz, referitor la circuitele PMOS i NMOS se va utiliza un
singur simbol pentru toate tipurile de tranzistoare, menionndu-se particularitile
atunci cnd este necesar.
Schemele electrice ale operatorilor universali snt date n figurile 7.26 (NAND)
i 7.27 (NOR). Poarta NAND poate fi realizat fie cu dou tranzistoare In serie, ca in
figur, fie cu un tranzistor cu mai multe pori. Cnd pe ambele pori se aplic
tensiunea corespunztoare nivelului 1
L
tranzistoarele se deschid i tensiunea de ieire
scade la nivelul corespunztor pentru 0
L
. Cnd una sau ambele intrri snt stabilite pe
nivel 0
L
, ieirea rmne n stare 1
L
. Operatorul NOR lucreaz n mod similar, conform
logicii sale. Aceti operatori snt statici, n tehnologie MOS existnd i o clasa
separat, specific, cea a operatorilor dinamici.
Porile MOS dinamice realizeaz funcia logic i o transmit la ieire numai n
momente de timp controlate de un semnal de tact. Un astfel de inversor dinamic este
prezentat n figura 8.28. Spre deosebire de cazul inversorului static, tranzistorul de
sarcin, T1, este deschis numai pe timpul comenzii de tact. Acest mod de lucru
asigur reducerea consumului specific. Rezultatul operaiei logice este transferat la
ieire tot n acest timp, prin tranzistorul T

cu rol de poart de transmisie, i este
memorat n capacitorul C. Operatorii dinamici NAND si NOR, reprezentai n figurile
8.29 i respectiv 8.30, se deosebesc de echivalenii lor statici prin prezena
tranzistoarelor comandate de tact i a capacitorului de memorare. Acest capacitor este
reprezentat fizic de capacitatea parazit de ieire.
86
8.24. Schema de principiu a
unui inversor MOS.
Fig. 8.25. Caracteristici ale operatorilor MOS n funcie de
sarcin: a.) caracteristica de rspuns In timp la semnal treapt;
b) caracteristica de transfer; c) caracteristica de ieire.
Fig. 8.26. Schema de
principiu a unei pori
NAND MOS.
Fig. 8.27. Schema de
principiu a unei pori NOR
MOS.
Fig. 8.28. Schema de
principiu a unui inversor
MOS dinamic.
Fig. 8.29. Schema de
principiu a unei pori NAND
MOS dinamice
Fig. 8.31. Schema de principiu a unui
inversor MOS dinamic cu prencrcare.
Fig. 8.32. Schema de principiu a unui
inversor MOS dinamic cu alimentare de
la semnalul de tact.
Fig. 8.33. Schema de principiu a ariei de
tranzistoare ROM 01.
Fig. 8.34. Schema de principiu a porii
MMP 107.
Circuitele prezentate snt de tip dinamic proporional. Exist ns i alte tipuri de
pori dinamice. Astfel, schema din figura 8.31 este un inversor dinamic cu
prencrcare. Circuitul din figura 8.28 prezint neajunsul c, dac T1 i T2 snt
simultan deschise, pe de o parte se creeaz un traseu de mic rezisten ntre V
DD
si
mas, iar pe de alt parte, n aceast situaie, tensiunea de ieire este proporional cu
raportul rezistenelor de conducie a celor dou tranzistoare (de unde i numele de
operator dinamic proporional).
Circuitul din figura 8.31 elimin acest neajuns, utiliznd dou semnale de tact
i un numr sporit de tranzistoare. Primul semnal de comand activ ntr-un ciclu de
funcionare este
1
. El deschide tranzistoarele T1 i T
1
realiznd prencrcarea
capacitii C, la o tensiune foarte apropiat de V
DD
. n perioada activ a semnalului
2
,
care nu se suprapune deloc cu
1
, are loc descrcarea capacitii prin tranzistoarele
T
2
, T2, T3, dac T3 este deschis de semnalul de intrare. In acest fel nu mai apare
calea de conducie intre V
DD
i mas, tensiunea pe capacitatea C ia valori convenabile
(tinznd spre cele dou valori extreme, V
DD
i GND), iar consumul se limiteaz practic
la curentul mic absorbit de capacitor. Principalul neajuns al schemei const in
complexitatea relativ mare pentru o poart destinat circuitelor LSI.
n figura 8.32 este prezentat o structur de operator dinamic cu dou faze de
tact, care realizeaz att comanda ct i alimentarea operatorului. Schema electric
este simplificat prin utilizarea a numai patru tranzistoare, ceea ce reduce aria ocupat
de operator. Deoarece se simplific i reeaua de interconectare, ne mai fiind necesare
trasee de alimentare, se obine o sensibil cretere a densitii de integrare n raport cu
87
Fig. 8.29. Schema de
principiu a unei pori NAND
MOS dinamice
Fig. 8.30. Schema de
principiu a unei pori NOR
MOS dinamice.
Fig. 8.31. Schema de principiu a unui
inversor MOS dinamic cu prencrcare.
Fig. 8.32. Schema de principiu a unui
inversor MOS dinamic cu alimentare de
la semnalul de tact.
Fig. 8.33. Schema de principiu a ariei de
tranzistoare ROM 01.
Fig. 8.34. Schema de principiu a porii
MMP 107.
Fig. 8.36. Schema de principiu a
porii MMP 106.
Fig. 8.36. Schema de principiu a unui
comutator analogic.
schema anterioar. In schimb, este necesar ca generatoarele semnalelor de tact (
1
) s
furnizeze putere suficienta. Funcionarea inversorului este urmtoarea. Capacitatea C
se ncarc prin T1 i T
1
pe durata activ a semnalului de tact
1
, absorbind energie de
la generatorul de tact. Descrcarea capacitii are loc tot prin borna
1
, cnd se
inverseaz semnalul i este activ semnalul de tact
2
, iar intrarea de comand, x, este
de asemenea activ. Traseul de descrcare cuprinde tranzistoarele T2 i T
2
. Deoarece
ncrcarea i descrcarea capacitii se fac prin aceeai born,
1
, nu se impun
restricii severe referitoare la suprapunerea parial n timp a celor dou semnale de
tact, ele putnd fi lesne obinute unul din cellalt prin inversare (la schema precedent,
dup cum s-a constatat, este necesar un timp de separare ntre duratele active ale
semnalelor de tact, pentru a evita deschiderea unui traseu de conducie direct, T1, T2,
T3, de la V
DD
la GND).
Pornind de la aceste structuri de baz, s-au realizat o serie larg de tipuri de pori
logice MOS. Marea lor majoritate snt nglobate n structuri complexa i, din punctul
de vedere al utilizatorului, intereseaz mai puin configuraia exact a porilor
interioare. Exist ns i pori care pot fi utilizate ca atare. Circuitul ROM 01 produs
de ICCE (figura 8.33) reprezint o arie de tranzistoare MOS ou care se pot sintetiza
operatorii dorii (de exemplu operatorii statici din figurile 8.26 i 8.28).
ntreprinderea Microelectronica produce pori NAND i NOR n tehnologia PMOS, cu
o configuraie mbuntit. Poarta NAND din circuitul MMP 108 (figura 8.34)
realizeaz funcia I pe tranzistoarele T1, T2, T3, rezultatul nemijlocit fiind mrimea
Z. Grupul T4, T5 reprezint un amplificator inversor comandat de semnalul Z i care
furnizeaz semnalul . Aceste dou semnale, Z i comand cele dou circuite de
ieire T6, T8 i T8, T9 care au rolul de a mbunti funcia de transfer si de a separa
intrarea de sarcin. Dac celor dou intrri, x
1
i x
2
li se aplic semnale de valoare
logic 1, semnalul intermediar, Z, va avea valoarea logic 0. n aceast situaie,
tranzistoarele T5, T6 i T8 snt blocate. Faptul c tranzistorul T5 este blocat face ca Z
s aib valoarea 1
L
i, prin aceasta, tranzistoarele T6 i T9 vor fi deschise. La ieirea y,
semnalul va avea valoarea 0
L
,. Dac unul sau ambele semnale de intrare se afl n
stare 0
L
Z va avea valoarea 1
L
. Se deduce c n final starea ieirii va fi y = 1
L
. Schema
este prevzut cu posibilitatea de a fi alimentat la dou tensiuni diferite, una de
dren, V
DD
, care poate fi mai mic, i una de poart V
GG
, care trebuie s se ncadreze n
caracteristica de lucru a tranzistorului PMOS.
Poarta NOR din circuitul MMP 106 (figura 8.35) nu are ieire complementar.
Funcionarea sa poate fi neleas urmrind schema electric de principiu.
Este locul de a prezenta i comutatorul analogic, circuit comandat numeric i
care poate comuta semnale att logice ct i analogice. Un astfel de circuit este
88
Fig. 8.33. Schema de principiu a ariei de
tranzistoare ROM 01.
Fig. 8.34. Schema de principiu a porii
MMP 107.
Fig. 8.36. Schema de principiu a
porii MMP 106.
Fig. 8.36. Schema de principiu a unui
comutator analogic.
Fig. 8.37. Schema de
principiu a inversorului
CMOS elementar.
Fig. 8.38. Schema de
principiu a unei pori
NAND CMOS.
Z Z
constituit dintr-o serie de pori de transmisie, comandate de o schem logic. Pentru
exemplificare este prezentat schema din figura 8.36 bazat pe seria de comutatoare
analogice MMP (PMOS). Toate intrrile, x
1
x
n
sunt conectate la ieirea y prin pori
de transmisie, tranzistoare cu canal indus (T
21
T
2n
). Spre ieire va fi transmis numai
semnalul corespunztor porii deschise prin comanda C
i
Comanda C controleaz toate
liniile, prin punerea la mas a comenzilor C
i
cu ajutorul tranzistoarelor T
11
T
1n
Pori CMOS. Tehnologia PMOS i-a restrns treptat aria de aplicaie n
favoarea tehnologiei NMOS, pentru ca n final locul preponderent s revin
tehnologiilor CMOS (Complementary MOS) care au facilitat n mod deosebit
dezvoltarea circuitelor logice. Prima serie comercial disponibil a fost lansat n 1968
de firma RCA. Aceast serie, 4 000 A, completat de seria 4 500 a firmei Motorola,
evoluat n forma 4 000 B (litera B semnific i prezena etajului buffer), este cea mai
rspndit astzi. Alturi de ea, a fost dezvoltat o serie, 54C/84C (National
Semiconductor) care reprezint varianta CMOS a familiei TTL (funcionalitate,
conectare la pini etc.). Exist numeroase alte serii sau variante ale lor, n funcie de
productor. Firma RCA a optat pentru seria 4 000 (CD 4 000), Fairchild a dezvoltat
seria 34 000 n tehnologie isoplanar, Harris Semiconductor, seria DI/CMOS
(Dielectric Insulator/CMOS). ntreprinderea Microelectronica a realizat aproape
ntreaga serie 4 000 B, cu caracteristici conforme acestei serii (tensiuni de alimentare
cuprinse ntre 3 i 18 V, imunitate la zgomot pn la 0,45 V, timp mediu de propagare
pe poart 60 ns, consum static redus, reea de protecie antistatic etc.).
Ideea de baz a familiei CMOS, care a condus la dezvoltarea ei intensiv, o
constituie realizarea de pori cu tranzistoare complementare (canal n i canal p)
conectate n serie pe circuitul de alimentare. Operatorul de baz al familiei, inversorul,
este prezentat n figura 8.38. Indiferent de nivelul logic aplicat la intrare, numai unul
din tranzistoare va intra n conducie, asigurnd astfel un consum extrem de redus.
Puterea consumat are de fapt trei componente semnificative. Consumul static,
determinat de curentul de scurgere prin tranzistorul blocat, are valoarea cea mai mic,
de ordinul a zeci de nW/poart i este permanent prezent. Consumul static este
dependent de temperatur, n tehnologia CMOS cu substrat de siliciu dublndu-se la
fiecare 10 K. Consumul dinamic nsumeaz celelalte dou componente ale
consumului general. Pe de o parte, n timpul tranziiilor logice, exist un interval de
timp n care ambele tranzistoare snt deschise i prin ele trece un puls de curent de la
V
DD
la GND. Rezult un consum suplimentar proporional cu frecvena de lucru. Pe de
alt parte, tranziiile ncarc i descarc capacitile reelei, ceea ce nseamn nc un
89
Fig. 8.36. Schema de principiu a
porii MMP 106.
Fig. 8.36. Schema de principiu a unui
comutator analogic.
Fig. 8.37. Schema de
principiu a inversorului
CMOS elementar.
Fig. 8.38. Schema de
principiu a unei pori
NAND CMOS.
Fig. 8.40. Schema de principiu a
unei pori de transmisie CMOS.
Fig. 8.41. Schema de principiu a
unui repetor MOS tip three-state.
Fig. 7.42. Schema funcional a
unui operator MOS cu buffer.
Fig. 7.43. Caracteristica de
transfer a operatorilor MOS cu si
fr buffer
Fig. 8.44. Schema de principiu
a unei pori NAND CMOS
simplificat.
Fig. 8.45. Schema de principiu
a unei pori NOR CMOS
simplificat.
consum suplimentar. Pentru schemele simple nu se pun probleme, dar n circuitele
LSI, acest consum poate deveni important. Porile NAND (figura 8.38) i NOR
(figura 8.39) snt realizate prin combinaii inversoare. Fiecare intrare comand o
pereche de tranzistoare conectate n serie, ca n inversor (T1, T2 respectiv T3, T4),
deschiznd unul din ele i blocndu-1 pe cellalt. La rndul lor, tranzistoarele de
acelai tip formeaz mpreun dou scheme logice cu funciile I i SAU (T1, T2
respectiv T3, T4), conectate n serie pe traseul de alimentare. Dac schema SAU se
afl conectat la V
DD
i schema I la V
SS
(GND), operatorul obinut este de tip NAND.
Dac spre V
DD
se conecteaz schema I, iar schema SAU se conecteaz spre V
SS
se
obine operatorul NOR. Simetria schemei permite schimbarea cu uurin a logicii
(pozitive ori negative) sau a potenialului de referina (V
DD
sau V
SS
)
Un operator funcional des utilizat n circuitele logice CMOS este poarta de
transmisie CMOS. Aceasta funcioneaz ca un ntreruptor analogic bilateral. O
schem de principiu pentru o poart de transmisie este dat n figura 7.40. Semnalul
de intrare aplicat la borna x trece sau nu spre ieirea y n funcie de starea de conducie
a tranzistoarelor T1 i T2. Comanda de deschidere se aplic prin borna CE
tranzistorului T2 i, dup o inversare realizat de T3, T4, tranzistorului T1. Acest mod
de comand este necesar deoarece T1, T3 snt tranzistoare complementare.
Conectarea circuitelor integrate CMOS n sisteme cu magistrale este nlesnit
de existena, ca i n alte familii de circuite integrate logice, a circuitelor tip three-
state. O schem principial pentru un repetor three-state este prezentat n figura 7.41.
ieirea y poate fi legat la o magistral, de oarece ea poate fi izolat prin blocarea
ambelor tranzistoare de ieire. Blocarea se realizeaz aplicnd porii tranzistorului T1
tensiune de nivel 1
L
iar porii tranzistorului T2 tensiune de nivel 0
L
. Schema logic
combinaional realizeaz aceasta cnd pe intrarea se aplic o comanda de nivel 1
L
,
indiferent de valoarea semnalului de intrare x. Dac intrarea este conectat la nivel
0
L
, porile tranzistoarelor T1 i T2 primesc acelai semnal, unul dintre ele se deschide
i valoarea logic a intrrii x este transferat la ieirea y.
90
Fig. 8.37. Schema de
principiu a inversorului
CMOS elementar.
Fig. 8.38. Schema de
principiu a unei pori
NAND CMOS.
Fig. 8.39. Schema de
principiu a unei pori NOR
CMOS.
Fig. 8.40. Schema de principiu a
unei pori de transmisie CMOS.
Fig. 8.41. Schema de principiu a
unui repetor MOS tip three-state.
Fig. 7.42. Schema funcional a
unui operator MOS cu buffer.
Fig. 7.43. Caracteristica de
transfer a operatorilor MOS cu si
fr buffer
Fig. 8.44. Schema de principiu
a unei pori NAND CMOS
simplificat.
Fig. 8.45. Schema de principiu
a unei pori NOR CMOS
simplificat.
Fig. 8. 46. Schema de principiu a
circuitului 4049 (seria CMOS 4000B).
Fig. 8.47. Schema funcional a
unui operator CMOS open-drain.
Fig. 8.48. Schema de principiu a
circuitului 4009 (seria CMOS4000B).
Fig. 8.49. Schema de principiu a
circuitului 4 010 (seria CMOS 4 000 B).
CE
CE
Pornind de la structurile de baz prezentate anterior, s-au realizat un numr mare de
variante concrete de circuite integrate logice CMOS. Astfel, cea mai rspndit
familie CMOS, 4000B, este aproape n ntregime prevzut cu buffere. Adugarea
unui etaj buffer la ieirea unui operator logic, avnd o funcie logic oarecare (figura
8.42), cu preul unei scderi a vitezei de lucru, mbuntete caracteristica de transfer
a circuitului, lucru necesar mai ales la porile de interfa ale circuitelor. mbuntirea
introdus este explicitat n figura 8.43. De regul, etajul buffer este reprezentat, dup
cum se vede n schem, de doua. inversoare adugate succesiv ieirii logice a
operatorului. Porile cu buffer ocup o arie mai mare i n consecin se utilizeaz cu
precdere atunci cnd este disponibil o arie de chip suficient, adic la nivele de
integrare SSI i MSI. Uneori ns este necesar reducerea ariei ocupate i atunci se
adopt scheme pe ct posibil mai simple. n figura 8.44 este dat schema unui operator
NAND simplificat, iar n figura 8.45 a unui operator NOR. Schemele snt similare
celor realizate monocanal i, din cauza strii de conducie permanent a tranzistorului
T3, se pierde avantajul principal al circuitelor CMOS, consumul redus. Economia de
arie, mai exact, de tranzistoare, crete de Ia 25% la operatorul cu dou intrri, spre
50% pentru cazul n care acesta are mai multe intrri.
Seria de circuite integrate logice 4 000 B ofer posibiliti speciale pentru
realizarea de scheme coninnd componente logice de standard diferit. De exemplu,
circuitele 4 049 i 4 050 (existente i n seria MMC) lucreaz cu un curent de ieire
mare (< + 3,2 mA) i cu tensiune de intrare mai mare dect cea de alimentare. Ele au
fost concepute n principal pentru realizarea interfarii CMOS-TTL (DTL). Schema
de principiu a circuitului 4 049 este prezentat n figura 8.46. In aplicaiile tipice,
tensiunea de alimentare V
DD
este aceeai cu aceea a circuitului comandat (5 V pentru
circuite TTL), n timp ce pe intrare se pot aplica tensiuni pn la 15 V. Are loc astfel o
restrngere a intervalului de definire a nivelelor logice. Funcionarea schemei nu
prezint particulariti deosebite. Circuitul 4 050 este identic, avnd un etaj inversor
suplimentar, astfel ca s realizeze funcia logic direct (nu de in-versor, ca
precedentul circuit).
91
Fig. 7.42. Schema funcional a
unui operator MOS cu buffer.
Fig. 7.43. Caracteristica de
transfer a operatorilor MOS cu si
fr buffer
Fig. 8.44. Schema de principiu
a unei pori NAND CMOS
simplificat.
Fig. 8.45. Schema de principiu
a unei pori NOR CMOS
simplificat.
Fig. 8. 46. Schema de principiu a
circuitului 4049 (seria CMOS 4000B).
Fig. 8.47. Schema funcional a
unui operator CMOS open-drain.
Fig. 8.48. Schema de principiu a
circuitului 4009 (seria CMOS4000B).
Fig. 8.49. Schema de principiu a
circuitului 4 010 (seria CMOS 4 000 B).
Fig. 8.50. Schema de principiu a unui
operator OR DOMINO CMOS.
Fig. 8.51. Circuit de protecie antistatic
pentru un operator logic CMOS.
Asemenea familiei TTL i familia CMOS dispune de circuite cu ieirea n gol.
Spre exemplu, n seria 4 000 B exist operatorul open-drain 40 107 (prezent i n
varianta MMC). Schema funcional a unui operator open-drain este prezentat n
figura 8.48. Ea conine o reea logic care realizeaz funcia logic f i un tranzistor de
ieire To de curent mare (tipic 132 mA). Destinaia i modul de utilizare snt similare
circuitelor open-collector din familia TTL, cu deosebirea ca, avnd posibilitatea s
lucreze la cureni mai mari, circuitele open-drain pot fi folosite direct n automatizri
(de exemplu la comanda tiristoarelor). Translaia de nivel logic, de la CMOS
alimentat la 15 V, la TTL sau CMOS alimentat la 5 V, se poate lesne realiza utiliznd
circuitele cu dubl alimentare ale seriei 4 000, de exemplu 4 009 (figura 8.48) i 4 010
(figura 8.49). Dup cum se observ din schem, primul operator este i in-versor.
Borna de alimentare V
DD
se conecteaz mpreun cu alimentarea circuitului de intrare
n interfa, n timp ce borna V
CC
se leag la alimentarea celui de ieire.
Ca i circuitele monocanal, circuitele CMOS au variante dinamice, unele din ele
asemntoare cu cele dinti. 0 structur dinamic deosebit o reprezint cea cunoscut
sub numele de Domino CMOS (figura 8.50). Funcia logic o asigur grupul de
tranzistoare T3, T4. In cazul ales, funcia implementat este SAU, dar poate fi aleas
orice alt funcie. Tranzistoarele T1 i T2 snt comandate cu un semnal de tact, , care
le deschide i le blocheaz alternativ. Cnd T1 este deschis, capacitatea C se ncarc la
un nivel apropiat de V
DD
. n acest timp, T2 este nchis, blocnd traseul de descrcare a
capacitii. Cnd se inverseaz tactul , T1 se nchide, iar T2 se deschide. Dac
grupul logic (T3, T4 n acest caz) asigur un traseu deschis, capacitatea C se descarc
prin el i T2. Dac nu, capacitatea C rmne ncrcat. Tensiunea de pe capacitate se
aplic la intrarea inversorului realizat pe tranzistoarele T5, T6, care formeaz etajul de
ieire. In acest mod, ieirea va furniza 0
L
pe durata deschiderii lui T1 i valoarea
92
Fig. 8.48. Schema de principiu a
circuitului 4009 (seria CMOS4000B).
Fig. 8.49. Schema de principiu a
circuitului 4 010 (seria CMOS 4 000 B).
Fig. 8.50. Schema de principiu a unui
operator OR DOMINO CMOS.
Fig. 8.51. Circuit de protecie antistatic
pentru un operator logic CMOS.
corespunztoare funciei implementate pe durata blocrii lui. Interconectnd pori de
acest tip i acionndu-le cu acelai semnal de tact, schema va funciona sincron cu
dou perioade, una de ncrcare a capacitilor i una de realizare a funciilor logice.
Deoarece tranzistoarele se comand n tensiune, capacitile pot avea valori
mici, practic utilizndu-se capacitatea parazit a reelei de inter-conectare.
O caracteristic specific circuitelor MOS In general const n impedana de
intrare mare, datorat izolrii porii. Comanda n tensiune reprezint un avantaj
important dar necesit i luarea unor msuri speciale de protecie. Exist pericolul
ncrcrii electrostatice a porilor la tensiuni mari, de ordinul kilovolilor sau zecilor
de kilovoli, tensiuni care pot conduce la strpungerea dispozitivelor. Pentru a evita
distrugerea circuitelor pe aceast calc, se utilizeaz dou metode. Prima se refer la
condiiile de pstrare i manipulare a circuitelor. Pe timpul depozitrii, circuitele se
pstreaz cu pinii n scurtcircuit, cutiile fiind metalice sau din materiale plastice
antistatice. Msurile merg pn la descrcarea electrostatic a personalului care
monteaz circuitele, prin brri metalice de mpmntare legate la mini.
Marea majoritate a circuitelor CMOS folosesc reele interne de protecie la
ncrcarea electrostatic. O reea complet de protecie este prezentat n figura 8.51.
Intrarea i ieirea operatorului cu funcia logic f, x' respectiv y', snt legate la exterior
prin reelele de protecie. Diodele D1 au tensiuni de strpungere de circa 50 V, iar
diodele D2, de circa 25 V. Capacitatea de reea i poart (n schema figurat exterior,
C) nu se poate ncrca la tensiuni periculoase datorit traseelor de descrcare asigurate
de diode. n acelai timp, aceste diode mpreun cu dioda D3 (Zener) asigur circuitul
cnd nu snt cuplate sursele de alimentare i mpotriva conectrii greite (nu admite pe
circuit tensiuni peste valorile limit absolut) sau depirii tensiunii inferioare de
intrare admise. Fizic, prima diod, D1 mpreun cu rezistorul, R, au o structur
comun distribuit i ndeplinesc i rolul de atenuator al reflexiilor pe linie. O
structur asemntoare se amplaseaz uneori i pe ieire.
BIBLIOGRAFIA
1. Dumitru Scheianu. Microelectronica. Editura militar. Bucureti, 1988.
2. .., .. . . " ", 1991.
3. .. . .,
"", 1977.
93
Fig. 8.50. Schema de principiu a unui
operator OR DOMINO CMOS.
Fig. 8.51. Circuit de protecie antistatic
pentru un operator logic CMOS.
4. : .
. / .. , .. , .. ; .
.; . ., 1986
5.. . . .
.:, 1985.
6. ., . : , ,
. .:, 1985.
7. .-. . . . . : , 1982
94