Documente Academic
Documente Profesional
Documente Cultură
CN - Lab12 (5 Files Merged)
CN - Lab12 (5 Files Merged)
12.1. a. Introducere
Circuitele PLL (Phase Locked Loop) sau buclele cu calare pe fază prelucrează semnale
alternative, având largi aplicaţii în telemetrie sau telecomunicaţii. Se utilizează ca demodulatoare
pentru semnale modulate în frecvenţă (MF), în sinteza frecvenţelor, la sincronizare la transmiterea
datelor, codarea şi decodarea telemetrică, stabilizarea frecvenţelor, filtrarea zgomotelor etc.
Deşi principiul de funcţionare al PLL este cunoscut de multă vreme în sistemele de
comunicaţie, utilizarea lor a devenit eficientă pentru aplicaţiile de uz general abia după ce progresele
în tehnologia integrată au permis realizarea lor monolitică. Ele apar astăzi ca module universale,
caracteristice circuitelor de prelucrare a fecvenţei.
Bucla PLL poate fi privită ca un sistem de reglaj automat al frecvenţei f2 a uni semnal generat
de un oscilator (Fig. 15.1.1.). Această frecvenţă trebuie să rămână egală cu valoarea prescrisă f1,
indiferent de perturbaţiile p care acţionează în sistem: zgomote externe, variaţia parametrilor
generatorului sub influenţa temperaturii sau a tensiunii de alimentare etc. Orice modificare a
frecvenţei f2 faţă de valoarea f1 este transmisă prin reacţie negativă la intrare. Eroarea e = f1 - f2
furnizată de elementul de comparaţie Ceste prelucrată după o anumită lege f2(e), până la atingerea
frecvenţei f1. În acest moment se spune că sistemul a captat frecvenţa f1, sau s-a prins pe această
frecvenţă. Mai mult, captarea frecvenţei f1 este însoţită de sincronizarea celor două semnale, cel
generat în buclă şi cel aplicat la intrare. În momentul atingerii regimului staţionar caracterizat de
f2=f1, defazajul între cele două semnale rămâne constant, cu alte cuvinte, semnalele sunt calate pe
fază.
Pentru a realiza un circuit PLL este nevoie deci de un element de comparaţie pentru
frecvenţele celor două semnale (s2 - de ieşire şi s1 - de intrare) şi de un oscilator comandat, capabil să-
şi modifice frecvenţa în funcţie de semnalul de eroare furnizat de comparator.
În caz că f1 şi f2 sunt suficient de apropiate, frecvenţele celor două armonici sunt destul de
îndepărtate:
f1-f2 < fT < f1+f2 (15.1.2)
astfel ca armonica utilă având frecvenţa e = f 1-f2 poate fi uşor separată de un filtru trece-jos (FTJ) cu
bandă de trecere fT.
Ca urmare, compararea a două frecvenţe poate fi realizată cu un circuit multiplicator, urmat de
un FTJ (Fig. 15.1.2). Acelaşi raţionament este valabil şi în cazul că unul sau ambele semnale sunt
dreptunghiulare. Produsul lor conţine o armonică de joasă frecvenţă (jf) egală cu diferenţa
frecvenţelor fundamentale.
FTJ având răspunsul de frecvenţă F(j) va reţine doar armonica de joasă frecvenţă, iar
semnalul la ieşirea sa va avea forma:
v 0 t
K
V1 V2 F j 2 cos 2 t (15.1.3)
1 1
iar informaţia asupra erorii se pierde, deoarece armonica este suprimată complet de FTJ, v0
rezultând de valoare neglijabilă.
În cazul frecvenţelor suficient de apropiate, v0 acţionează asupra oscilatorului, modificându-I
frecvenţa f2, până la sincronism, când f2 = f1 şi = ct. Din acest moment , semnalul de eroare (3)
rămâne constant, conform relaţiei :
v0 K V1 V2 F0 cos KD cos K D sin (15.1.5)
Observaţie: Sensibilitatea reprezintă panta caracteristicii v0( ) pentru variaţii mici ale unghiului de
eroare, când
v0 KD (15.1.6)
Aşa cum se va vedea în continuare, de cele mai multe ori comparatoarele de fază din CI PLL
asigură dependenţa liniară (15.1.6) pe întreg intervalul + de variaţie al unghiului (Fig. 15.1. 4)
Generatorul semnalului s2 este un oscilator comandat în tensiune (OCT). Acesta este comandat
de către semnalul de eroare v0. Pentru v0 = 0, OCT oscilează cu frecvenţa oscilaţiilor libere fosc =
osc/2 Apariţia semnalului s2 în jurul pulsaţiei libere, până la anularea erorii
1-2, când
1 = osc + K0 v0 (15.1.7)
În expresia de mai sus K0 reprezintă sensibilitatea OCT [rad/sV].
Fig 15.1.3. Schema bloc a unui circuit PLL privit Fig. 15.1.4. Formele de variaţie
posibile ca sistem de reglaj automat al frecveţei pentru semnalul de eroare
Schema bloc a circuitului PLL astfel conceput este prezentată în Fig. 15.1.3.. Circuitul este
neliniar, dificil de analizat pentru cazul general. Parametrii şi caracteristicile sale experimentale sau
liniarizările în jurul punctelor sale de funcţionare permit caracterizarea suficientă a acestor circuite în
scopul utilizării lor corespunzătoare şi a sintezei corecte a circuitelor aferente.
12.1.c. Bucla PLL în regim staţionar sincron
În cazul când f1 este suficient de apropiată de frecvenţa liberă fosc, reacţia negativă permite
captarea frecvenţei f1 la ieşire, adică modificarea frecvenţei OCT până la valoarea f2=f1. Circuitul
sincronizat pe frecvenţa prescrisă va fi caracterizat simultan de relaţiile (15.1.5) şi (15.1.7), adică
1 = 2 = osc + K0 KD cos (15.1.8)
Schimbarea frecvenţei la intrare este sesizată de către v0 care comandă modificarea frecvenţei
OCT până la stabilirea egalităţii f1 = f1 fosc. Defazajul semnalelor s1 şi s2 se modifică corespunzător
îndepărtându-se de valoarea centrală pipe2.
Pentru a putea caracteriza posibilitatea urmăririi frecvenţei de către bucla PLL aflată la
sincronism, se defineşte banda de urmărire Bu:
- banda de urmărire Bu este domeniul frecvenţelor în jurul frecvenţei centrale fosc în care sistemul PLL
poate menţine sincronismul cu semnalul de intrare.
Valoarea benzii de urmărire este dată de valoarea maximă a expresiei (15.1.9), adică de
condiţia de cos t = 1, pentru f1 = fu:
Bu 1
2ff K K (15.1.10)
u osc
0 D
Se recomandă ca valoarea semnalului de intrare să fie mai mare decât o anumită valoare
specificată în datele de catalog (pentru semnale mici de intrare banda de urmărire se îngustează şi se
poate pierde sincronismul).
În cazul când f1 diferă mult de fosc, armonicele de la ieşirea multiplicatorului sunt suprimate în
întregime de FTJ, iar tensiunea de eroare v0 este nulă, OCT oscilând pe frecvenţa proprie fosc.
Pentru a putea intra în sincronism, ar trebui ca oscilatorul să poată oscila pe frecvenţa f2 = f1.
Pentru aceasta el are nevoie de o tensiune de comandă conform relaţiei
v0OCT 1 osc
K0
având valori cu mult mai mari cu cât 1 este mai independent de osc. Această tensiune trebuie
furnizată de FTJ (v0).
Micşorarea distanţei 1-osc permite atingerea limitei pentru care v0 = v0 OCT, adică pentru care
bucla PLL poate căpăta frecvenţa f1.
În acest sens se defineşte banda de captare Bc:
- banda de captare Bc este domeniul frecvenţelor în jurul frecvenţei centrale fosc, pentru bucla PLL
poate intra în sincronism cu semnalul de intrare.
Neliniaritatea sistemului nu permite calculul exact al benzii de captură. Un calcul acoperitor
(pornind de la condiţia v0M = v0OCT, pentru f1 = fc) conduce la
F j c Bu F j
Bc 2 f f KK (15.1.11)
c osc 0 D
c
unde s-a notat cu c 2 fc fosc
În cazul procesului de urmărire regimul tranzitoriu trebuie să fie cât mai scurt, dar suficient de
lin. Oscilaţiile prea mari ale frecvenţei în jurul valorii de referinţă pot duce uşor la ieşirea din
sincronism, prin depăşirea benzii de urmărire. De aceea parametrii buclei trebuie aleşi încât să
asigure o variaţie a unghiului de eroare în limita i şi un compromis între abaterea maximă în
regim tranzitoriu şi timpul de repaus. Comportarea buclei PLL în regim tranzitoriu se poate studia
considerând modelul simplificat liniarizat (Fig.15.1.6)
Funcţia de transfer a buclei PLL va fi de forma
H s
K A F (15.1.12)
s
s K A F s
unde KA este amplificarea buclei iar F(s) funcţia de transfer a FTJ.
Fig. 12.1.7. Configuraţii de FTJ, caracteristicile lor de frecvenţă şi
caracteristicile de frecvenţă ale buclei PLL având aceste FTJ.
s2
2z
s1
n n
iar pentru filtrul din Fig. 15.1.7.b. n (unde = KD )
KA
R1 C R 2 C KA K0
Pulsaţia naturală 0 caracterizează atât banda de trecere a buclei PLL calate cât şi durata
regimului tranzitoriu, invers proporţională cu aceasta. Valoarea aproximativă a timpului de captură
1 osc 2
este t , unde z este coeficientul de amortizare a filtrului, valoarea sa optimă fiind
c
2zn
0,707.
Banda de trecere fn n (a buclei PLL) indică variaţiile de frecvenţă în jurul frecvenţei
2
staţionare, admise de bucla PLL. Dacă sincronizarea se face pe frecvenţa f, semnalele având
frecvenţa mai mare ca valoarea f+fn vor fi suprimate. Aceasta permite separarea semnalului util de
zgomote sau alte semnale nedorite. Micşorarea exagerată a benzii de trecere fn în scopul măririi
imunităţii la zgomote, măreşte însă timpul de stabilire atât în procesul de urmărire, cât şi în cel de
captură. Parametrii 0 şi z sunt direct determinaţi de FTJ utilizat.
Aşa cum s-a arătat, tensiunea de eroare v0 se modifică odată cu variaţia frecvenţei f1, la intrare.
Dacă semnalul s1 este modulat în frecvenţă, v0 va urmări variaţiile semnalului modulator.
Dacă m(t) este semnalul modulator, frecvenţa semnalului de intrare va fi
f1 fosc f m (15.1.13)
t
f fiind deviaţia de frecvenţă faţă de frecvenţa centrală fosc. Ştiind că semnalul eroare este de
forma (7)
v0 2 osc
(15.1.14)
K0
şi că la sincronism 2 = 1, rezultă că:
2 f1 fosc 2 f m t
v0 K (15.1.15)
K
0 0
Prin urmare în bucla PLL calată, semnalul de eroare v0 care apare la ieşirea FTJ este proporţional cu
semnalul modulator m(t). De aici rezultă posibilitatea utilizării buclei ca demodulator pentru semnale
MF, conform schemei bloc reprezentate în Fig. 15.1.8.
Fig. 15.1.8 . Schema bloc a buclei PLL utilizată ca demodulator
pentru semnale MF.
Influenţa zgomotelor.
Zgomotele alterează atât amplitudinea cât ş faza semnalelor utile şi sunt echivalente unor
semnale n(t) aleatoare care modulează semnalul
de intrare în amplitudine şi frecvenţă:
t
s1 t V1 1 n1 t cos osc t m q dq n t (15.1.16)
0
2
15.1.g. Concluzii
Captarea frecvenţei f1 a semnalului de intrare se poate face în limitele de captură Bc, dacă
2 f1 f Bc
osc
În caz contrar trebuie luate măsuri de micşorare a distanţei între f1 şi frecvenţa oscilaţiei libere
fosc a OCT, prin
- modificarea frecvenţei semnalului de intrare
- modificarea frecvenţei libere a OCT.
Odată sincronizat, semnalul generat de OCT urmăreşte variaţiile de frecvenţă ale semnalului de
intrare atât timp cât aceste variaţii sunt cuprinse în limitele benzii de urmărire Bu, adică
2 f1 f Bc
osc
Depăşirea benzii de urmărire duce la ieşirea din sincronism, iar resincronizarea sistemului se
face în banda de captură
Bc < Bu
În regim staţionar sincron frecvenţa f2 a semnalului generat de OCT este egală cu frecvenţa f1 a
semnalului de intrare. Defazajul al acestor semnale depinde de f1 şi de parametrii buclei PLL. La
sincronizare pe frecvenţa centrală fosc, defazajul între cele două semnale este de . Pentru ca
semnalele să poată să rămână calate, trebuie să rămână în limitele 0 şi . În literatura de specialitate
se ia frecvent în considerare unghiul de eroare = (/2) - , unghi care trebuie să fie cuprins între /2
pentru păstrarea sincronismului.
Parametrii buclei PLL se aleg în funcţie de aplicaţia concretă a circuitului, căutând să se asigure
performanţele statice şi dinamice dorite. Circuitul PLL se utilizează în două direcţii fundamentale.
Circuitul PLL de tip E 565, de producţie românească, prelucrează semnale având frecvenţa
de până la 500 kHz. Schema bloc este prezentă în Fig. 15.2.1. şi conţine comparatorul de fază CP,
amplificatorul A cu reţeaua R1C având rol de FTJ şi oscilatorul comandat în tensiune OCT. Tipul
FTJ şi parametrii săi depind de componentele C sau R 2C conectate la terminalul 7, iar frecvenţa
liberă a OCT se fixează cu R0 şi C0 la terminalele 8 şi 9. Ieşirea circuitului este la terminalul 4 sau 4,
după cum acesta joacă rol de filtru urmăritor de bandă îngustă sau demodulator MF.
Fig. 15.2.1. Schema bloc a circuitului PLL E 565 (a) şi
posibilitatea de alimentare (b- cu două surse, c - cu o
sursă)
Alimentarea se face în c.c. de la două surse (Fig. 15.2.1.b) sau de la o sursă (Fig. 15.2.1.c).
Etajul diferenţial de intrare al CP necesită o polarizare în c.c. care se realizează conectând
rezistenţele R la bornele de intrare şi la potenţialul median de alimentare. Tensiunea de alimentare
simetrică poate fi cuprinsă în limitele 5 V - 12 V
Aplicaţiile circuitului E 565 (vezi Fig. 15.3.1.) rezultă din posibilităţile de prezentare pentru
cazul general:
- demodulator MF
- decodificator FSK (Frequency Shift Keying)
- sinteze frecvenţelor prin divizare sau multiplicare
- convertor frecvenţă-tensiune
Valori limită:
Tensiunea de alimentare 12V (terminalele 10,1)
Tensiunea diferenţială la intrare 1 V (terminalele 2,3)
Puterea disipată 500 mW
Parametrii electrici pentru tensiunea de alimentare
CP: Nivelul minim al semnalului de intrare pentru funcţionarea în limitele 100
mV Valoarea tensiunii de ieşire de mod comun 4,5V
Tendinţa de dezechilibru (între terminale 6 şi 7) 100 mV
Tensiunea de referinţă de c.c. (terminalul 6) 0,88 Vcc
Stabilitatea CP KD = 0,68 V/rad
OCT: Semnal dreptunghiular (terminal 4) 5,4V v-v
Semnal triunghiular (terminal 9) 2,4 Vv-v
Frecvenţa oscilaţiei libere fosc = 1/(3,7 R0 C0)
frecvenţa maximă de lucru 500 kHz
Sensibilitatea OCT K0 = 4,1 rad/secV
Performanţele circuitului în bucla închisă:
Câştigul static Al buclei KA = 2,8 fosc [sec -1].
Amplitudinea semnalului demodulat pentru o deviaţie de 10% este de 800mV
Pentru o tensiune de alimentare oarecare VA sunt valabile relaţiile:
KA 33,6 fosc / VA
Pentru mărirea stabilităţii buclei se recomandă plasarea unui condensator de 1 nF între bornele 6 şi 7.
12.3.
Desfăşurarea lucrării
15.4. Întrebări
Bibliografie
Repeanu R. ş.a. - Circuite integrate analogice, catalog Ed. tehnică, Bucureşti, 1983
Simion E. ş.a. - Montaje electronice cu circuite integrate analogice, Ed. Dacia,
Îndrumar de laborator
11.1. a. Introducere
FC
R
CM
OMON
O SC O UT
ASTABLE
Log ica de control a astabilului C ontrolul retrigg erãrii RET C 1
R 2 VDD
ASTABLE
R-C COMMON 3 OSCILATO R OUT
ASTABLE 4 RETRIG G ER
Astabil
ASTABLE 5 Q
Q
Q
-TRIG GER 6 9 EXTRESET
- TRIGG ER
Log ica de control a monostabilului VSS 7 8 + TRIG G ER
Divizor de frecventã
+ TRIGG ER -2 Q
RESET
Schema bloc a circuitului
VDD
R1 R2
D Q
CL B1 C1
CL
R2
ASTABLE 4
ASTABLE OSC OUT 3
5
VSS Q 10
S S
D QD Q D Q
B2 B3 B4
CL CL CL Q 11
Q Q
CL CL R1 CL R
R R2
EXTERNAL
RESET
9
RETRIG GER
Fig. 11.1.2. Schema logică a circuitului
Circuitul funcţionează în modul astabil dacă intrarea ASTABLE este "1" logic sau
ASTABLE este în "0" logic. În caz contrar, ASTABLE în "0" şi ASTABLE în "1", astabilul este
inhibat şi nu oscilează. Cele două semnale permit comanda START-STOP pe nivel "0" sau "1"
după necesităţi.
În modul de lucru monostabil, circuitul poate fi triggerat ( declanşat) pe frontul pozitiv al
impulsului aplicat pe intrarea + TRIGGER, dacă se menţine -TRIGGER în "0" logic. De
ademenea, el poate fi triggerat pe frontul negativ al impulsului aplicat pe intrarea -TRIGGER ,
dacă +TRIGGER este menţinut pe "1" logic. Monostabilul este comandat pe front şi impulsurile
de intrare pot avea orice durată relativ la impulsurile de ieşire.
Circuitul poate funcţiona ca circuit retriggerabil, dar comandat numai de frontul pozitiv al
unui semnal aplicat simultan pe intrările RETRIGGER şi +TRIGGER. În acest fel ieşirea va
rămâne în "1" atât timp cât perioada impulsurilor de intrare este mai mică decât perioada
determinată de componentele R, C. (vezi diagrama formelor de undă).
Un nivel "1" aplicat pe intrarea EXTERNAL RESET aduce ieşirile Q şi OSCILLATOR
OUT în "0" şi Q în "1". Pentru a nu permite apariţia unui impuls parazit la ieşire, la cuplarea
sursei de alimentare se va menţine un nivel logic "1" pe intrarea EXTERNAL RESET (vezi Fig.
11.1.3)
+Ec + Ec
R 1M
C
0,05 F
Pinul 9
R 1M C Pinul 9
D4047B CD4047B
C
0,05 F
Pentru funcţionarea circuitului într-un anumit mod conexiunile se vor face conform
tabelului de mai jos:
* Impulsul de intrare la intrarea RESET a numărătorului extern, ieşirea numărătorului la terminalul 4. În toate
cazurile se adaugă din exterior componente R, C între terminalele 1,2, şi 3.
UA
UA UB
12 34 5
T1 T2
C
UC R Ec + UT
UC Ec
UT UT
UT- Ec
UB
a) b)
Ec Ut
iar TA = T1 + T2
Ut este tensiunea de tranziţie a cărei valoare variază de la un circuit la altul între 33% şi
67% din valoarea tensiunii de alimentarea. Mai jos sunt date valorile TA pentru valoarea minimă,
tipică şi maximă a tensiunii de tranziţie:
termina l
13 t1 t2 t1 t2
termina l t1 t2 t1 t2
13
te rmina l tA /2 tA /2
10 tA
tM tM
tA te rmina l
10
Variaţia maximă a perioadei faţă de valoarea tipică este de +5%. Perioada semnalului
generat variază de asemenea cu tensiunea de alimentare şi cu temperatura.
Având în vedere dispersia parametrului Ut, se obţine prin calcul o abatere de +9,3%.
Temporizarea depinde de asemenea de tensiunea de alimentare şi temperatură.
T(R,C )
T(R,C
) T(R,C )
Durata impulsului de ieşire poate fi mărită dacă se utilizează un numărător extern care
numără impulsurile de ieşirea astabilului şi comandă oprirea lui după un număr determinat de
perioade. Redeclanşarea sa se face prin resetarea numărătorului (vezi Fig. 11.1.7)
AST
CK 14
15
Q
În starea de repaus puterea disipată depinde doar de curenţii reziduali. Cea mai mare parte
a consumului de putere în regim dinamic revine componentelor externe:
- în mod astabil:
P = 4 C Ec2 f , f - frecvenţa de ieşire Q şi /Q
- în modul monostabil:
P = (2,9 C Ec2 k) / T
T - perioada semnalului la ieşirile Q şi /Q
k - factorul de umplere.
Cu cât tensiunea şi frecvenţa vor fi mai mici cu atât valorile calculate vor fi mai apropiate
de realitate. Puterea disipată nu depinde de valoarea rezistenţei R, dar depinde de valoarea
capacităţii C.
11.1. g. Recomandări pentru alegerea componentelor externe R şi C
Condensatorul folosit trebuie să aibă pierderi mici şi să nu fie polarizat. Deşi circuitul
oscilează pentru orice valoare a rezistenţei şi capacităţii, condensatorul trebuie să aibă o valoare
mult mai mare decât capacităţile parazite din montaj. Se recomandă capacităţi de cel puţin 100 pF
pentru modul astabil şi cel puţin 1000 pF pentru modul monostabil, valoarea superioară nefiind
limitată; pentru rezistor se recomandă valori cuprinse între 10 KOhmi şi 1Mohm.
IN914
VIN
+ TRQ
Circuitul 4047 funcţionează dacă
M M C 4047 impulsurile de comandă sunt de cel puţin 500
ns pentru Ec=5V şi respectiv 200 ns pentru
Ec=12V.
Cu circuitul din figură se obţine o
comandă sigură pentru impulsuri de comandă
Fig. 11.1.8 Schema propusă în cazul de cel puţin 29 ns.
unor impulsuri de comandă scurte
11.2. Întrebări
+ TR
UG
UA
UB,UD
UC
+ 2Ec
Ec + UT
+Ec
+ UT
0
T1 UT-Ec
T2
Q1
Q2
Q3
Q4
TM
R C Q
T1 +T2 T1 + T2
231
4,5,6,1413 OSC Q OSC
+E C Q T1 T2
10
C D4047B TA
11
7,8,9,12
Ec + UT UT
PIN 3 UT-Ec
a) Sc hemã logic ã
b) Forme le de undã
Astabil comandat pe "1" logic
R C
E 2 31
OSC Q
5 13 E
Q
10
C D4047B 11
7,8,9,12
OSC
+EC
E 2 3 1
OSC Q
4 13 E
Q
C D4047B 10
11
5,7,8,9,12 OSC
+EC
10.1.a. Introducere
600
4k 4k 4k 1,4 k 2k D1 1,2 k
T4 2k
T6
A C D 4k
A1 1
T11 T10 T14 H
D4
E T2 K T5
T3 C
T12 T13 T15 70
A2
T7 T8
D3
D5 270 1k
B
4k Ec
D2
T1 4k
Ec T9
130 4k
1,6 k
1,6 k 4k
T22 T18
T17
T21
Q T20 T16
T23 T19
1,1 k1,1 k
Din tabelă se observă la comanda pe intrarea (L->H) cel puţin o intrare A 1 sau A2 trebuie
să rămână în starea jos (L).
Se va considera pentru început posibilitatea comenzii C.B.M. integrat pe intrarea B.
Pentru aceasta în starea stabilă este necesar ca A1 sau A2 sau ambele intrări A1 şi A2 să fie pe “0”
logic (L), iar până la aplicarea frontului anterior al impulsului pe intrarea B şi această intrare să
fie pe “0” logic (L).
A1 A2 B
L X LH
X L LH
HL H H
H HL H
În felul acesta ambele intrări ale tranzistorului T14 sunt pe “1” logic (colectorul lui T13
blocat şi Q=1), determinând pentru acest tranzistor regim activ invers şi deci T15 se saturează.
Pentru situaţia considerată condesatorul C1 se încarcă rapid pe circuitul: +Vcc, T6 saturat,
rezistenţa de 70, joncţiunea bază-emitor a lui T8 saturat masă. În momentul în care potenţialul
emitorului lui T6 depăşeşte nivelul VCC - VBE(T6) sat acesta se blochează, încărcarea condesatorului C1
continuând prin rezistorul de 600 până ce tensiunea la bornele acestuia atinge valoarea VCC -
VBE(T8) sat VCC, cu polaritatea indicată în figură, adică:
UC(0) VCC (10.1.1)
Aceasta este starea stabilă a C.B.M., stare care se menţine un timp nelimitat, dacă nu se
aplică nici o tranziţie JOS-SUS pe intrarea B.
Dacă din această stare se aplică tranziţia JOS-SUS (L H) pe intrarea B (B este pus pe
“1” logic), toate intrările tranzistorului T1 sunt pe “1” logic (colectorul lui T12 blocat, B=1, Q=1 şi
colectorul lui T13 blocat), determinând regim activ invers pentru acesta şi deci saturarea lui T2.
Când intrarea B trece pe “1” logic tranzistorul T 10 rămâne în continuare saturat deoarece
pe o intrare a acestuia se aplică “0” logic de la colectorul lui T15 saturat. În felul acesta T13 rămâne
blocat la trecerea intrării B în starea “1” logic, până când T3 se saturează şi Q devine “0” logic.
Saturarea lui T2 blochează pe T4 şi deci T5 se saturează. Saturarea lui T5 menţine T6
blocat, determinând totodată saturarea lui T7 - Emitorul lui T16 fiind conectat la masă prin
joncţiunea colector-emitor lui T7 saturat, determină saturarea acestuia şi deci blocarea
tranzistoarelor T17 şi T19, adică Q=1. În felul acesta T20 intră în regim invers determinând saturarea
tranzistoarelor T21, T23, adică Q=0.
Aceasta corespunde stării instabile a C.B.M.
Deoarece Q=0 pe întreaga durată a stării instabile, tranzistorul T 1 este menţinut saturat pe
tot acest interval de timp, invalidând orice comandă ulterioară pe intrarea B, menţinând blocat
tranzistorul T2.
Odată cu saturarea lui T7, tensiunea de la bornele condesatorului C1 polarizează invers
joncţiunea bază-emitor a lui T8 blocându-l, determinând astfel regim activ invers pentru T 9 (Q=1,
colectorul lui T8 blocat) şi deci saturarea lui T3.
Deoarece T2 este blocat datorită saturării lui T1 de Q=0, durata stării instabile este
determinată de timpul cât tranzistorul T3 este menţinut saturat, adică de timpul cât T9 este în
regim activ invers datorită blocării tranzistorului T2.
În starea instabilă condesatorul C1 se descarcă pe circuitul: +VCC, R1, joncţiunea colector-
emitor a lui T7 saturat, masă. Dacă această stare ar dura un timp nelimitat, condesatorul C1 s-ar
descărca până la 0 volţi şi apoi s-ar încărca cu polaritate inversă faţă de cea indicată în figură până
la aproximativ VCC, adică:
UC () -VCC (10.1.2.)
Semnul minus din relaţia (10.1.2.) specifică faptul că polaritatea tensiunii la bornele
condesatorului C1 este inversă faţă de polaritatea indicată în figură.
Durata stării instabile este astfel condiţionată de intervalul de timp cât tranzistorul T8 este
menţinut blocat de tensiunea de la bornele condesatorului C1.
Legea de variaţie a tensiunii la bornele acestui condesator se poate scrie uşor, ţinând cont
de relaţiile (10.1.1.) şi (10.1.2):
t t
UC(t) = UC () + [ UC (0) - UC ()
= -VCC +2VCC (10.1.3.)
] C1 1 C11R
eR e
Odată cu saturarea lui T8, tranzistorul T9 se saturează, determinând blocarea lui T3.
Deoarece atât T2 cât şi T3 sunt blocate, tranzistorul T4 se saturează, determinând blocarea
tranzistoarelor T5 şi T7 şi saturarea tranzistorului T6. Se revine astfel la starea stabilă, deoarece
emitorul lui T16 este conectat prin T6 saturat la +VCC determinând regim activ invers pentru acest
tranzistor şi deci T17 şi T19 se saturează determinând Q=0 şi Q=1. Condesatorul C1 se reâncarcă pe
circuitul descris anterior. Dacă condesatorul C1 nu reuşeşte să se încarce la valoare de
aproximativ VCC şi un nou impuls de comandă se aplică pe intrarea B, durata stării instabile devine
mai mică decât cea calculată cu relaţia (10.1.4.), deoarece în calculul acestei durate s-au neglijat
tensiunile pe joncţiunile tranzistoarelor saturate, comparativ cu VCC, neglijări, care nu mai
corespund cazului când condesatorul C1 nu reuşeşte să încarce până la +VCC.
Comanda pe intrarea B se utilizează în cazul unor tranziţii JOS-SUS lente (până la ordinul
1V/s), sau detecţiei de nivel.
Comanda C.B.M. C.D.B.- 4121 se poate realiza şi prin tranziţii SUS-JOS pe intrările A1
sau A2.
Aşa spre exemplu, dacă se presupune B=A2=A1=”1” logic în starea stabilă, tranzistorul T11
intră în regim activ invers, determinând saturarea lui T12. Prin saturarea lui T12 tranzistoarele T10
şiT1 se saturează determinând blocarea tranzistoarelor T13, respectiv T2. Ca şi în cazul comenzii
pe
intrarea B, în starea stabilă T8 este saturat, determinând saturarea lui T9 şi deci blocarea lui T3.
Deoarece atât T2, cât şi t3 sunt blocate, tranzistorul T4 este saturat, determinând astfel blocarea
tranzistoarelor T5 şi T7 şi saturarea tranzistorului T6.
Emitorul lui T16 este conectat la +VCC determinând regim activ invers pentru acesta şi deci
Q=0 şi Q=1. Condesatorul C1 se va încărca cu polaritatea din figură până la aproximativ V CC pe
circuitul: +VCC T6 saturat şi apoi prin rezistenţa de 600, rezistenţa de 70, joncţiunea bază-
emitor a lui T8 saturat, masă.
Aceasta este starea stabilă care se poate menţine un timp nelimitat dacă nu se aplică nici o
tranziţie SUS-JOS pe una din intrările A1 şi A2.
Dacă din această stare se efectuează, de exemplu, tranziţia SUS-JOS pe intrarea A1
(intrările A2 şi B menţinându-se în starea SUS), tranzistorul T11 se saturează, determinând blocarea
tranzistorului T12. În felul acesta toate intrările tranzistorului T1 sunt pe “1” logic (B=1, colectorul
lui T12 blocat, Q=1 şi colectorul lui T13 blocat), determinând regim activ invers pentru T1 şi deci
saturarea lui T2).
Trebuie remarcat faptul că după aplicarea comenzii, T10 se menţine un timp saturat datorită
menţinerii în stare saturată a lui T15.
Intr-adevăr, în starea stabilă tranzistorul T14 este în regim activ invers (pe intrări se aplică
potenţialul colectorul T13 blocat şi Q=1), determinând saturarea lui T15. La aplicarea comenzii pe
A1 tranzistorul T10 se aplică “0” logic de la colectorul lui T15 saturat. Deci tranzistorul T13 se
menţine blocat şi după tranziţia SUS-JOS pe intrarea A1 până când T3 se saturează şi Q devine
“0” logic.
Prin saturarea tranzistorului T2 se asigură blocarea tranzistorului T4 şi deci saturarea
tranzistoarelor T5 şi T7. De aici înainte procesele au loc exact ca la comanda pe intrarea B, toate
concluziile rămânând valabile şi pentru această comandă.
Durata impulsului generat poate fi variată între 40 ns şi 40s, alegând valori potrivite ale
componentelor exterioare C1 şi R1. Fără componente externe durata impulsului generat este tipic
30ns.
Circuitul basculant monostabil integrat CDE-4121 este compensat astfel că stabilitatea
duratei impulsului generat este limitată numai de precizia componentelor exterioare, fiind
independentă de temperatură şi variaţiile tensiunii de alimentare în limitele prescrise în catalog.
Capacitatea externă, C1, se conectează între terminalele 10 (borna plus) şi 11. Pentru a
folosi rezistenţa internă Rt int., (de 2 K), fără a conecta o rezistenţă din exterior se unesc
terminalele 9 cu 14.
În acest caz durata impulsului generat este
Ti = 2000 C1 ln2 1400 C1 [s] ( C1 în F)
Durata impulsului generat nu este în acest caz precisă deoarece rezistenţa internă are o dispersie
destul de mare.
Când se conectează o rezistenţă exterioară între terminalele 9 şi 14, durata stării
cvasistabile este dată de relaţia:
Ti = (R1 + 2000) C1 ln2 [s] (R1 în şi C1 în F).
Nici în acest caz durata stării instabile nu este riguros aceeaşi, de la un exemplar la altul, datorită
dispersiei tehnologice a rezistenţei interioare.
Pentru obţinerea unei durate precis repetabilă a impulsului la ieşire, se conectează o
rezistenţă externă R1 între terminalele 11 şi 14, cu terminalul 9 lăsat în gol, caz în care durata
stării instabile se calculează cu relaţia (10.1.4).
Se recomandă ca valoarea capacităţii exterioare C1, să nu depăşească 100F, iar rezistenţa
exterioară R1, să fie maxim de 40 K.
10.3 Intrebări
ELECTRONICĂ DIGITALĂ
LUCRAREA 5
STUDIUL TRANZISTORULUI BIPOLAR
5. Scopul lucrării
1
Tranzistorul bipolar poate fi privit ca un cuadripol dacă unul dintre
terminalele sale va face parte atât din circuitul de intrare cât şi din cel de ieşire.
De regulă, terminalul respectiv este conectat la borna de potenIial nul
(masa circuitului). Astfel, există trei conexiuni posibile ale tranzistorului într-un
circuit:
• conexiunea emitor comun – fig.5.2.a
• conexiunea bază comună – fig.5.2.b
• conexiunea colector comun – fig.5.2.c
h21b h
0 21b
(ƒ)
ƒ (5.3)
1
ƒ
1
unde ƒ 2 este frecvenIa de tăiere şi este constanta de timp
Cd C d qU
exp
0
A (polarizare directă) (5.4)
kT
C
Cb 0
U
1 A
U0 (polarizare inversă) (5.5)
tC - timp de creştere;
tS - timp de ieşire din saturaIie;
tB - timp de blocare;
tS+tB=tp - timp de comutaIie
inversă;
I
t S (5.7)
B1
ICS
t I (5.8)
B2
( IB1 I B2 )
ln
h21EI
B
CS
h21E I B2
Se observă că timpii depind de curenIii din bază, cât şi de numită
constantă de timp de stocare.
Avantaje:
stabilitate bună (tranzistorul îşi păstrează starea de saturaIie sau blocare
la perturbaIii mari);
număr redus de componente;
proiectare uşoară;
disipaţie termică redusă.
Dezavantaje:
viteză redusă de comutaIie.
UC - tensiunea pe condensator
Rin=Rb
Fig. 5.11
E 1 U C (t1 )
I B1 rR (5.9)
s in
Obs. RezistenIa sursei, rs, poate să fie diferită pe durata comutării directe,
respectiv inverse (ca exemplu avem cazul generării tensiunii e(t) de către un etaj similar
cu tranzistoare bipolare).
În aceste condiIii :
UD
R
Fig. 5.12 Ec EB (5.16)
h21E R C R1
5.5. Întrebări
ELECTRONICĂ DIGITALĂ
LUCRAREA 2
CIRCUITE DE LIMITARE
2. Scopul lucrării
2.1.1. Introducere
1
2.1.2. Limitatoare cu diode
Ue
Rd Ui
R
Rd
2.3. Întrebări
1. Ce este un limitator?
2. Care sunt tipurile de limitatoare?
3. AnalizaIi şi discutaIi schema unui limitator cu tranzistoare (+ caracteristici);