Functie de prezenta realizata la activitatile din timpul semestrului, o mica parte

dintre dumnevoastra nu vor sustine testul de verificare a cunostintelor generale de

verificare si a cunostintelor generale despre limbajul SystemVerilog.

Pentru cei care au acumulat absente, testul se sustine in ziua si la ora la care
este programat examenul.

Miniproiectul este obligatoriu de realizat si de sustinut, in ziua examenului (25

ian. ora 9) sau in sesiunea de restante din luna iunie2015.
Se accepta predare de proiecte si Simbata 7 februarie 2015 (cu programare prin e-
mail).