3 Rețele de Rezistențe 3.1 Rețele de Rezistențe Ponderate Binar, Cu Comutare În Tensiune, Fără Sarcină

3 Rețele de rezistențe
3.1 Rețele de rezistențe ponderate binar, cu comutare în tensiune, fără

sarcină
3.1.1 Suport teoretic
Valorile rezistențelor din Figura 3.1 sunt multipli de puteri ale lui doi față de
rezistența cu valoare R . Comutatoarele cu două poziții Ki sunt comandate de
biții ai, care constituie numărul
Vref Re binar unipolar {A} ca în ( 3.1 ).
K1 V1 R1=2R Re n
Vo Vo { A}  0.a1 ...a( n1) an   ai  2 i
K2 V2 R2=4R i 1
... <=> Ve ( 3.1 )
i
Ki Vi Ri=2 R
... Tensiunile pe ramuri, Vi, sunt:
n
Kn Vn Rn=2 R
ai  0  Ki  GND  Vi  0
Rn=2nR
ai  1  Ki  Vref  Vi  Vref
( 3.2 )
Figura 3.1. Modelul Thevenin al unei
și pot fi exprimate ca:
rețele de rezistențe ponderate
Vi  ai  Vref ( 3.3 )
Modelul Thevenin este:
1 R
Re  n  n R
1 1 i n ( 3.4 )
  2  2
i 1 Ri Rn i 1
n V Vref n
 i   ai  2 i n
i 1 Ri R i 1
Ve  n
1 1

1  n i
 Vref   ai  2 i  Vref  { A} ( 3.5 )
     2  2 n  i 1
i 1 Ri Rn R  i 1 
Fără sarcină, tensiunea de ieșire, Vo, este:
Vo  Ve ( 3.6 )
Tensiunea capăt de scală, VFS, rezoluția absolută, Rabs, și tensiunea
corespondentă celui mai puțin semnificativ bit , VLSB, (bitul n, binar, unipolar)
sunt:
VFS  Vo { A}1  Vref ( 3.7 )
1
Bazele Sistemelor de Achiziții de Date – Lucrări de laborator
Rabs  VLSB  VFS  2  n ( 3.8 )
3.1.2 Simulare
3.1.2.1 Circuitul ideal
a1 R1
Vo Figura 3.2 relevă schema
U3 U1
1kHz CP electrică Multisim pregătită
2 20kΩ
U4
1 ~SR pentru simulare. Un numărător
9 ~PE R2
10
7
CET
CEP TC 15
a2 binar, cu frecvența de ceas de
1
U5
6 P3
P2
O3
O2
11
40kΩ 1kHz, generează numerele {A}.
5 12
4
3
P1
P0
O1
O0
13
14 a3
R3 Tensiunea de referință (5V) și
0 40163BT_5V 80kΩ comutatoarele sunt simulate de
R4 bufferele de ieșire 40163BT_5V:
a4
160kΩ R  10k
R5 n4
160kΩ ( 3.9 )
Vref  VFS  5V
Figura 3.2. Schema electrică pentru Rabs  VLSB  312.5mV
simularea rețelei de rezistențe
ponderate.
Figura 3.3 relevă rezultatele simulate în regim tranzitoriu. Graficul digital

(sus) arată biții numărului {A} (numărător binar pe patru biți), graficul
analogic (jos) relevă tensiunea Vo (rampă de la 0V la VFS-VLSB =4.6875V, în
scări de VLSB= 312.5mV). Cursoarele sunt setate la {A}=0 şi {A}=15LSB=,
Rk  2k  R  (1   R )
( 3.10 )
Ri  2i  R i  k
cu dy=VFS-VLSB.
3.1.2.2 Erori introduse de inegalitatea rezistorilor
Pentru a analiza erorile introduse de inegalitatea rezistorilor, au fost făcute 5
simulări în regim tranzitoriu. Pentru simularea cu numărul k, unul dintre
rezistori (Rk) a fost modificat cu o eroare relativă de ɛR=+1%.
2
Reţele de rezistenţe
Un post - procesor va calcula eroarea pentru fiecare simulare.

err(R1)=V(vo)-(V(a1)/2+V(a2)/4+V(a3)/8+V(a4)/16)
err(R2)=tran02.V(vo)-
(tran02.V(a1)/2+tran02.V(a2)/4+tran02.V(a3)/8+tran02.V(a4)/16)
Figura 3.3. Rezultate experimentale pentru rețelele de rezistențe ponderate
3
Figura 3.4. Erori introduse prin ajustarea suplimentară de 1% a rezistenţei.

Rezultatele post-procesorului sunt prezentate în Figura 3.4. Mai jos sunt
prezentate câteva concluzii interesante, dar predictibile, asupra graficelor
obţinute:
A. err(R5) este diferită faţă de celelate: este liniară cu creşterea
numărului {A}.
B. toate celelalte erori sunt neliniare şi au valori minime absolute pentru
{A}=0 şi {A}=1-1LSB (observaţi poziţia cursorului din Figura 3.3 şi
Figura 3.4). Într-adevăr, conform ecuaţiei ( 3.5 ), cănd toţi biţii ai = 0,
Ve = 0 şi nu depinde de Rk (sau de erorile introduse de Rk). Pentru
{A}= 1 (dacă ar fi posibil) Ve=Vref, nu depinde de Ri sau de erorile
introduse de Ri.
C. Diferenţele între rezistori în ramurile mai semnificative ale reţelei
sunt mai puternic prezente în eroarea de ieşire.
D. Polaritatea erorii introduse de ramura k se modifică cănd biţii ak se
modifică. Asta face ca erorile să devină “erori de liniaritate”.
4
3.1.2.3 Erorile introduse de sursa Vi

Dacă toate ramurile de tensiune Vi ar fi afectate de aceaşi eroare procentuală,
aceasta ar fi echivalentă cu o eroare în Vref ca în ( 3.3 ) şi ( 3.5 ), şi ar genera
o „eroare de căştig” în tensiunea Vo, care ar fi uşor de compensat. Altfel, dacă
erorile introduse de Vi sunt diferite pentru fiecare ramură, s-ar genera erori de
liniaritate.
Pentru a analiza erorile introduse de Vi, s-au realizat o serie de 4 simulări în
regim tranzitoriu. Pentru simularea cu numărul k, o tensiune de ramură (Vk) a
fost alterată cu o eroare relativă de ɛR=+1%;
Vk  ak  Vref  (1   R )
( 3.11 )
Vi  ak  Vref i  k
Un postprocesor a fost setat să calculeze eroarea fiecărei simulări. Rezultatele

sunt prezentate în Figure 3.5. Câteva aspecte interesante:
A. Erorile de nepotrivire a tensiunilor Vi se propagă asupra semnalului
de ieşire cu aceeaşi pondere ca şi semnalul util al ramurei respective
(2-k). Aşadar, pentru construirea unui CNA, cele mai semnificative
ramuri ar trebui proiectate pentru erori minime, în timp ce ramurile
mai puţin semnificative vor avea mai puţine restricţii.
B. După cum se observă din simulare, eroarea cauzată de ramura k apare
doar când bitul ak este 1, şi este zero când bitul ak este 0. Asta face ca
erorile să devină “erori de liniaritate”.
5
Figure 3.5. Erori introduse prin ajustarea suplimentară de 1% a tensiunii.
3.1.2.4 Erori dinamice

Pentru a simula erorile dinamice, sunt folosite comutatoarele analogice
ADG859. Modelul SPICE al acestor circuite consideră timp de propagare
finit, capacităţi parazite ale comutatoarelor, şi de asemenea timpi de comutare
diferiţi pentru creştere (rise time), respectiv pentru cădere (fall time).
A. Setarea timpului: este măsurat de la momentul modificării numărului
de intrare până la momentul în care semnalul de ieşire intră şi rămâne
în banda de eroare acceptabilă (în jurul valorii ideale). În Figure 3.7,
tranziţiile de la {A}=15LSB la 0LSB se întâmplă la momentele 310ns,
dar Vo îşi termină cursa corespunzătoare (cu o bandă a erorii de
0.1LSB) mai târziu cu 10ns.
B. Fenomenul de „glitch”: mai mulţi biţi nu pot comuta exact în acelaşi
moment. De obicei, timpii de tranziţie la urcare sau coborâre sunt
diferiţi. În Figure 3.7, tranziţia de la {A}=0.0111 la {A}=0.1000 la
momentul 150ns generează o stare intermediară {A}=0.1111. În mod
ideal, Vo ar trebui să sară pentru scurt timp la VFS-1LSB şi apoi înapoi
la VFS/2. Viteza analogică limitată reduce acest glitch la fenomenul
prezentat la momentul 160ns.
6
VDD S1
5.0V VDD
S1A R1
D
S1B
VDC1 5.0V 20kΩ
IN
a1 GND
U2 U1
50MHz 2 CP VDD S2
1 ~SR 5.0V VDD
U3 9 ~PE
S1A R2
10 CET D
1 7 CEP TC 15 VDC1 5.0V S1B
6 P3 O3 11
40kΩ
U4 5 P2 O2 12 IN
4 P1 O1 13 a2
0 3 P0 O0 14 GND
Vo
40163BT_5V
VDD S3
5.0V VDD
S1A R3
D
VDC1 5.0V S1B
80kΩ
IN
a3 GND
VDD S4
5.0V VDD
R4
VDC1 5.0V
160kΩ
R5
a4 GND 160kΩ
ADG859YRYZ-REEL
Figura 3.6. Schema electrică pentru simularea erorilor dinamice
Figure 3.7. Simularea erorilor dinamice.
7
J8 J9
V7
V-
R7 R15
DIO7 DIO15 V15
J3 19.6kΩ 19.6kΩ J5
Rs7
10kΩ R6 R14
DIO6 DIO14
HDR1X3 19.6kΩ 39.2kΩ HDR1X3 ADA4851-1YRJZ
Rs6 Rsd15 Rsh15 VDD 5.0V
10kΩ 80.6kΩ 140kΩ
R5 R13
DIO5 DIO13
U1
6
Rsd7 Rsh7 19.6kΩ 78.7kΩ
80.6kΩ 140kΩ Rs5 3
10kΩ R4 R12
1
DIO4 DIO12 J7 4
19.6kΩ 160kΩ
Rc4 Rc2
20kΩ
5
2
160kΩ
HDR1X3 5.0V -5.0V
VDD VEE
R3 J1 R11
V11 R16
19.6kΩ 19.6kΩ J6
Rs3 10kΩ
J4
10kΩ R2 R10 Vout
DIO3 DIO11
19.6kΩ 39.2kΩ HDR1X3
Rs2 DIO2 DIO10 Rcd11 Rch11 J10
HDR1X3
10kΩ DIO1 DIO9 90.9kΩ 150kΩ
R1 R9 HDR1X2
DIO0 DIO8
Rcd3 Rch3 19.6kΩ 78.7kΩ VDD
90.9kΩ 150kΩ Rs1 5.0V -5.0V 5.0V C3 C5
10kΩ R0 VDD VEE R8
1µF 10nF
19.6kΩ 160kΩ
Rc0 J2 Rc1
20kΩ 2+ 2- 160kΩ C4 C6
1+ 1- 1µF 10nF
HDR1X2 HDR2X15 VEE
-5.0V
Figure 3.8. Placheta „Resistor Network”. Schema electrică
3.1.3 Rezultate experimentale

Acest experiment foloseşte placheta
„Resistor Networks, relevată în Figure
3.9.
Reţeaua include rezistenţele
R15…R12, şi Rc2. Ramurile sunt
conectate la 4 pini ai lui Analog
Discovery: DIO15=a1=MSB,
DIO14=a2, DIO13=a3,
DIO12=a4=LSB.
8
Pentru a separa tensiunea de ieşire,

V15 = Vo, nu ne va trebui nici un
jumper pe J5, J8, J9.
Canalul 1 al osciloscopului este folosit
pentru a măsura V15: pinul 3 al J8
(V15) trebuie să fie legat de pinul 1 al
J2 (1+).
Figure 3.9. Placheta „Resistor

Network”.
3.1.3.1 Neidealităţi
FPGA-ul din Analog Discovery controlează semnalele digitale
DIO15…DIO12 cu tensiuni de aproximativ Vcc=3.3V pentru aj=1, şi VGND=
0V, pentru aj=0. Aceste aproximări generează erori de câştig şi de liniaritate.
Semnalele digitale, DIOx, sunt protejate de Analog Discovery cu rezistenţe
serie de Rs = 220Ω, care sunt aditive în raport cu rezistenţa unei ramuri.
Rezistenţa echivalentă a unei ramuri este:
R15 e  R15  Rs ; R14 e  R14  Rs ;
( 3.12 )
R13 e  R13  Rs ; R12 e  R12  Rs
Deoarece, seriile de valori standardizate sunt limitate pentru componentele
discrete, rezistenţele echivalente ale ramurilor nu se vor potrivi pe puterile lui
doi obţinute matematic ale două ramuri consecutive. Aceste aproximări
generează erori de câştig şi de liniaritate.
3.1.3.2 Experiment practic
În Pattern Generator, adăugaţi o magistrală de biţi DIO15…DIO12, şi setaţi-
o ca şi Binary Counter, Push-Pull, cu frequency = 1kHz. Rulaţi Pattern
Generator.
Setaţi Scope ca în Figura 3.10. Rulaţi Scope. Analizaţi graficul.
9
Figura 3.10. Tensiunea de ieşire (rampă) a reţelei de rezistenţe ponderate

Comparaţi cu Figura 3.3. Ţineţi cont că pentru placheta experimentală,
valorile ideale sunt:
R  10k; n  4; Vref  VFS  3.3V ; Rabs  VLSB  206.25mV ( 3.13 )
3.1.3.3 Măsurători
Setaţi cursoarele la momentele de timp 0.5ms şi 15.5ms. Trageţi mouse-ul
peste cursoare pentru a citi tensiunea de pe C1 aferentă fiecărui cursor.
Sarcina 1. Pornind de la tensiunile măsurate cu cursorul, scrieţi ecuaţiile şi
calculaţi valorile reale ale VFS şi VLSB.
În Scope, click pe Add Channel, Math, Custom pentru a crea Math 1. Editaţi
scriptul din Figura 3.11. Acesta descrie forma ideală a C1.
10
Figura 3.11. Descrierea

matematică a unei rampe ideală
pe 4 biţi.
Observaţi semnificaţia
constantelor din ecuaţia propusă:
„Time*1000” relevă timpul în
ms. VFS=3.3V, 24=16 este
numărul valorilor posibile pe 4
biţi. Dar, ecuaţia funţionează
doar pentru un singur ciclu de
numărare, de la 0 ms la 16 ms,
măsurat de la momentul
triggerării. Ignoraţi graficul
dincolo de aceste limite.
Dezactivaţi C1. Trageţi mouse-ul
peste cursoare pentru a citi
tensiunea de pe Math 1 aferentă
cursoarelor.
Sarcina 2. Pornind de la
tensiunile măsurate cu cursorul, scrieţi ecuaţiile şi calculaţi valorile idelae
ale VFS şi VLSB.
În Scope, click pe Add Channel, Math, Simple pentru a crea Math 2. Editaţi
funcţia matematică C1-M1. Math 2 relevă eroarea lui C1, ca în Figura 3.12.
Dezactivaţi M1. Opriţi Scope pentru a bloca imaginea. Setaţi Range şi Offset
pentru Math 2 pentru analiza optimă. Trageţi mouse-ul peste cursoare pentru
a citi tensiunea de pe Math 2 aferentă cursoarelor.
Observaţi că ecuaţia din figura 3.11 include cuantizarea (funcţia floor), deci
Math2 nu include eroarea de cuantizare. Eliminaţi cunatizarea din Math1 şi
relevaţi efectul din Math2 şi Math1. Explicaţi efectul. Restauraţi cuantizarea
în Math1 pentru paşii următori.
11
Figura 3.12. Eroarea tensiunii de ieşire pentru reţele de rezistenţe ponderate

Math2 arată eroarea globală a C1. Include erorile de offset, câştig, liniaritate
şi erorile dinamice.
Figura 3.13 Eroarea dinamică a tensiunii de ieşire pentru reţelele de

rezistenţe ponderate
Pentru a înţelege vârfurile de tensiune din Figura 3.12, modificaţi Time/Base
la o valoare mică (2us/div), ca în Figura 3.13. La această scală, punctele
indică eşantioanele prelevate de Analog Discovery. Observaţi valorile
12
eşantioanelor de pe C1 (semnalul real) versus cele ale semnalului ideal

Math1. Diferenţele sunt relevate în Math2. Observaţi că Math2 are un Range
diferit faţă de C1 şi faţă de Math1. Această diferenţă nu este o eroare dinamică
a reţelei de rezistenţe, ci mai degarbă o nesincronizare a eşantionării între C1
şi Math1. Erorile dinamice reale ale reţelei de rezistenţe sunt măsurate mai
târziu în acest capitol.
Figura 3.14 Liniaritate după compensarea erorilor de câştig şi offset

Pentru a elimina erorile de offset şi câştig, adăugaţi Math 3: C1*1.01+0.01,
unde corgain=1.01 este coeficientul de corecţie al câştigului şi coroff=0.01 este
corecţia offsetului (în mV). Adăugaţi Math 4: M3-M1. Editaţi ecuaţia lui Math
3 pentru a minimiza Math 4: ajustaţi corgain pentru a aduce panta globală a lui
Math 4 cât mai aproape de zero (orizontală); ajustaţi coroff pentru a aduce
valoarea medie a Math 4 cât mai aproape de zero. Când erorile de offset şi
câştig sunt compensate ca în Figura 3.14, Math 4 va include doar erorile de
liniaritate şi pe cele dinamice. Erorile de offset şi câştig iniţiale de pe C1 pot
fi calculate:
13
C1 * corgain + coroff  Math1
 Math1  1   gain,rel    off ,abs

Math1 coroff
C1  
corgain corgain
1 ( 3.14 )
 gain,rel   1  relative gain error
corgain
coroff
 off ,abs    absolute offset error
corgain
Sarcina 3. Calculaţi erorile absolute şi relative de câştig şi offset ale reţelei

ponderate de rezistenţe.
Pentru a calcula eroarea de liniaritate integrală absolută, adăugaţi douâ
cursoare orizontale (Y meniul derulant în colţul din dreapta sus al graficului).
Faceţi cursoarele independente (în meniul derulant al cursorului, setaţi
Reference la none, pentru ambele cursoare). Plasaţi cursoarele pe cea mai
mare valoare pozitivă, respectiv pe cea mai mică valoare negativă a Math 4
(mediaţi vizual zgomotul de cuantizare), ca în Figura 3.15. Valoarea absolută
cea mai mare între cele două cursoare este eroarea de liniaritate integrală
maximă.
Figura 3.15. Măsurarea erorii de liniaritate integrală absolută.

14
Pentru a calcula eroarea de liniaritate diferenţială absolută, adăugaţi două

cursoare orizontale (Y meniul derulant în colţul din dreapta sus al graficului).
Faceţi cursorul 2 dependent de cursorul 1 (în meniul derulant al cursorului 2,
setaţi Reference la 1). Trageţi cursoarele pentru a prinde cea mai mare
diferenţă între două nivele adiacente ale Math 4 (mediaţi vizual zgomotul de
cuantizare), ca în Figura 3.16. Observaţi că Cursor 2 relevă diferenţa faţă de
Cursor 1. Valoarea absolută a acestei diferenţe este eroarea de liniaritate
diferenţială maximă. Dacă eroarea de liniaritate integrală maximă este mai
mare decât VLSB, CNA-ul nu este monoton.
Figura 3.16. Măsurarea erorii de liniaritate diferenţială absolută.

Sarcina 4. Calculaţi erorile absolute şi relative integrale şi diferenţiale ale
reţelei de rezistenţe ponderate. Verificaţi dacă CNA-ul este monoton.
Erorile dinamice nu sunt măsurabile cu această bază de timp. Setaţi
Time/Base în Scope la 5us/div şi Position la 15us. Add Digital Bus
DIO15…DIO12 în Scope. Se construieşte astfel un instrument combinat, cu
semnale digitale şi analogice sincronizate. Setaţi Trigger Source la Digital.
În zona digitală a Scope, setaţi Trigger Condition la DIO15 = falling edge,
iar celelate DIOx = Don’t Care. Aceasta setează evenimentul de tip trigger şi
originea bazei de timp a achiziţiei la momentul în care magistrala digitală se
resetează de la 15 la 0. Setaţi pentru Scope/Channel1: Range şi Offset ca în
Figura 3.17, pentru o analiză optimă.
15
Se consideră eroarea acceptabilă = ±0.1VLSB=±20mV, ca în paragraful 3.1.2.4,

A.
Figura 3.17. Măsurarea timpului de stabilire.

Tensiunea de ieşire ideală ar trebui să scadă instant la time = 0, de la VFS la
0. Dar, în Figura 3.17, semnalul V15, măsurat de Scope/Channel1, are o
depăşire (eng. overshoot) de aproximativ -40mV, o oscilaţie amortizată
(eng. damped oscillation), şi intră în banda de eroare acceptată de ±20mV
după un timp de stabilire (eng. settling time) după aproximativ 25us.
Sarcina 5. Măsuraţi timpul de stabilire a reţelei de rezistenţe ponderate.
Figurile următoare relevă câteva tranziţii digitale de amplitudine 1LSB.
Fiecare dintre aceste tranziţii ar trebui dă reprezinte o „scară” de VLSB în
tensiunea V15.
Poate fi de asemenea observat că timpul de stabilire este finit. Mai mult,
glitch-urile poat fi observate aşa cum au fost explicate în paragraful 3.1.2.4,
B: în loc de o rampă directă, tranziţia începe cu un puls negativ (dovedind că
efectul biţilor care descresc în numărul de intrare DIO15…DIO12 este mai
rapid decât efectul biţilor care cresc). Glitch-ul lipseşte în Figura 3.18,
deoarece doar un singur bit comută, lucru observabil în Figura 3.19, cu doar
doi biţi comutând în direcţii opuse, şi se dublează atât în Figura 3.20 cât şi în
16
Figura 3.21 cu numărul mai mare de biţi care comută simultan. Timpul de
comutare scurt şi efectul integrativ al capacităţilor parazite din schema
electrică fac ca glitch-urile să fie mult mai mici decât nivelul teoretic maxim
(VFS/2 în Figura 3.21).
Figura 3.18. Tranziţia DIO15…DIO12 de la 0000 la 0001. Fără glitch.
Figura 3.19. Tranziţia DIO15…DIO12 de la 0001 la 0010. Glitch mic.
17
Figura 3.20. Tranziţia DIO15…DIO12 de la 0011 la 0100. Glitch mediu.
Figura 3.21. Tranziţia DIO15…DIO12 de la 0111 la 1000. Glitch maxim.
18
3.2 Reţele de rezistenţe R-2R, comutate în tensiune, fără sarcină

În Figure 3.22 sunt folosite doar
Vref
două valori pentru rezistenţe:
Vo
Re valorile generice şi 2R. Cu aceleaşi
K1 V1 2R
Re=R Vo convenţii ca şi în ( 3.1 ), ( 3.2 ) şi (
1
3.3 ), se poate dovedi că modelul
...
R <=> Ve
Ki Vi 2R Thevenin are aceleaşi valori ca şi în
Re=R
i ( 3.4 ) şi ( 3.5 ):
...
R
Ki+1Vi+1 2R Re=R Re  R ( 3.15 )
i+1
...
...
R n
Ve  Vref   ai  2 i 
Kn Vn 2R
Re=R
n i 1 ( 3.16 )
2R
 Vref { A}
Figure 3.22. Modelul Thevenin al unei Fără sarcină, tensiunea de ieşire este:
reţele de rezistenţe R-2R.
Vo  Ve ( 3.17 )
Tensiunea capăt de scală, VFS, rezoluţia absolută, Rabs, şi tensiunea

corespunzătoare bitului celui mai puţin semnificativ, VLSB, (bitul n, binar,
unipolar) sunt :
VFS  Vo { A}1  Vref ( 3.18 )
Rabs  VLSB  VFS  2  n ( 3.19 )
3.2.2 Simulare
3.2.2.1 Circuitul ideal

Figura 3.23 relevă schema Multisim folosită pentru simulare. Un numărător
binar, cu frecvenţa de ceas de 1kHz, generează biţii numărului {A}. Tensiunea
de referinţă (5V) şi comutatoarele sunt simulate de buferele de ieşire
40163BT_5V:
19
Vo
U3 U1 a1 R1
1kHz 2 CP
20kΩ R6 R  10k
1 ~SR
10kΩ
U4 R2
n4
9 ~PE
10 CET
CEP TC
a2
7 15
20kΩ R7 ( 3.20 )
1
Vref  VFS  5V
6 P3 O3 11
U5 5 P2 O2 12 10kΩ
4 P1 O1 13 R3
3 P0 O0 14 a3
0 40163BT_5V 20kΩ R8 Rabs  VLSB  312.5mV
10kΩ
a4 R4
Figura 3.24 relevă rezultatele obţinute
20kΩ
aferente simulării în regim tranzitoriu.
R5
20kΩ
Aceas grafic ideal este identic cu cel din
Figura 3.3 (rampă de la 0V la VFS-
Figura 3.23. Schema pentru VLSB=4.6875V, VLSB=312.5mV).
simularea reţelei R-2R.
Cursoarele sunt setate la {A} =0 şi {A}
=15LSB, cu dy=VFS-VLSB.
Figura 3.24. Rezultatele simulării reţelei de rezistenţe R-2R.

3.2.2.2 Erori introduse de inegalitatea rezistenţelor
Pentru a analiza erorile introduse de inegalitatea rezistenţelor, au fost
realizate o serie de 9 simulări în regim tranzitoriu. Pentru simularea cu
numărul k, unui rezistor (Rk) i-a fost modificată valoarea cu o eroare relativă
ɛR=+1%; Rezultatele obţinute în Figura 3.25 sunt similare cu cele obţinute la
20
reţele de rezistenţe ponderate (Figure 3.5). Observaţiile B, C şi D din

paragraful 3.1.2.2 sunt aplicabile şi aici.
Figura 3.25. Eroare de inegalitate de 1% (R1…R4 = sus, R5…R8 = jos).
21
3.2.2.3 Erori introduse de sursa Vi

Pentru erorile introduse de sursa Vi, reţeaua R-2R este identică cu reţeaua
ponderată, deci paragraful 3.1.2.3 este aplicabil şi aici, inclusiv graficele şi
observaţiile aferente.

Experimentul foloseşte placheta „Resistor
Networks”, ca în Figure 3.9 şi Figura 3.26.
Reţeaua studiată include R7…R4,
Rs7…Rs5, şi Rc4. Ramurile sunt conectate
la 4 pini ai lui „Analog Discovery”: DIO7
= a1=MSB, DIO6 = a2, DIO5 = a3, DIO4
= a4 = LSB.
Pentru a separa tensiunile de ieşire, V7 =
Vo, nu avem nevoie de jumperi pentru J3,
J8, J9.
Figura 3.26. Placheta “Resistor Canalul 1 al osciloscopului este folosit
Networks” pentru analiza lui V7: pinul 1 al lui J8 (V7)
trebuie legat la pinul 1 al lui J2 (1+).
3.2.3.1 Neidealităţi
Aceleaşi neidealităţi ca şi cele din paragraful 3.1.3.1Error! Reference
source not found. sunt aplicabile şi aici. Tensiunile de pe ramuri
aproximează Vcc=3.3V pentru aj=1, şi VGND= 0V, pentru aj=0. Aceste
aproximări generează erori de câştig şi de liniaritate.
Semnalele digitale, DIOx, sunt protejate în „Analog Discovery” cu ajutorul
unor rezistenţe serie Rs = 220Ω, care se adună la rezistenţe fiecărei ramuri.
Rezistenţele echivalente ale fiecărei ramuri vor fi:
R7e  R7  Rs ; R6e  R6  Rs ; R5e  R5  Rs ; R4e  R4  Rs ( 3.21 )
Deoarece doar anumite valori nomilae sunt disponibile pentru componentele
pasive, rezistenţele echivalente ale ramurilor nu sunt perfect potrivite pe
raportul R-2R. Aceste aproximări generează erori de câştig şi de liniaritate.
22
3.2.3.2 Experiment
Refaceţi toţi paşii, experimentele, măsurătorile şi sarcinile pentru reţeaua R-
2R aşa cum sunt descrise în 3.2.3.
A
V1 Rp Re Folosiţi DIO7…DIO4 în loc de
Re= Rp || Rc Vo DIO15…DIO12. Folosiţi V7 în loc
1
de V15.
...
Vi Rs <=> Ve
Rp
Re= Rp || Rc 3.3 Reţea de rezistenţe
i
...
combinate, comutate în
Vi+1 Rp Rs
Re= Rp || Rc
tensiune, fără sarcină
i+1
...
...
Vn Rp Rs 3.3.1 Suport teoretic

Re= Rp || Rc
Fiecare ramură din Figure 3.27
n
Rc reprezintă un model Thevenin
pentru o sub-reţea, cu impedanţa
Figure 3.27. Modelul Thevenin al unei echivalentă Rp şi tensiunea
reţele de rezistenţe combinate. echivalentă:
Vref
Vi  m  {d i } ( 3.22 )
2
Fiecare subreţea poate fi considerată ca şi un CNA binar cu un digit {di} în

baza r, unde di este numărul binar întreg pe m biţi:
m1
d i   2 j  bi , j ( 3.23 )
j 0
Rezistorii adiţionali Rs şi Rc conectează subreţelele pentru a se obţine o reţea

combinată în baza r.
Ecuaţiile caracteristice chemei de mai sus sunt:
A. Impedanţa echivalentă pentru fiecare nod este aceeaşi:
Re  Rp || Rc  Rp || ( Rs  Rp || Rc )  Rc  Rs  Rp || Rc ( 3.24 )
B. Tensiunea echivalentă Thevenin ce se propagă din nodul i către nodul i-1
este atenuată cu un factor r:
Ve,i ,i R p  Rc
r  ( 3.25 )
Ve,i 1,i Rp
Sistemul de ecuaţii ( 3.24 ), ( 3.25 ) poate fi rezolvat pentru Rc şi Rs:

23
Rc  (r  1)  R p
(r  1) 2 ( 3.26 )
Rs   Rp
r
Reţeaua de rezistenţe combinate funcţionează ca şi un CNA în baza r.

Modelul global Thevenin din Figure 3.277 are:
n
Vi Vref n
Ve  (r  1)   i
 m
 ( r  1)   {d i }  r i 
i 1 r 2 i 1
( 3.27 )
r  1 n m1 i j r 1
 Vref  m   r  2  bi , j  Vref  m  Ar
2 i 1 j 0 2
r 1
Re  Rp || Rc   Rp ( 3.28 )
r
Unde {A}r este un număr unipolar, fracţionar, în baza r, scris pe n cifre:
n n m1
{ A}r  0.d1...d ( n1) d n   d i  r i   r i  2 j  bi , j ( 3.29 )
i 1 i 1 j 0
VFS şi VLSB = Rabs sunt tensiunile corespunzătoare pentru {A}=1, respectiv

{A}=r-n:
r 1
VFS  Vref  m
2
( 3.30 )
r 1
VLSB  Vref  m n  Rabs
2 r
24
3.3.1.1 Reţele de rezistenţe combinate în format hexazecimal

R p  R; m  4; r  16
Rc  15  R p  15  R
15 2
Rs   R p  14.0625  R
16
15
Re   R p  0.9375  R
16 ( 3.31 )
15
Ve  Vref   Ar
16
15
VFS  Vref 
16
15
VLSB  Vref  n1  Rabs
16
3.3.1.2 Reţele de rezistenţe combinate în format zecimal

R p  R; m  4; r  10
Rc  9  R p  9  R
92
Rs   R p  8 .1  R
10
9
Re   R p  0.9  R
10 ( 3.32 )
9
Ve  Vref   Ar
16
9
VFS  Vref 
16
9
VLSB  Vref   Rabs
16  10 n
25
3.3.2 Simulare
3.3.2.1 Hexazecimal
Figura 3.28 relevă fişierul schematic Multisim folosit pentru simularea unei
reţele de rezistenţe combinate în format hexazecimal pe 2 cifre. Sunt folosite
sub-reţele pe 4 biţi, dar pot fi folosite şi reţele ponderate sau o combinaţie de
sub-reţele ponderate cu subreţele R-2R. Un numărător biner, cu frecvenţa de
ceas de 1kHz, generează biţii numărului {A}. Tensiunea de referinţă (5V) şi
comutatoarele sunt simulate cu ajutorul buferelor de ieşire 40163BT_5V:
R  10k; n  2; Vref  5V
VFS  4.6875V ( 3.33 )
Rabs  VLSB  18.310546875mV
Figura 3.29 relevă rezultatele simulării în regim tranzitoriu. Graficul digital
(sus) prezintă biţii numărului {A} (numărator BCD pe două cifre), graficul
analogic (jos) prezintă tensiunea de ieşire Vo (rampă de la 0V la VFS-VLSB =
4.669189453125V, în paşi de VLSB). Cursoarele sunt setate la {A}=0 şi
{A}=255LSB=, cu dy=VFS-VLSB.
R18 R17 Vo
Vo
150kΩ 140.625kΩ
ck ck
U2 U1
R9 R1
U3 1kHz 2 CP
b23 2 CP
b13
~SR TC 1 ~SR
1
1
9 ~PE 20kΩ R10 1
9 ~PE 20kΩ R2
CET CET
10
CEP TC 10kΩ 10
CEP TC 10kΩ
7 15 TC 7 15
P3 O3
R11 P3 O3
R3
6
5 P2 O2
11
12
b22 0
6
5 P2 O2
11
12
b12
P1 O1 P1 O1
0
4
3 P0 O0
13
14
20kΩ R12 4
3 P0 O0
13
14
20kΩ R4
40163BT_5V 10kΩ 40163BT_5V 10kΩ
R13 R5
d2=LSD b21 d1=MSD b11
20kΩ R14 20kΩ R6
10kΩ 10kΩ
R15 R7
b20 b10
20kΩ R16 20kΩ R8
20kΩ 20kΩ
Figura 3.28. Schema unei reţele combinate pe două cifre hexazecimale
26
Figura 3.29. Rezultatele simulării schemei din figura anterioară

3.3.2.2 BCD
Figura 3.30 prezintă schema Multisim pentru simularea unei reţele de
rezistenţe combinate pe două cifre BCD. Comparativ cu Figura 3.28, U1 şi
U2 sunt înlocuite de numărătoarele BCD 40162BT_5V iar R17 şi R18 îşi
modifică valorile conform relaţiilor ( 3.32 ).
R  10k; n  2; Vref  5V
VFS  2.8125V ( 3.34 )
Rabs  VLSB  28.125mV
27
R18 R17 Vo
Vo
90kΩ 81kΩ
ck ck
U2 U1
R9 R1
U3 1kHz 2 CP
b23 2 CP
b13
~SR TC 1 ~SR
1
1
9 ~PE 20kΩ R10 1
9 ~PE 20kΩ R2
CET CET
10
CEP TC 10kΩ 10
CEP TC 10kΩ
7 15 TC 7 15
P3 O3
R11 P3 O3
R3
6
5 P2 O2
11
12
b22 0
6
5 P2 O2
11
12
b12
P1 O1 P1 O1
0
4
3 P0 O0
13
14
20kΩ R12 4
3 P0 O0
13
14
20kΩ R4
40162BT_5V 10kΩ 40162BT_5V 10kΩ
R13 R5
d2=LSD b21 d1=MSD b11
20kΩ R14 20kΩ R6
10kΩ 10kΩ
R15 R7
b20 b10
20kΩ R16 20kΩ R8
20kΩ 20kΩ
Figura 3.30. Schema unei reţele de rezistenţe combinate BCD pe 2 cifre

Figura 3.31 relevă rezultatele obţinute în regim tranzitoriu: biţii numărului
{A} (numărător pe 2 cifre BCD) (sus) şi tensiunea Vo (rampă de la 0V la VFS-
VLSB =2.784375V, în paşi de VLSB= 28.125mV) (jos). Cursoarele sunt setate la
{A}=0 şi {A}=99LSB, cu dy=VFS-VLSB.
Figura 3.32 simulează o reţea BCD (ca şi cea din Figura 3.30), comandate de
numărătoare hexazecimale (40163). Această situaţie nu este o situaţie tipică:
un CNA BCD nu ar trebui să aibă intrări numerice mai mari decât 9, din
moment ce cifrele sale sunt ponderate 10:1. Dar, fiecare cifră (d2=b23…b20,
d1=b13…b10) primeşte valori hexazecimale cuprinse între 0…F. Ca şi o
consecinţă, există o multitudine de valori la intrare care ar conduce la valori
identice ale tensiunii de ieşire:
Ve 0 Ah   Ve 10 h ; Ve 0 Bh   Ve 11h ; Ve 0Ch   Ve 12 h ...
( 3.35 )
Ve 1Ah   Ve 20 h ; Ve 1Bh   Ve 21h ; Ve 1Ch   Ve 22 h ...
Această situaţie explică caracterul ne-monoton al rampei “dinte de
fierăstrău”:
28
Figura 3.31. Rezultatele simulării unei reţele de rezistenţe combinate BCD

pe două cifre
Figura 3.32. Reţea combinată de tip BCD comandată în cod hexazecimal
29

Acest experiment foloseşte placheta
„Resistor Networks” ca în Figure 3.9 şi
Figura 3.33.
Reţeaua studiată foloseşte R7…R0,
Rs7…Rs1, Rc4 şi Rc0. Ramurile sunt
conectate la 8 pini ai lui „Analog
Discovery”: DIO7 = a1=MSB, … DIO0 =
a8 = LSB.
Pentru a separa tensiunea de ieşire, V7 =
Vo, nu se folosesc jumpere pentru J8, J9.
Canalul 1 al osciloscopului este folosit
pentru măsurarea lui V7: pinul 1 al J8 (V7)
Figura 3.33. Placheta “Resistor trebuie conectat la pinul 1 al J2 (1+).
Networks” – sub-reţele R-2R
pentru 2 cifre hexazecimale 3.3.3.1 Neidealităţi
Toate neidealităţile analizate în paragraful
3.1.3.1 sunt prezente şi aici şi generează erori similare.
3.3.3.2 Experiment (hexazecimal)
Puneţi jumperii pe poziţiile J3 şi J4 ca în Figura 3.33, pentru a selecta RSH7
ca şi rezistor serie şi RCH3 ca şi rezistor pentru închiderea reţelei. Astfel se
construieşte un CNA pe două cifre hexazecimale din cele două sub-reţele R-
2R.
În Pattern Generator, adăugaţi un Bus din biţii DIO7…DIO0, setaţi-l ca şi
Binary Counter, Push-Pull, cu Frequency = 1kHz. Rulaţi Pattern Generator.
Setaţi Scope ca în Figura 3.34. Rulaţi Scope. Analizaţi graficul. Comparaţi-l
cu cel din Figura 3.29. Observaţi că pentru placheta experimentală, valorile
ideale sunt:
R  10k; n  4; Vref  3.3V

VFS  3.09375V ( 3.36 )
Rabs  VLSB  12.0849609375mV
30
Figura 3.34. Tensiunea de ieşire de tip rampă
Figura 3.35 Eroarea reţelei de rezistenţe combinate hexazecimale
31
Figura 3.36. Liniaritate după compensarea erorilor de câştig şi ofset
Sarcina 6. Calculaţi erorile absolute integrale şi diferenţiale ale reţelei de

rezistenţe combinate. Verificaţi dacă CNA-ul este monoton.
Sugestie 1: Implementaţi canalele matematice 1…4, similare cu cele din
paragraful 3.1.3.3. Modificaţi valorile constante pentru a se potrivi
experimentului curent.
Sugestie 2: Comparativ cu Figura 3.12…Figura 3.16, în Figura 3.35 şi Figura
3.36 există mult mai multe tranziţii într-o singură perioadă a semnalului dinte
Figura 3.37. Identificarea tranziţiilor-vârfuri generate în graficul erorii.

32
de fierăstrău: 256 tranziţii în 256ms. Fiecare tranziţie generază un vărf

dinamic, explicat în Figura 3.13. Magnitudinea şi densitatea vârfurilor fac
canalele Math 2 şi Math 4 să pară “zgomotoase” , iar valoarea lor medie
devine greu de estimat. Pentru a contracara acest efect, se pot aplica
următoarele proceduri de mai jos:
A. Rulaţi Scope în “Single Mode”. Repetaţi rulările “Single”, pentru a avea
o imagine mai „curată” pentru Math 2 şi Math 4.
B. După rularea Scope în “Single Mode”, modificaţi Time Base pentru a mări
imaginea, ca în Figura 3.37. Astfel se vor identifica vârfurile dinamice.
Revenind la baza de timp iniţială, se vor ignora vârfurile pentru
măsurători/ajustări.
3.3.3.3 Experiment (Zecimal)
Puneţi jumperii pe J3 şi J4 ca în figura
Figura 3.38, pentru a selecta RSD7 ca şi
rezistor serie şi RCD3 ca şi rezistor ce
închide reţeaua. Astfel se construieşte un
CNA pe două cifre BCD din cele două
reţele R-2R.
Setaţi un numărător pe 8 biţi folosind
semnalele DIO7…DIO0. Conectaţi
osciloscopul ca în Figura 3.38. Tensiunea
V7 va fi afişată pe canalul 1 al Scope.
Setaţi Scope ca în Figura 3.39. Rulaţi
Scope. Analizaţi graficul. Comparaţi-l cu
cel din Figura 3.31. Observaţi că pentru Figura 3.38. Placheta “Resistor
placheta experimentală, valorile ideale Networks” – 2 cifre BCD, cu
sunt: sub-reţele R-2R
R  10k; n  4; Vref  3.3V
VFS  1.85625V ( 3.37 )
Rabs  VLSB  18.5625mV
33
Figura 3.39. Rampa tensiunii de ieşire pentru experimentul curent
Figura 3.40 Eroarea reţelei de rezistenţe combinate BCD – 2 cifre
34
Figura 3.41. liniaritate după compensarea erorilor de câştig şi ofset
Sarcina 7. Calculaţi erorile integrale şi diferenţiale absolute şi relative ale

reţelei de rezistenţe combinate de mai sus. Verificaţi dacă CNA-ul este
monoton.
Pentru sarcina de mai sus, folosiţi ca şi referinţă Figura 3.40 şi Figura 3.41.
Luaţi în considerare sugestiile din paragraful precedent.
35
3.3.3.4 Reţea zecimală forţată la un număr hexazecimal

Puneţi jumperii pe J3 şi J4 ca în Figura
3.38, pentru a construi un CNA pe două
cifre BCD, ca şi în paragraful anterior.
Setaţi Pattern Generator ca şi
hexadecimal counter DIO7…DIO0, ca în
paragraful 3.3.3.2. Această combinaţie
generează situaţia atipică simulată în
Figura 3.32. Imaginea generată de Scope
este cea din Figura 3.43.
Figure 3.42. Placheta “Resistor

Networks” –BCD pe două cifre,
cu subreţele R-2R
Figura 3.43. Reţea combinată BCD comandată prin cod hexazecimal
36
3.3.3.5 Reţea combinată cu subreţele de rezistenţe ponderate

Toate experimentele din 3.3.3.2Error!
Reference source not found. … 3.3.3.4
pot fi repetate cu subreţelele de rezistenţe
ponderate R15…R12, Rc2 şi R11…R8,
Rc1.
Puneţi jumperul pe J7, ca în Figura 3.44,
pentru a cascada două reţele de rezistenţe
ponderate într-o reţea combinată.
Conectaţi V15 la canalul 1 al
osciloscopului (pinul 1+ al lui J2).
Pentru experimentele hexazecimale,
plasaţi jumperii pe J5 şi J6 ca în Figura
3.44, pentru a selecta RSH15 ca şi rezistor
serie şi RCH11 ca şi rezistor ce închide Figura 3.44. Placheta “Resistor
reţeaua. Astfel se construieşte un CNA pe Networks”– 2 cifre
două cifre hexazecimale din două hexazecimale, cu subreţele
subreţele ponderate Setaţi Pattern ponderate
Generator pentru a comanda
DIO15…DIO8 ca şi un hexadecimal counter pe două cifre (de fapt, un singur
numărător pe 8 biţi).
Pentru experimentul BCD, mutaţi jumperii pe J5 şi J6 către dreapta, pentru a
selecta RSD15 ca şi rezistor serie şi RCD11 ca şi rezistor ce închide reţeaua.
Astfel se construieşte un CNA pe două cifre BCD din două subreţele
ponderate.
37
3.3.3.6 Reţea combinată pe 3 cifre cu subreţele mixte de rezistenţe

Pentru a construi o reţea combinată pe 3
cifre, puneţi un jumper pe J7, ca în Figura
3.45. Acesta conecteză R15…R12, Rc2 ca
şi cea mai semnificativă subreţea, faţă de
R7…R4 şi R3…R0.
Pentru reţeaua hexazecimală pe 3 cifre
(binar - 12 biţi), plasaţi jumperii pe J3, J4
şi J5, ca în Figura 3.45, pentru a seta
RSH15 şi RSH7 ca şi rezistori serie,
respectiv RCH3 ca şi rezistor ce închide
reţeaua.
Setaţi în Pattern Generator un binary
counter pe 12 biţi, cu biţii în următoarea
ordine (de la MSB la LSB): DIO15, Figura 3.45. Placheta “Resistor
DIO14, DIO13, DIO12, DIO7, DIO6, Networks” – 3 cifre
DIO5, DIO4, DIO3, DIO2, DIO1, DIO0, hexazecimale
ca şi în
Figura 3.46 Setaţi Scope ca în Figura 3.47. Modificaţi scriptul aferent

canalului Math1 pentru baza de timp curentă şi pentru numărul de stări/rampe
pe perioadă:
floor(Time*1000)*3.09375/4096
Analizaţi tensiunea de ieşire V15 şi eroarea totală în Figura 3.47. Compensaţi
erorile de ofset şi câştig în Math3 şi observaţi eroarea de liniaritate în Math4,
în Figura 3.48.
38
Figura 3.46. Pattern Generator – numărător binar pe 12 biţi
Figura 3.47. Tensiunea de ieşire şi erori - reţea pe 3 cifre hexazecimale
Figura 3.48. Eroare de liniaritate – reţea pe 3 cifre hexazecimale

Construiţi o reţea BCD pe 3 cifre mutând spre dreapta jumperii J3, J4 şi J5,
pentru a seta RSD15 şi RSD7 ca şi rezistori serie, respectiv RCD3 ca şi rezistor
ce închide reţeaua. În Pattern Generator, setaţi un numărător BCD pentru a
controla acest circuit.
39
3.4 Etaj de ieşire cu amplificator operaţional pentru reţele de

rezistenţe cu comutare în tensiune

Un etaj de ieşire cu amplificator operaţional în conexiune inversor poate fi
ataşat oricărei configuraţii de reţele
Rf
rezistive analizate în paragrafele de mai
Re V- If sus, ca în Figure 3.49. Datorită reacţiei
- inversoare, nodul de ieşire al reţelei este
Vo
+ conectat la punctul de masă virtuală
Ve
OA
aferent intrării inversoare a AO-ului, V-:
V  0 ( 3.38 )
Figure 3.49. Etaj de ieşire cu
Ve
amplificator operaţional pentru If  ( 3.39 )
reţelele de rezistenţe cu comutare Re
în tensiune. Rf
Vo  Ve  ( 3.40 )
Re
Amplificatorul operaţional asigură o impedanţă joasă pentru semnalul de

ieşire Vo, dar adaugă neidealităţi suplimentare, erori, precum şi alte probleme:
A. Eroare de ofset (Tensiunea de ofset a amplificatorului operaţional
înmulţită cu câştigul etajului).
B. Eroarea de câştig (datorată în principal raportului Rf/Re ratio, şi mai
puţin datorită câştigului finit al amplificatorului operaţional).
C. Limitările lăţimii de bandă.
D. Limitări ale Slew-Rate-ului.
E. Limitările domeniilor tensiunilor de intrare şi ieşire (de obicei legate
de sursele de tensiune).
F. Stabilitate (dependentă de câştigul etajului şi de sarcină).
G. Zgomot (zgomotul termal propriu ce este propagat dinspre sursele de
tensiune către semnalele adiacente).
H. Variaţii (modificarea parametrilor cu temperatura sau cu îmbătânirea)
40
Pentru ambele reţele unipolare, ponderate sau R-2R, pe n biţi, se obţine din
( 3.4 ), ( 3.5 ), ( 3.15 ), ( 3.16 ):
n
Re  R; Ve  Vref   ai  2 i Vref  { A} ( 3.41 )
i 1
Rf n Rf
Vo  Vref    ai  2 i  Vref   { A} ( 3.42 )
R i 1 R
Rf Vref R f
VFS  Vref  ; VLSB   ( 3.43 )
R 2n R
Pentru reţele combinate pe n-digiţi, în baza r, from ( 3.27 ), ( 3.28 ) se
obţine:
r 1 r 1
Ve  Vref  m  Ar ; Re   Rp ( 3.44 )
2 r
r Rf n r Rf
Vo  Vref  m    d i  r i  Vref  m   { A}r ( 3.45 )
2 R p i 1 2 Rp
r Rf V r R
VFS  Vref  m
 ; VLSB  refn  m  f ( 3.46 )
2 Rp r 2 Rp
Pentru reţelele combinate unipolare hexazecimale pe n-digiţi, m=4, r=16:
15 15
Ve  Vref   Ar ; Re   Rp ( 3.47 )
16 16
16 R f n Rf
Vo  Vref     d i 16 i  Vref   Ar ( 3.48 )
16 R p i 1 Rp
R V R
VFS  Vref  f ; VLSB  refn  f ( 3.49 )
Rp 16 Rp
Pentru reţelele combinate unipolare BCD pe n-digiţi, m=4, r=10:
9 9
Ve  Vref   Ar ; Re   Rp ( 3.50 )
16 10
10 R f n 10 R f
Vo  Vref     d i 10 i  Vref    Ar ( 3.51 )
16 R p i 1 16 R p
10 R f V 10 R
VFS  Vref   ; VLSB  refn   f ( 3.52 )
16 Rp 10 16 Rp
41
3.4.2 Simulare
VDD S1
5.0V VDD
S1A R1 R13
D V-
S1B
VDC1 5.0V 20kΩ 10kΩ
IN
GND -5.0V 5.0V
R6
U2 U1 VEE VDD Vo
10kΩ
10MHz 2 CP VDD S2
2
5
1 ~SR 5.0V VDD
U3 9 ~PE R2
10 CET S1A
D U6
1 7 CEP TC 15 VDC1 5.0V S1B 4
6 P3 O3 11
20kΩ 1
U4 5 P2 O2 12 IN
4 P1 O1 13 3
0 3 P0 O0 14 GND R7
10kΩ ADA4851-1YRJZ
40163BT_5V
6
VDD S3
5.0V VDD 5.0V
S1A R3 VDD
D
VDC1 5.0V S1B
20kΩ
IN
GND
R8
10kΩ
VDD S4
5.0V VDD
R4
VDC1 5.0V
20kΩ
R5
GND 20kΩ
ADG859YRYZ-REEL
Figura 3.50. Reţea de rezistenţe R-2R cu etaj de ieşire cu amplificator

operaţional
Figura 3.50 relevă schema simulată utilizând Multisim. O reţea ponderată sau
cobinată poate fi de asemenea utilizată în locul celei R-2R prezentate mai sus.
O frecvenţă de ceas de 10MHz şi o bază de timp rapidă sunt folosite pentru a
observa modificările dinamice rapide.
Parametri importanţi pentru amplificatorul operaţional ADA 4851 sunt:
 Vsupp: +3…±5V
 Variaţia tensiunii de ieşire: 60mV către oricare capăt de domeniu.
 Tensiunea de mod comun: VsuppN - 0.2V…VsuppP - 2.2V
 Slew Rate: 375V/us (în condiţii specifice)
 Lăţimea de bandă: 130MHz
Rezultatele simulării sunt prezentate în Figura 3.51. Vo este negativă, datorită
etajului inversor. Timpul de stabilire şi slew-rate-ul limitează viteza lui Vo, la
42
fiecare pas egal cu VLSB. Întârzierea maximă apare când numărul de intrare
trece de la valoarea maximă la 0, şi Vo sare de la aproape VFS la 0.
V-, tensiunea pe intrarea inversoare a amplificatorului operaţional nu este
zero, aşa cum ar trebui să fie pentru un etaj inversor ideal.
V  Vo  R f  I f ( 3.53 )
Amplificatorul operaţional în conexiune inversor ar trebui să genereze
valoarea necesară a lui Vo pentru a păstra V- la 0 ( 3.53 ). Dar, limitările
introduse de slew-rate şi de timpul de stabilire nu permit ca Vo să se modifice
destul de rapid, şi astfel se generază pulsurile lui Vo, vizibile în Figura 3.51.
Glitch-urile sunt prea rapide pentrua fi văzute în Vo, dar ele există în If şi pot
fi văzute în evoluţia lui V-.
Figura 3.51. Reţea de rezistenţe ponderate cu etaj cu amplificator

operaţional – rezultatele simulărilor
43

Reţeaua de rezistenţe R-2R pe 4 biţi
R7…R4, Rs7…Rs5, Rc4 este conectată în
Figura 3.52 la etajul de ieşire cu
amplificator operaţional în conexiune
inversor, cu ajutorul unui jumper pe J9, pe
poziţia V7. Vout şi V- sunt monitorizate pe
canalele 1 şi 2 ale osciloscopului.
Pattern Generator comandă
DIO7…DIO4 ca şi un numărător binar pe
4 biţi cu frecvenţa de clock de 10MHz.
Semnalele din Figura 3.53 nu sunt
identice cu cele simulate mai sus.
Impedanţa pinului aferent osciloscopului
Analog Discovery (1MΩ || 24pF), Figura 3.52 Placheta “Resistor
inductanţa cordoanelor de măsură şi Networks” – reţea de rezistenţe
diafonia introdusă de semnalele digitale ponderate cu etaj de ieşire cu
nu au fost considerate în simulare, dar de amplificator operaţional
asemenea ele nu afectează acest
experiment.
44
Figura 3.53. Etajul de ieşire al amplificatorului operaţional - experiment

Terminalele osciloscopului nu numai că modifică forma semnalelor, dar şi
influenţează comportarea întregului circuit. Deconectând terminalul
osciloscopului de la borna V-, se măreşte lăţimea de bandă globală a Vout, ca
în Figura 3.54.
Figura 3.54 Etajul de ieşire al amplificatorului operaţional - experiment

(terminal osciloscop aferent bornei V- deconectat)
Sarcina 8. Bazându-vă pe semnalul achiziţionat în Figura 3.54, măsuraţi

slew-rate-ul amplificatorului operaţional.
45
Sugestie: modificaţi baza de timp a osciloscopului şi poziţia pe orizontală,

pentru a mări panta cea mai abruptă (la resetarea mnumărului). Plasaţi
cursoare verticale pe aceasta. Click View/X Cursors. Citiţi Δy/Δx în fereastra
X Cursors. Observaţi că slew-rate-ul real, măsurat pentru un set de condiţii
specifice, poate fi semnificativ diferit în comparaţie cu valoarea standard
măsurată din foaia de catalog a amplificatorului operaţional.
La frecvenţe joase, limitările dinamice introduse de sondele osciloscopului,
respectiv de etajul de intrare al Analog Discovery sunt mai puţin vizibile, ca
în Figura 3.55. Eroarea de ofset a amplificatorului operaţional creşte ofsetul
global, comparativ cu Figura 3.12.
Erorile de ofset, câştig şi de liniaritate pot fi calculate ca în Figura 3.55,

similar ca în paragrafele anterioare, Figura 3.14 şi Figura 3.15.
46
Figura 3.55 Etajul de ieşire al amplificatorului operaţional – eroare totală

(sus) şi eroare de liniaritate (jos).
Sarcina 9. Plasaţi jumpere pe J3, J4, J5, J7 pentru a construi o reţea de

rezistenţe combinate hexazecimală pe 12 biţi. Setaţi un numărător binar pe
12 biţi în Pattern Generator pentru a comanda reţeaua de mai sus. Folosiţi
canalul 1 al osciloscopului pentru a vizualiza semnalul „dinte de ferăstrău”
V15 pe J8. Extindeţi baza de timp şi setaţi poziţia pe orizontală pentru a
observa glitch-urile “mari” de la jumătatea rampei, cele mici de la ¼ şi ¾ din
rampă. Observaţi că sondele Analog Discovery modifică formele de undă:
capacitatea parazită a sondei (24pF) realizează un Filtru Trece Jos cu
rezistenţa echivalentă a reţelei de rezistenţe (9.375kΩ).
47
Sarcina 10. Plasaţi jumperele pe J3, J4, J5, J7 pentru a construi o reţea
combinată zecimală pe 12 bit. Setaţi un mumărător BCD pe 3 digiţi (12 biţi)
în Pattern Generator pentru a comanda reţeaua de mai sus. Folosiţi canalul 1
al osciloscopului pentru a vizualiza semnalul „dinte de ferăstrău” V15 pe J8.
Extindeţi baza de timp şi căutaţi glitch-urile. Explicaţi locaţia glitc-urilor.
Sarcina 11. Plasaţi un jumper pe J9 pentru a adăuga un etaj de ieşire cu

amplificator operaţional. Folosiţi canalul 1 al osciloscopului pentru a
vizualiza Vout şi canalul 2 pentru V-. Repetaţi experimentele pentru ambele
reţele hexazecimale ţi zecimale. Observaţi aceleaşi glitch-uri ca mai sus.
Observaţi că glitch-urile sunt acum de amplitudine mai mare; de fapt, etajul
de ieşire cu amplificator operaţional face ca circuitul să fie mai puţin sensibil
la efectele sondelor Analog Discovery: rezistenţa de ieşire a amplificatorului
operaţional este mică, deci influenţa capacităţii parazite a sondei
osciloscopului este aproape neglijabilă. O sondă de oscilodcop pe V-
afectează forma de undă Vout (deconectaţi sonda de pe V- pentru a observa
diferenţa).
48
Figura 3.56. Reţea hexazecimală pe 12 biţi cu etaj de ieşire cu amplificator

operaţional: Vout şi glitch-urile de pe V- (detaliu).
Sarcina 12. Folosiţi reţeaua zecimală cu un numărător hexazecimal şi

viceversa. Explicaţi formele de undă.
Sarcina 13. Folosiţi o reţea hexazecimală pe 2 digiţi cu ajutorul unui semnal

sinusoidal customizat în Pattern Generator.
Sugestie: Folosiţi celulele din Excel pentru a crea un fişier .csv cu
eşantioanele sinusului:
- Pe coloana A , rândurile de la 1 la 1024 puneţi valorile 0,1,…1023.
- Implementaţi ecuaţia =INT(127*SIN(2*PI()*A1/1024))+128 în
celula B1. Copiaţi celula B1 în celulele B2 până la B1024. Aceasta va
genera 1024 de eşantioane ale unui sinus într-o perioadă a sinusului.
Eşantioanele au un ofset de jumătate din amplitudine, scalate între
0…256 şi rotunjite la cel mai apropiat întreg.
- Salvaţi fişierul în format .csv.
Sugestie: În Pattern Generator, setaţi un bus de 8 biţi cu eşantioanele
sinusului:
- În Pattern Generator, adăugaţi un bus pe 8 biţi DIO7…DIO0.
49
- În fereastra Edit, importaţi fişierul .csv.

- În fereastra Import, alegeţi coloana 2 ca şi sursă pentru valorile
busului.
Sugestie: Setaţi jumperi pentru o reţea de rezistenţe combinate pe două cifre
hexazecimale DIO7…DIO0. Repetaţi experimentele pentru ambele
configuraţii: cu şi fără etaj de ieşire cu AO.
Figura 3.57. Ferestrele Edit Bus şi Import.
50
Figura 3.58. Sinus pe 8 biţi folosind o reţea hexazecimală pe 2 digiţi fără

(sus) sau cu (mijloc şi jos) etaj de ieşire cu AO. Detalii ale glitc-urilor (jos).
51
Sarcina 14. Măsuraţi parametri dinamici ai semnalului de mai sus.

Sugestie: Deschideţi un Spectrum Analyzer în WaveForms, şi setaţi:
- Click View/Measure;
- Add/Trace1/Dynamic/ENOB. Aceasta relevă numărul echivalent de
biţi, calculat ca şi: ENOB=(SNR-1.76)/6.02
- Add/Trace1/Harmonics/FF. Aceasta va releva amplitudinea şi
frecvenţa componentei fundamentale. Se adaugă şi anumite
armonici.
- În Channel Options, modificaţi Sample Mode între Average şi
Decimate. Observaţi influenţa ENOB. (Mediind eşantioanele la
achiziţie se reduce zgomotul şi se îmbunătăţeşte ENOB. Dar, această
îmbunătăţire este făcută asupra imaginii achiziţionate a semnalului,
şi nu pe semnalul iniţial).
Figura 3.59. Folosind Spectrum Analyzer pentru măsurarea parametrilor

dinamici (sinus pe 8 biţi, mod de eşantionare decimate).
Sarcina 15. Repetaţi Sarcina 13 şi Sarcina 14 cu o reţea pe 3 digiţi

hexazecimali şi cu o secvenţă sinusoidală pe 12 bit customizată în Pattern
Generator.
Sugestie: într-un fişier Excel, modificaţi ecuaţia din celula B1 la
=INT(2047*SIN(2*PI()*A1/1024))+2048 şi copiaţi celula B1 în toate
celulele B2…B1024. Salvaţi fişierul în format .csv.
Sugestie: În Pattern Generator, adăugaţi un bus pe 12 biţi DIO
15…DIO12,DIO7…DIO0. În fereastra Edit, importaţi eşantioanele sinusului
din fişierul .csv.
52
Sugestie: Setaţi jumperii pentru a configura o reţea combinată hexazecimală

pe 3 digiţi R15…R12,R7…R0. Repetaţi experimentele pentru ambele
configuraţii: cu sau fără etaj de ieşire cu AO.
53
Content
54
3 Rețele de rezistențe 1
3.1 Rețele de rezistențe ponderate binar, cu comutare în tensiune, fără
sarcină 1
3.1.1 Suport teoretic 1
3.1.2 Simulare 2
3.1.2.1 Circuitul ideal 2
3.1.2.2 Erori introduse de inegalitatea rezistorilor 2
3.1.2.3 Erorile introduse de sursa Vi 5
3.1.2.4 Erori dinamice 6
3.1.3 Rezultate experimentale 8
3.1.3.1 Neidealităţi 9
3.1.3.2 Experiment practic 9
3.1.3.3 Măsurători 10
3.2 Reţele de rezistenţe R-2R, comutate în tensiune, fără sarcină 19
3.2.2 Simulare 19
3.2.2.1 Circuitul ideal 19
3.2.2.2 Erori introduse de inegalitatea rezistenţelor 20
3.2.2.3 Erori introduse de sursa Vi 22
3.2.3.2 Experiment 23
3.3 Reţea de rezistenţe combinate, comutate în tensiune, fără
sarcină 23
3.3.1.1 Reţele de rezistenţe combinate în format hexazecimal
25
3.3.1.2 Reţele de rezistenţe combinate în format zecimal 25
3.3.2 Simulare 26
3.3.2.1 Hexazecimal 26
3.3.2.2 BCD 27
3.3.3.2 Experiment (hexazecimal) 30
3.3.3.3 Experiment (Zecimal) 33
3.3.3.4 Reţea zecimală forţată la un număr hexazecimal 36
3.3.3.5 Reţea combinată cu subreţele de rezistenţe ponderate
37
3.3.3.6 Reţea combinată pe 355cifre cu subreţele mixte de
rezistenţe 38
3.4 Etaj de ieşire cu amplificator operaţional pentru reţele de
rezistenţe cu comutare în tensiune 40
3.4.2 Simulare 42
56

3 Rețele de Rezistențe 3.1 Rețele de Rezistențe Ponderate Binar, Cu Comutare În Tensiune, Fără Sarcină

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

3 Rețele de Rezistențe 3.1 Rețele de Rezistențe Ponderate Binar, Cu Comutare În Tensiune, Fără Sarcină

Încărcat de

Drepturi de autor:

Formate disponibile

3 Rețele de rezistențe

3.1 Rețele de rezistențe ponderate binar, cu comutare în tensiune, fără

3.1.1 Suport teoretic

Rabs  VLSB  VFS  2  n ( 3.8 )

Figura 3.3 relevă rezultatele simulate în regim tranzitoriu. Graficul digital

Un post - procesor va calcula eroarea pentru fiecare simulare.

Figura 3.3. Rezultate experimentale pentru rețelele de rezistențe ponderate

Figura 3.4. Erori introduse prin ajustarea suplimentară de 1% a rezistenţei.

3.1.2.3 Erorile introduse de sursa Vi

Un postprocesor a fost setat să calculeze eroarea fiecărei simulări. Rezultatele

Figure 3.5. Erori introduse prin ajustarea suplimentară de 1% a tensiunii.

3.1.2.4 Erori dinamice

Figura 3.6. Schema electrică pentru simularea erorilor dinamice

Figure 3.7. Simularea erorilor dinamice.

Figure 3.8. Placheta „Resistor Network”. Schema electrică

3.1.3 Rezultate experimentale

Pentru a separa tensiunea de ieşire,

Figure 3.9. Placheta „Resistor

Figura 3.10. Tensiunea de ieşire (rampă) a reţelei de rezistenţe ponderate

R  10k; n  4; Vref  VFS  3.3V ; Rabs  VLSB  206.25mV ( 3.13 )

Figura 3.11. Descrierea

Figura 3.12. Eroarea tensiunii de ieşire pentru reţele de rezistenţe ponderate

Figura 3.13 Eroarea dinamică a tensiunii de ieşire pentru reţelele de

eşantioanelor de pe C1 (semnalul real) versus cele ale semnalului ideal

Figura 3.14 Liniaritate după compensarea erorilor de câştig şi offset

C1 * corgain + coroff  Math1

 Math1  1   gain,rel    off ,abs

Sarcina 3. Calculaţi erorile absolute şi relative de câştig şi offset ale reţelei

Figura 3.15. Măsurarea erorii de liniaritate integrală absolută.

Pentru a calcula eroarea de liniaritate diferenţială absolută, adăugaţi două

Figura 3.16. Măsurarea erorii de liniaritate diferenţială absolută.

Se consideră eroarea acceptabilă = ±0.1VLSB=±20mV, ca în paragraful 3.1.2.4,

Figura 3.17. Măsurarea timpului de stabilire.

Figura 3.18. Tranziţia DIO15…DIO12 de la 0000 la 0001. Fără glitch.

Figura 3.19. Tranziţia DIO15…DIO12 de la 0001 la 0010. Glitch mic.

Figura 3.20. Tranziţia DIO15…DIO12 de la 0011 la 0100. Glitch mediu.

Figura 3.21. Tranziţia DIO15…DIO12 de la 0111 la 1000. Glitch maxim.

3.2 Reţele de rezistenţe R-2R, comutate în tensiune, fără sarcină

3.2.1 Suport teoretic

Tensiunea capăt de scală, VFS, rezoluţia absolută, Rabs, şi tensiunea

Rabs  VLSB  VFS  2  n ( 3.19 )

3.2.2.1 Circuitul ideal

Figura 3.24. Rezultatele simulării reţelei de rezistenţe R-2R.

reţele de rezistenţe ponderate (Figure 3.5). Observaţiile B, C şi D din

Figura 3.25. Eroare de inegalitate de 1% (R1…R4 = sus, R5…R8 = jos).

3.2.2.3 Erori introduse de sursa Vi

3.2.3 Rezultate experimentale

Vn Rp Rs 3.3.1 Suport teoretic

Fiecare subreţea poate fi considerată ca şi un CNA binar cu un digit {di} în

Rezistorii adiţionali Rs şi Rc conectează subreţelele pentru a se obţine o reţea

Sistemul de ecuaţii ( 3.24 ), ( 3.25 ) poate fi rezolvat pentru Rc şi Rs:

Reţeaua de rezistenţe combinate funcţionează ca şi un CNA în baza r.

VFS şi VLSB = Rabs sunt tensiunile corespunzătoare pentru {A}=1, respectiv

3.3.1.1 Reţele de rezistenţe combinate în format hexazecimal

3.3.1.2 Reţele de rezistenţe combinate în format zecimal

Figura 3.28. Schema unei reţele combinate pe două cifre hexazecimale

Figura 3.29. Rezultatele simulării schemei din figura anterioară

Figura 3.30. Schema unei reţele de rezistenţe combinate BCD pe 2 cifre

Figura 3.31. Rezultatele simulării unei reţele de rezistenţe combinate BCD

Figura 3.32. Reţea combinată de tip BCD comandată în cod hexazecimal

3.3.3 Rezultate experimentale

R  10k; n  4; Vref  3.3V

Figura 3.34. Tensiunea de ieşire de tip rampă