Proiect CEF

Tranzistoare MOS

Student:Balaban Alexandru Robert

Specializre:ETC
Grupa:4622

Etapa 1
1.Elemente de tehnologie de fabricaie i criterii de proiectare.
Tranzistorii reprezint blocurile de baz n realizarea circuitelor electronice. Diferena major
ntre tranzistori i elementele pasive (rezistori, condensatori, bobine, diode) este faptul c exist o
variaie de tensiune (sau curent) ntre caracteristicile de curent i tensiune pe un terminal de control.
Exist dou tipuri de tranzistori cu diferite principii fizice:
tranzistori bipolari (TB)
tranzistori cu efect de cmp (TEC)
Tranzistorii cu efect de cmp se mpart mai departe n: TEC-J - tranzistori cu efect de cmp cu
gril jonciune i TEC-MOS tranzistori cu efect de cmp metal-oxid-semiconductor cu gril
izolat. n prezent n circuitele integrate se folosesc predominant TEC-MOS, n timp ce TB se folosesc
n circuite analogice i n tehnologii digitale specifice. TEC-J au aplicaii specifice i nu se utilizeaz
n aplicaii digitale.
Tranzistoarele TEC-MOS au trei terminale de semnal: gril (G), surs (S) i dren (D) i un alt
terminal baz, la care fac referin grila, drena i sursa (fig. 1.1). Spre deosebire de TEC-J, la
tranzistoarele TEC-MOS grila este izolat de semiconductor prin intermediul unui strat de oxid de
siliciu foarte subire. n funcie de polaritatea purttorilor de sarcin se pot diferenia tranzistoare
nMOS (tranzistorul este realizat cu substrat de tip p, iar canalul conine electroni) sau pMOS
(tranzistorul este realizat cu substrat de tip n, iar canalul conine goluri).

Tox - grosimea
stratului de SiO2
W - limea canalului
L lungimea canalului

Fig. 1.1 Structura general a unui tranzistor

innd cont de modul de funcionare tranzistoarele TEC-MOS sunt de 2 feluri:
cu canal iniial, caz n care canalul superficial este ntotdeauna prezent fiind realizat prin
mijloace tehnologice;
cu canal indus, situaie n care canalul apare n condiiile n care tranzistorul este polarizat
corespunztor (sunt cele mai folosite tipuri de tranzistoare).
Funcionarea tranzistorului se bazeaz pe controlul conductanei electrice a canalului ntre
dren i surs, control efectuat prin tensiunea gril-surs.
n afara terminalelor "active" (grila, sursa i drena), tranzistoarele TEC-MOS mai au un
al patrulea terminal, legat la substratul pe care a fost construit tranzistorul. ntre canal i substrat
exist o jonciune semiconductoare, reprezentat pe simboluri prin sgeata desenat pe terminalul
substratului. Sensul sgeii arat sensul n care aceast jonciune conduce; jonciunea trebuie ns
2

meninut ntotdeauna invers polarizat, altfel ar compromite funcionarea tranzistorului. Pentru

ca aceast jonciune s fie blocat n orice moment, pentru un tranzistor cu canal n substratul
trebuie s fie legat la cel mai cobort potenial din circuit i se precizeaz cea mai utilizat
conexiune ca fiind acea cu sursa comun asemntoare conexiunii emitor comun specific
tranzistoarelor bipolare.
Tranzistorii TEC-MOS sunt construii dintr-un semiconductor cristalin ce reprezint substratul
tranzistorului. Substratul pentru tranzistorul nMOS este realizat din silicon de tip p, n timp ce
substratul tranzistorului pMOS este din silicon de tip n. Stratul de SiO2 ce separ grila de substrat are o
grosime cuprins ntre aproximativ 15 i 100 (1 = 1 angstrom = 10-10 m). Moleculele de SiO2
msoar aproximativ 3.5 n diametru, astfel nct pentru realizarea dimensiunii ideale a izolaiei
grilei sunt necesare puine straturi moleculare. Cu ct mai subire este izolaia, cu att grila are mai
mult control asupra dispozitivului.
Regiunile drenei i sursei sunt realizate din silicon cristalin dopat cu sarcini opuse celor din
substrat. Regiunea dintre dren i surs poart numele de canal. Grila este terminalul de control, iar
sursa emite electroni sau goluri colectai de dren.
Procesul de fabricaie a tranzistorului TEC-MOS ncepe prin oxidarea substratului(fig 1.2),
rezultnd la suprafa un strat subire de SiO2(fig 1.3).

Fig 1.2 Substratul iniial

Fig 1.3 Adugarea stratului de SiO2

Pe suprafaa dispozitivului gravat selectiv pentru expunerea substratului de Si (fig 1.4) se

adaug un strat subire de oxid (fig 1.5), care va fi acoperit de un strat de silicon policristalin(fig 1.6).

Fig 1.4 Expunerea substratului

Fig 1.5 Adugarea stratului de oxid

Fig 1.6 Adugarea siliconului policristalin

Zona central va fi din nou gravat (fig 1.7) obinndu-se att grila tranzistorului, ct i spaiul
pentru viitoarele jonciuni pentru surs i dren (fig 1.8).

Fig 1.8 Crearea jonciunilor

Fig 1.7 Crearea grilei

Dup adugarea unui nou strat de SiO2 se creeaz mici guri pentru plasarea contactelor pentru
surs, respectiv dren. Totul se acoper cu metal topit, pentru creearea contactelor, iar dup finisare si
curarea excesului de metal tranzistorul este pregtit pentru utilizare.

2.Simboluri.

Fig. 1.9 Tranzistoare MOSFET i tipurile bipolare similare acestora

Tranzistoarele MOSFET (metal oxide semiconductor field efect transistor) sunt dispozitive
electronice cu trei terminale active: poarta G , drena D i sursa S (Fig. 1.2). n plus, ele mai au un
terminal, legat la substratul pe care a fost realizat tranzistorul, care trebuie meninut la cel mai cobort
(sau ridicat, dup tipul tranzistorului) potenial din circuit. Poarta este izolat cu un strat de oxid de
siliciu, astfel nct curentul de poart este practic nul (putnd ajunge chiar la 1 pA) iar curenii de
dren i surs sunt practic egali. Funcionarea tranzistorului se bazeaz pe controlul conductanei
electrice a canalului ntre dren i surs, control efectuat prin tensiunea poart-surs

3.Zone de lucru i caracteristici specifice.

Zonele de lucru ale tranzistorului MOS depind de structura fizica a aparatului. Ideea principala
care sta la baza functionarii este implantul a doua zone dopate identic in aproprierea unei insule de
substrat. Aceste doua zone dopate sunt conectate la terminalele de sursa si drena. Substratul poate fi de
doua feluri, n si p , sau material insulator, depinzand de procesul tehnologic. Terminalul grila este
separat de substrat printrun strat subtire de SiO2. Terminalul bulk este conectat direct la substrat. In
continuare se vor exemlpifica zonele de lucru ale tranzistorului nMOS.
O tensiune pozitiva aplicata intre grila si sursa respinge golurile din substrat sub grila. Daca
VGS este mai mare decat tensiunea de prag VTh, substratul de sub grila se polarizeaza invers si se
creeaza un canal intre drena si sursa. Contactul dintre sarcinile de difuzie n si cele din substrat p
formeaza o zona de gol care este distribuita in jurul drenei, sursei si in lungul canalului.
Odata ce canalul a fost realizat, este nevoie de o tensiune drena-sursa pentru a accelera
electronii catre drena. Curentul este mentinut prin injectare de electroni in canal prin partea sursei si
eliminarea lor prin terminalul drenei.
3.1.Zona de tiere

Dac tensiunea VGS este mai mic dect tensiunea de prag necesar pentru a crea canalul,
curentul prin tranzistor este nul. n zona de tiere, tranzistorul funcioneaz asemenea unui contact
deschis cu rezisten mare.
Daca VGS 0 ,atunci I DS 0
3.2.Zona de triod
Tranzistorul se afl n zona de triod cnd tensiunea gril surs este suficient de mare pentru a
crea un canal, dar tensiunea dren-surs s fie mai mic dect tensiunea dren-surs la saturaie
(VDS<VDSsat) a tranzistorului .n zona de triod, poate fi observat faptul c exist un contact ohmic ntre
dren i surs. Considerm VGS > VTh(tensiunea de prag) astfel nct suprafaa de sub oxid este
polarizat invers , VDS > 0 , ducnd la apariia unui curent de drift care va circula de la dren la surs.
Presupunem ca potenialul dren-surs VDS este suficient de mic nct att tensiunea de prag ct i
limea stratului de goluri sunt constante. Trebuie calculat capacitatea C`ox.

Fig.2 Seciune transversal a unui tranzistor nMOS n zona de triod

Sarcina/unitatea de arie n stratul polarizat invers este dat de relaia:

'
'
VGS V ( y )
QCh
Cox

Qb

'

(3.2.1)

C ' oxVTh

'
Q1' ( y ) QCh
Qb' Cox' (VGS V ( y ) VTh ) , Q1' ( y ) - sarcina n canalul polarizat invers

dR

1
dy
- rezistena diferenial a zonei canalului

`
n Q1 ( y ) W

dV ( y ) I D dR

ID
dy
W n Q1` ( y )

(3.2.2)
(3.2.3)
(3.2.4)

I D dy W nQ1' ( y ) dV ( y )

(3.2.5)

I D dy W n C (VGS V ( y ) VTh ) dV ( y )

(3.2.6)

`
ox

KPn n Cox' n

Cox'

ox
TOX

ox
TOX

-transconductana pentru un tranzistor cu canal n

(3.2.7)

- specific capacitii grilei care poate fi exprimat ca raportul dintre permitivitatea

electric i grosimea oxidului din gril(TOX)
(3.2.8)

Pentru tranzistorul pMOS avem urmtoarea ecuaie:

I D KPp

W
L

V 2 SD
(VSG VTh )VSD
pentru VSG VTh si VSD VSG - VTh
2

(3.2.14)

3.3.Zona de saturaie

Fig. 2.1 Seciune transversal a unui tranzistor nMOS n zona de saturaie

n aceast zon, tensiunea VDS este ntotdeauna mai mic dect VGS - VTh . Cnd avem egalitate

n relaia anterioar, adic VDS= VGS - VTh , sarcina de sub gril devine zero. Tensiune dintre dren i
surs o numim tensiune de saturaie VDS,sat i indic momentul cnd sarcina este tiat la suprafaa
canalului dintre dren i surs.
Dac vom crete tensiunea VDS nu crete i curentul de dren. Dac aceast tensiune crete pn
cnd zona de goluri dintre dren i surs se extinde, tranzistorul se numete punched through.
Tensiunea maxim care poate fi aplicat ntre drena i sursa unui tranzistor MOS este dat de tensiunea
punchthrough .
n cazul tranzistoarelor reale, tensiunea dren-surs ajusteaz mrimea efectiv a canalului prin
creterea sau descreterea regiunii (PINCH - OFF).

4.Modelul de semnal mic n zona de saturaie i de triod

Geometria i comportamentul tranzistoarelor se determin adesea prin folosirea unui model de
semnal mic. Avantajul modelului de semnal mic din descrierea semnalului mare este liniaritatea care
ajut mbuntirea tranzistorului cu surse controlate i elemente pasive.
Efectul tensiunii gril-surs asupra curentului din dren este modelat cu o tensiune controlat de
curentul sursei cu o amplificare gm.

Fig.2.2 Modelul de semnal mic pentru tranzistorul MOS

Fig 2.3 Modelarea tranzistorului cu surse controlate

iD=id + ID=

(VGS v gs VTh ) 2 (1 VDS )

(4.1)

Transconductana gm se obine cu ajutorul derivatei urmtoare:

I DS const

i
g m DS
vGS V

GS

(VGS v gs VTh )(1 (c m ) VDS )

(4.2)

const

Tensiunea dren-surs poate influena i ea transconductana care la rndul ei influeneaz

nivelele de semnal. Dac tensiunea AC este suficient de mic nct vgs << VGS i produsul dintre
componentele alternative i cele continue este mai mic dect 1 atunci , g m (VGS VTh ) 2I D .
Se poate observa c id g m vgs .

K T NO I D , weak
VTh
(4.3)
VGS vgs
ln
q
I W
0
L

Cnd regiunea de triod este polarizat, tranzistorul poate fi nlocuit cu un rezistor cu tensiune
controlat, doar n momentul n care regiunea de triod este polarizat. Utiliznd o aproximare liniar
se poate deduce valoarea rezistenei care este:
rDS

L
.
CoxWv od

(4.4)

5.Capaciti parazite
Capacitile care se gsesc n structura fizic a unui tranzistor MOS sunt prezentate n figura de
mai jos.
Metodele de determinare a capacitilor parazite
sunt numeroase, dintre care putem meniona teorema
Miller care se realizeaz cu ajutorul constantelor de timp i
de scurtcircuit gol , respectiv scc. Semnificaia capacitilor
parazite din figura de mai sus este urmtoarea:
Cols i Cold sunt sursa i drena care suprapun
capacitile create prin intersecia grilei cu sursa i
difuziile drenei

Fig 2.4 Capaciti parazite

Cjbs, Cjbd i Cjbch sunt jonciunile capacitilor de bulk-surs , bulk-dren bulk-canal

Cch este capacitatea canalului

Capacitile parazite ale tranzistorului MOS ce corespund diferitelor zone de lucru sunt
prezentate n tabelul 5.1:

Tab. 2.5 Capaciti parazite

Zona de tiere
WLOLCox

CGS
CGD

Zona de triod

WLOLCox

CGB

WLOLCox
CGB0

CSB

CjSB

CDB

CjDB

Zona de saturaie

CGB0

CjBS

6.Modelul de semnal mic, nalt frecven, n zona de tiere

Acest model include o reea vast de capaciti dup cum se poate observa din figura urmtoare. n
aceast zon de tiere nu circul niciun curent prin tranzistor. Datorit absenei canalului se poate
observa o cretere relativ a capacitii gril-bulk. Aceasta se datoreaz n special suprapunerii directe
a zonei direct sub gril. Astfel, CGB poate fi aproximat cu capacitatea canalului. Avnd n vedere acest
model, capacitile asociate lui sunt urmtoarele:
CGD COLD WLOLCox
(6.1)

C GS C OLS WLOL C ox

C GB C ChW L LOL C ox
C SB C jBS

(6.2)

C DB C jBD

Fig. 2.6. Modelul de semnal mic , nalt frecven, a unui tranzistor n zona de tiere.

7.Modelul de semnal mic, nalt frecven, n zona de triod

n prima faz ,tranzistorul va fi nlocuit cu un rezistor. Capacitile parazite sunt urmtoarele:

1
CGD COLD CCh 1.2W L LOL Cox
2
1
1
CGS COLD CCh WLOLCox W ( L 2 LOL )Cox
2
2
CGB CGB0
CSB C jBS

(7.1)

1
C jBCh

CDB C jBD

1
C jBCh

Capacitile de suprapunere ale drenei i sursei sunt date de jumtate din capacitatea canalui
(deoarece contribuia canalului este egal cu partea drenei i a sursei). Observm c n cazul
capacitii canal-substrat, aceasta e distribuit ntre jonciunile dren-bulk i surs-bulk. Capacitatea
gril-bulk este CGB0 ntruct canalul "apr" efectiv grila de bulk.

8.Modelul de semnal mic, nalt frecven, n zona de saturaie

Fig 2.7 Modelul de semnal mic, nalt frecven n zona de saturaie.

Capacitile asociate cu modelul de nalt frecven n saturaie sunt:

CGB COLD WLOLCox

CGS COLS

2
2
CCh WLOLCox W ( L LOL )Cox
3
3

CGB CGB0

(8.1)

2
C SB C jBS C jBCh
3
C DBCjBD

9.Schemele de simulare pentru ridicarea caracteristicilor

Fig. 2.8 Schemele de simulare ale celor dou tranzistoare MOS

Caracteristicile care ne intereseaz sunt: caracteristicile de ieire i caracteristicile

transconductanei ale celor dou tipuri de tranzistoare. Punctul bias este controlat din potenialele
tuturor nodurilor. Pentru simularea tuturor caracteristicilor utilizm schemele prezentate n figura 9.1.
Simularea caracteristicii de ieire a unui tranzistor nMOS este obinut prin reglarea
potenialului din dren ntre 0V i 3.3 V. Pentru a obine familia de curbe este necesar o a doua
reglare a potenialului. Aceasta se face asupra terminalului de gril i variaz ntre 800mV i 1.2 V cu o
incrementare de 100mV. Reprezentarea grafic a caracteristicii de ieire a unui tranzistor nMOS este
prezentat n figura 9.2.

Fig 2.9Reprezentarea grafic a caracteristicii de ieire a unui tranzistor nMOS

O simulare aproximativ la fel se face i pentru tranzistorul pMOS. Variabila VGp variaz ntre
2.4 V i 2.6 V cu o incrementare de 50mV. Reprezentarea grafic a caracteristicii de ieire a unui
tranzistor pMOS este prezentat n figura 9.3.

10