Admitere MASTER

Dipozitive si Circuite Electronice

Capitolul I
TRANZISTORUL MOS
1.1 Structura MOS
1.2 Antrenarea canalului. Tensiunea de prag
1.3 Regimuri de functionare pentru tranzistorul MOS
1.4 Relatii intre curenti si tensiuni la tranzistorul MOS
09.06.2009 2
1.5 Modelarea tranzistorului MOS la semnal mic
Master
Master
substrat p
G D S
B
SiO
2
SiO
2
n+ n+
SiO
2
RSS
Metal Oxid
Semiconductor
Fig. 1.1
1.1 Structura MOS
Zonele n
+
constituie electrozii sursa (S), repectiv drena (D)
Electrodul poart/grila (G) este dispus pe un strat izolant de oxid
Electrodul substrat/bulk (B) este pe spatele substratului
Combinatia Metal(electrodul G)- Oxid (izolantul de poarta)- Semiconductor
(substratul) constituie structura MOS (fig.1.1)
La MOS cu canal indus, nu exist canal care s conecteze zonele n
+

Cap. 1 - Tranzistorul MOS
09.06.2009 3
Master
In aplicatii se folosete:


TEC-MOS-ul are 2 jonctiuni, intotdeauna invers polarizate: J-BS si J-BD.
in regim stationar si cvasistationar curentii de substrat sunt neglijabili:
Curentii de poarta sunt neglijabili datorita oxidului izolator:
tranzistorul MOS cu 4 electrozi (2 porti de comanda):
G poarta principala si B poarta secundara

tranzistorul MOS cu 3 electrozi (o poarta G): prin constructie, substratul B se
leaga la sursa S
Observatii
Cap. 1 - Tranzistorul MOS
09.06.2009 4
0
B
i ~
0
G
i ~
Master
Fig. 1.2
ntre S i D sunt 2 diode dispuse spate n spate 0 i
D
~
Un curent i
D
0 ntre S si D necesita inducerea / antrenarea unui
canal n ntre zonele n
+

Antrenarea canalului se realizeaza prin polarizarea portii cu :
0 >
GS
v
Structura MOS la echilibru - fara canal
B
S
D
i
D
Cap. 1 - Tranzistorul MOS
09.06.2009 5
1.2 Antrenarea canalului. Tensiunea de prag
Master
GS
v
concentraia e
-
devine predominant fa de concentraia de e
+

pe o zon foarte ngust care constituie canalul n
tipul semiconductorului s-a inversat in aceasta zona ingusta (p n)
concentraia de e
-
din canal (zona ngust de tip n) e egal cu
concentratia de e
+
din volumul B
canalul permite conductia unui curent intre S si D
GS T
v V =
e
+
-golurile din substratul semiconductor , din vecintatea interfeei substrat -
oxid de poart sunt ndeprtate de potenialul pozitiv aplicat pe G
e
-
- electronii din substrat sunt atrasi n vecintatea interfetei substrat - oxid de
poart de potentialul pozitiv al G
Cap. 1 - Tranzistorul MOS
09.06.2009 6
Antrenarea canalului
0 >
GS
v
0
D
i >
Master
Tensiunea de prag
V
T
- tensiunea aplicata pe G ce produce antrenarea canalului
0 T ox
V V = + u
Cap. 1 - Tranzistorul MOS
1. Tranzistorul MOS cu o poart
B legat la S
V
T
V
T0
09.06.2009 7
V
ox
tensiunea pe oxidul de poarta

tensiunea pe semiconductor (substrat)
(1.1a)

Master
- factor de substrat
( ) | | + + =
BS T T
v V V
0
|

ox
B
C
Q
0
=
Cap. 1 - Tranzistorul MOS
2. Tranzistorul MOS cu 2 porti
09.06.2009 8
Substratul (B) se polarizeaza cu tensiunea care modifica tensiunea de prag v
BS

(1.1b)

Master
Parametru n-MOS p-MOS
Substratul p n
V
T0
> 0 < 0
v
BS
< 0 > 0

> 0 < 0
V
T
> 0 < 0
Ecutii le (1.1a,b) sunt valabile pentru n-MOS si p-MOS
In tabel se dau semnele marimilor definite anterior pentru n-MOS si p-MOS
tensiunea de prag a tranzistorului cu o poart
0 v
T 0 T
BS
V V
=
=
V
T
tensiunea de prag a tranzistorului MOS cu 2 porti
Concluzii
Cap. 1 - Tranzistorul MOS
09.06.2009 9
Master
1.3 Regimuri de functionare
MOS canal n

MOS canal p

(1.2a)

(1.2b)

, 0 V v
T GS
> >
0 v
DS
>
Funcionare n conducie
0 V v
T GS
s <
0 v
DS
<
MOS canal n

MOS canal p

(1.2c)

(1.2d)

Funcionare n blocare
T GS
V v s 0 v
DS
= sau
T GS
V v < 0 v
DS
= sau
0 i , 0 i
B G
~ ~
( ) 0 i
D
>
( ) 0 i
D
=
Cap. 1 - Tranzistorul MOS
09.06.2009 10
Curentii de poarta si substrat sunt in general,neglijabili :
Master
1.4 Relaii ntre cureni i tensiuni la MOS
( regim stationar si cvasistationar)
Se considera un n-MOS n conducie comandat pe poarta cu :
n regim stationar / cvasistaionar

singurul curent prin tranzistor este daca
domeniul tensiunii v
DS
se mparte n dou zone :
zona cvasiliniara ( de trioda)
zona activa( de saturatie)

Cap. 1 - Tranzistorul MOS
0 V v
T GS
> >
0 i , 0 i
B G
~ ~
0 v
DS
> 0 i
D
=
09.06.2009 11
Master
Cap. 1 - Tranzistorul MOS
Observatie : cand

Zona liniar - curentul variaza liniar cu

T GS DS
V v v <<
( )
DS T GS n D
v V v k i =
(1.3 b)
k
p
- factorul de curent

09.06.2009 12
( )
(

=
2
2
DS
DS T GS n D
v
v V v k i
Zona cvasi-liniar
0 < v
DS
v
GS
V
T
(1.3a)
DS
v
Master
saturaie incipient:
)
V
v v
1 ( ) V v (
2
k
i
F
sat , DS DS 2
T GS
n
D

+ =
2
( ) (1 )
2
n
D GS T n DS
k
i v V v = +
Cap. 1 - Tranzistorul MOS
Zona de saturaie / activ
T GS sat , DS DS
V v v v = >
sat , DS DS
v v =
( )
2
2
, ,
2 2
T GS
n
sat DS
n
sat D D
V v
k
v
k
i i = = =
sat , DS DS
v v >
(1.3c)
(1.3d)
(1.3e)
saturaie propriu-zis - zona activa
09.06.2009 13
Master
Cap. 1 - Tranzistorul MOS
Observatii
Ecuaiile i funcionarea MOS -ului sunt similare cu cele ale TEC-J
n saturaie, apare modularea / scurtarea lungimii canalului exprimata
prin factorul in relatia (1.3d)
Formulele (1.3) sunt valabile i pentru p-MOS; pentru acest tranzistor in
ecuatiile (1.3) trebuie s se lucreze cu |v
DS
| i |v
GS
- V
T
| , cu k
p
si
p

Exemple:
1) ecuatia (1.3d ) se scrie pentru p -MOS:
09.06.2009 14
(1 )
n DS
v +
2
( ) (1 )
2
p
D GS T p DS
k
i v V v = +
2)
, DS DS sat GS T
v v v V > =
Master
Tensiunea de prag V
T
Tensiunea Early V
F
sau inversul tensiunii Early
n(p)
Factorul de curent k
n(p)
Cap. 1 - Tranzistorul MOS
Parametrii statici ai MOS

unde : e factorul geometric/factorul de aspect al tranzistorului MOS

e mobilitatea (valoarea medie) purtatorilor mobili din canal:
electroni (goluri).
09.06.2009 15
'
( ) ( ) n n p n p ox
W W
k k C
L L
= =
W
L
( ) n p

(1.4)
C
ox
e capacitatea pe unitatea de arie a oxidului de poarta
Master
1.Condiia de semnal mic
( )
d D D
2
T GS
n
D
gs GS GS
i I i
V v
2
k
i
v V v
+ =

~
+ =
La intrare se aplica v
gs
- un semnal de joas frecven
Cap. 1 - Tranzistorul MOS
T GS sat , DS DS
V V V V = >
Se considera un nMOS
polarizat in PSF - punctul static de functionare :
Se considera tranzistorul cu o poarta
1.5 Modelarea tranzistorului MOS la semnal mic
09.06.2009 16
( , , )
D GS DS
Q I V V
PSF e plasat in zona activa /de saturaie :
Componenta continua a curentului
D
I
d
i
Componenta variabila / de semnal a curentului
0
BS
V =
Master
D D d
i I i = +
Cap. 1 - Tranzistorul MOS
09.06.2009 17
( )
( ) ( )
2
2
2
2
2 2
n n
D GS gs T GS T gs GS T gs
k k
i V v V V V v V V v
(
= + = + +



( )
2
2
n
D GS T
k
I V V =

( )
2 2
2 2
n n
d n GS T gs gs m gs gs
k k
i k V V v v g v v = + = +

e componenta continua a curentului
e componenta variabila in timp( de semnal) a curentului
d
i
Master


(1.5)

gs d
v i ~
(1.5) e condiia de semnal mic pentru MOS
Cap. 1 - Tranzistorul MOS
( )
T GS gs
V V v <<
numai dac
09.06.2009 18
Tranzistorul lucreaza semnal mic daca intre componentele de semnal ale
curentului si tensiunilor sunt (numai) relatii liniare
( ) ( )
gs T GS n
2
gs
n
gs T GS n d
v V V k v
2
k
v V V k i ~ + =
Master


In general curentul de drena e functie de tensiunile tranzistorului. Pentru
cazul tranzistorului cu o poarta :
( ) ( ) ( )
2
, 1
2
n
D GS DS GS T n DS
k
i v v v V v = +
Cap. 1 - Tranzistorul MOS
09.06.2009 19
Dezvoltand in serie in conditii de semnal mic
( ) ( ) ( )
,
D D
D D GS DS GS GS DS DS
GS GS
Q Q
D d
i i
i i V V v V v V
v v
I i
c c
c c
~ + + + =
= +
2. Ecuatiile curentilor la semnal mic si frecvente joase

( )
,
D D GS DS
I i V V =
( ) ( )
D D
d GS GS DS DS
GS GS
Q Q
i i
i v V v V
v v
c c
c c
~ +
Master


DS DS ds
V v v =
Cap. 1 - Tranzistorul MOS
09.06.2009 20
0
d s m gs ds ds
g b
i i g v g v
i i
= = +
= =
(1.6)
D
m
GS
Q
i
g
v
c
c
=
D
ds
DS
Q
i
g
v
c
c
=
Ecuatiile (1.6) exprima relatiile intre componentele
de semnal mic / frecvente joase la MOS
e conductanta de transfer (panta) tranzistorului
Notatii:
gs GS GS
v v V =
e conductanta de iesire a tranzistorului
Obs.: Derivatele se calculeaza in PSF-ul tanzistorului(notat cu Q)
Master
i
g
=0
D
S =B
G
g
m
v
gs
+
-
v
gs
r
ds
Fig. 1.4
3. Circuitul echivalent de semnal mic si frecvente joase
Relatiile (1.6) conduc la circuitul din fig. 1.4 (v
bs
= 0)
Cap. 1 - Tranzistorul MOS
v
ds
+
-
09.06.2009 21
Master


4. Parametrii dinamici ai MOS
Panta ( conductanta de transfer )-
exprima variatia curentului de iesire(de drena) la variatia tensiunii pe poarta
( )
D n T GS n
Q
GS
D
m
I k 2 V V k
v
i
g = ~ =
c
c
( ) ( ) D p n T GS p n m
I k 2 V V k g = =

(1.7)
Cap. 1 - Tranzistorul MOS
09.06.2009 22
Master
Conductana de ieire -
exprima variatia curentului de iesire cu variatia tensiunii de iesire
( ) D p n
F
D
Q
DS
D
ds
I
V
I
v
i
g
c
c
= ~ =
(1.8a)
( ) D p n D
F
ds
I I
V
r

1
= =
(1.8b)
Cap. 1 - Tranzistorul MOS
Rezistena de ieire
09.06.2009 23
Capitolul II
CIRCUITE ELECTRONICE FUNDAMENTALE CU
TRANZISTOR MOS
2.1 Etaje de amplificare sursa comuna (SC) cu MOS
2.2 Etaje de amplificare drena comuna (DC) cu MOS
2.3 Amplificatorul cascod CMOS
2.4 Surse de curent cu MOS
09.06.2009 24 Master
Cap. 2 - CEF cu MOS
2.1 Etaje surs comun (SC)
Fig. 2.1a, b, c, d.
Master
25
Cap. 2 - CEF cu MOS
Analiza etajului din Fig. 2.1a

Schema de regim dinamic fig.2.1e
Q
1
si Q
2
tranzistoare amplificatoare
Q
1
si Q
2
primesc semnal pe poarta - raspund in drena
Sursa e comuna la intrarea/iesirea amplificatorului etaj SC
In fig.2.1e sunt 2 etaje SC conectate in paralel
Fig. 2.1e

Master

26

Cap. 2 - CEF cu MOS

2 gs 1 gs i
v v v = =
Analiza etajului din Fig. 2.1a

Amplificarea de tensiune- se determina pe schema din fig. 2.1f
0
r
v
r
v
v g v g
2 ds
o
1 ds
o
2 gs 2 m 1 gs 1 m
= + + +
Fig. 2.1f
Master
( ) ( ) 0 v g g v g g
o 2 ds 1 ds i 2 m 1 m
= + + +
2 ds 1 ds
2 m 1 m
i
o
v
g g
g g
v
v
A
+
+
= =
27
Cap. 2 - CEF cu MOS
0 v g v g 0 v v v
2 gs 2 m 1 gs 1 m 2 gs 1 gs i
= = = = =
Rezistenta de iesire- se determina pe schema din fig. 2.1g
( )
t 2 ds 1 ds
2 ds
t
1 ds
t
t
v g g
r
v
r
v
i + = + =

2 ds 1 ds t
t
o
g g
1
i
v
R
+
= =
Fig. 2.1g
Master 28
Cap. 2 - CEF cu MOS
Schema de regim dinamic fig.2.1h
Q
1
tranzistor amplificator
Q
1
- primeste semnal pe poarta - raspunde in drena
Sursa e comuna la intrare/iesire etaj SC
Q
2
tranzistor dioda
Analiza etajului din Fig. 2.1b
Fig. 2.1h
Master 29

Cap. 2 - CEF cu MOS

2 ds
t
t
2 Q
r
i
v
R = =
2 2
0
m gs
g v =
Q
2
tranzistor dioda
rezistenta dinamica echivalenta se determina peschema din fig. 2.1 i
2 ds
t
t
r
v
i =
Analiza etajului din Fig. 2.1b
Fig. 2.1i

Master 30
Amplificarea de tensiune - etajul SC din fig. 2.1b (h)
Cap. 2 - CEF cu MOS
1 gs i
v v =
0
r
v
r
v
v g
2 ds
o
1 ds
o
1 gs 1 m
= + +
( ) 0 v g g v g
o 2 ds 1 ds i 1 m
= + +
2 ds 1 ds
1 m
i
o
v
g g
g
v
v
A
+
= =
Rezistenta de iesire - etajul SC din fig. 2.1b (h)
2 ds 1 ds t
t
o
g g
1
i
v
R
+
= =
Fig. 2.1j
Master 31
Cap. 2 - CEF cu MOS
2 ds 1 ds
2 m 1 m
v
g g
g g
A
+
+
=
Fig. 2.1a (2.1a)

2 ds 1 ds 2 m
1 m
v
g g g
g
A
+ +
=
Fig. 2.1d (2.1d)

Fig. 2.1b (2.1b)

2 ds 1 ds
1 m
v
g g
g
A
+
=
Fig. 2.1c (2.1c)

2 ds 1 ds
2 m
v
g g
g
A
+
=
Etaje SC- Amplificarea de tensiune
Cu modelele descrise anterior pentru fiecare schema din fig. 2.1 a,b,c,d se obtine :
Master 32
Cap. 2 - CEF cu MOS
Fig. 2.1a,b,c,d (foarte mare) (2.2a)


i
R
Fig. 2.1a,b,c (2.2b)

2 ds 1 ds
2 ds 1 ds
o
r || r
g g
1
R =
+
=
Fig. 2.1d (2.2c)

2 ds 1 ds 2 m
o
g g g
1
R
+ +
=
Etaje SC- Rezistenta de intrare/iesire
Cu modelele descrise anterior pentru fiecare schema din fig. 2.1 a,b,c,d se obtine :

Master 33
2.2 Etajul dren comun (DC)
Cap. 2 - CEF cu MOS
Master
Fig. 2.2a

34
Cap. 2 - CEF cu MOS
Schema de regim dinamic
Master
Fig. 2.2b
Q
1
- tranzistor amplificator
Q
1
- primeste semnal pe poarta raspunde pe sursa
Drena e comuna la intrare / iesire etaj DC
Q
2
- tranzistor dioda (v. fig. 2.1i )

35
0
r
v
r
v
v g
2 ds
o
1 ds
o
1 gs 1 m
=
o o
1 m
2 ds 1 ds
i
v v
g
g g
v +
+
=
Cap. 2 - CEF cu MOS

2 ds 1 ds 1 m
1 m
i
o
v
g g g
g
v
v
A
+ +
= =
Rezistenta de intrare ( fig2.2b)
i
R
Master
o 1 gs i
v v v + =
Amplificarea de tensiune
pe schema din fig. 2.2b se deduce


(2.3a)
(2.3b)
(foarte mare)
36
Cap. 2 - CEF cu MOS
Rezistenta de iesire - se deduce pe schema din fig. 2.2c

1 gs t
v v =
2 ds
t
1 ds
t
1 gs 1 m t
r
v
r
v
v g i + + =
( )
t 2 ds 1 ds 1 m t
v g g g i + + =
2 ds 1 ds 1 m t
t
o
g g g
1
i
v
R
+ +
= =
Master

Fig. 2.2c
(2.3c)
37
Cap. 2 - CEF cu MOS
2.3 Cascodul CMOS
Schema de regim dinamic
Master
Amplificator cu 2 etaje dispuse in cascada
Amplificator CASCOD
Q
1
- etaj SC (primeste semnal pe poarta raspunde pe drena)
Q
2
- etaj GC (primeste semnal pe sursa raspunde pe drena)
Q
3
- tranzistor dioda (v. fig. 2.1i )

Fig. 2.3a
Fig. 2.3b
38
Cap. 2 - CEF cu MOS
Etajul GC ( echipat cu Q
2
)


2 gs
v v =
3 ds 2 gs 2 m o
r v g v =
3 ds 2 m
o
2 v
r g
v
v
A = =
2 gs 2 m
v g i =
2 m
2 i
g
1
i
v
R = =
Master
Fig. 2.3c
S-a negligat efectul
rezistentei
lucreaza pe sarcina
( rezistenta lui Q
3
)
2 ds
r
39
3 ds
r
Cap. 2 - CEF cu MOS
Rezistenta de iesire a etajului GC
0 v g 0 v
2 gs 2 m 2 gs
= =
3 ds
t
t
r
v
i =
02 3
t
ds
t
v
R r
i
= =
Master
Fig. 2.3d
40
Cap. 2 - CEF cu MOS
Etajul SC ( echipat cu Q
1
)
1 gs i
v v =
0
R
v
v g
2 i
1 gs 1 m
= +
1
1 1 2
2
m
v m i
i m
g v
A g R
v g
= = =
1
i
i
i
v
R
i
=
Master
S-a negligat efectul
rezistentei
lucreaza pe sarcina
( rezistenta de intrare in Q
2
)


1 ds
r
Fig. 2.3d
41
2 i
R
CASCOD (fig.2.3b) - Amplificarea de tensiune
Cap. 2 - CEF cu MOS
1 v 2 v
i
o
i
o
v
A A
v
v
v
v
v
v
A = = =
3 ds 1 m 3 ds 2 m
2 m
1 m
v
r g r g
g
g
A = =
3 ds 2 o o
r R R = =
CASCOD (fig.2.3b) - Rezistenta de iesire
CASCOD (fig2.3b)- Rezistenta de intrare
=
1 i i
R R
Master
(2.4a)
(2.4b)
(2.4c)
42
2.4 Sursa (oglinda) de curent cu MOS
Cap. 2 - CEF cu MOS
R
V V
I I
2 GS DD
2 D R

= =
Tranzistorul-dioda Q
2
si R alimentate de la V
CC
dau curentul de referinta
Q
1
are factorul geometric / de aspect :


Q
2
are factorul geometric / de aspect:

1
W
L
| |
|
\ .
2
W
L
| |
|
\ .
Fig. 2.4a
Master 43
Cap. 2 - CEF cu MOS


Q
1
oglindeste curentul de referinta( curentul lui Q
2
)
2 GS 1 GS
V V =
0 1 2
1 2 1 2
/ /
D D R
W W W W
I I I I
L L L L
| | | | | | | |
= = =
| | | |
\ . \ . \ . \ .

Curentul de iesire
Tensiunea minima de iesire
1, 1 0 m DS sat GS T
V V V V = =
Fixata de mentinerea lui Q
1
in saturatie ( zona activa)
(2.5a)
(2.5b)
Master 44



Cap. 2 - CEF cu MOS
Efectul de scurtare a canalului
Curentul de referinta I
R
= I
D1
nu este practic afectat de scurtarea
canalului lui Q
2
in saturatie caci:



I
O
depinde de tensiunea de iesire:







2 2
1
n DS n GS
V V = <<
( ) ( ) V 1 V V
L
W
2
k
I I
n
2
0 T 1 GS
'
n
1 D O
+ = =
( )
1 1
2
2 2
1
1
1
O n
n
R n GS
W W
L L I V
V
W W
I V
L L

| | | |
| |
+
\ . \ .
= ~ +
+ | | | |
| |
\ . \ .
Master 45



Cap. 2 - CEF cu MOS
Rezistenta de iesire
2 m 2 ds 2 m
2 Q
g
1
g g
1
R ~
+
=
0 v
R
1
R
1
1 gs
2 Q
=
|
|
.
|

\
|
+
0 v
1 gs
=
1
1
t
s ds
t n o
v
r r
i I
= = =

Fig. 2.4b
Fig. 2.4c
Schema de regim dinamic a oglinzii din fig.2.4a
Schema de regim dinamic a
tranzistorului dioda Q
2

(2.5c)
Master 46