Sinteza unui automat secven ial sincron

Teme
se realizeze sinteza unui automat secven ial sincron prev zut cu o singur linie de intrare, T, patru linii de ie ire, E3, E2, E1, E0, i descris prin coresponden a intrare - ie ire. Tema 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 Observa ii: Combina iile de semnale de ie ire sunt scrise n codificare octal , Z = E3E2E1E0 (E0 = LSB) Sistemul va avea o func ionare ciclic . Se vor folosi CBB-JK sincrone. T 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 5 1 2 3 4 10 6 11 14 6 2 7 10 12 16 2 4 1 3 5 10 17 0 7 11 3 5 6 11 7 15 17 16 12 5 12 16 6 6 14 13 7 6 16 15 1 16 13 7 15 7 13 17 16 7 10 13 15 14 17 7 4 6 15 1 16 6 5 0 6 17 11 14 3 3 13 12 5 14 17 16 4 7 11 14 5 5 10 11 5 11 1 11 7 7 11 10 2 3 2 15 4 5 6 5 10 4 15 13 0 15 10 1 10 0 13 5 6 17 12 12 3 6 11 14 15 4 7 3 6 5 11 10 16 0 7 14 1 3 4 2 7 10 2 1 4 10 2 3 1 6 5 2 1 3 12 6 1 17 4

Etapele de sintez
1. Reprezentarea coresponden ei intrare - ie ire prin diagramele de semnale (T - Z). Stabilirea st rilor automatului. 2. Definirea func iilor de tranzi ie i de ie ire pentru automatul Moore asociat sistemului; 3. Reprezentarea automatului 3.1 Tabelul de tranzi ii 3.2 Graful de tranzi ii 3.3 Reducerea st rilor (dac este posibil) 4. Definirea variabilelor secundare i codificarea st rilor 5. Stabilirea expresiilor pentru func iile de control ale automatului 5.1 Diagramele de excita ii 5.2 Programarea bistabilelor 5.3 Expresiile minime ale func iilor de excita ie i ale func iilor de ie ire 6. Implementarea analitic a func iilor de control cu por i NAND 7. Realizarea schemei logice

Exemplu
T Z T E3 E2 E1 E0 S0 S1 S2 S3 S4 S5 S6 S7 S0 t t t t t T S0 S1 S2 S3 S4 S5 S6 S7 0 S0 S2 S2 S4 S4 S6 S6 S0 1 S1 S1 S3 S3 S5 S5 S7 S7 Z 0000 0001 0011 0111 1111 0111 0011 0001 0 0 1 1 0 3 1 7 0 17 1 7 0 3 1 1